--- /home/fdroid/fdroiddata/tmp/com.buzbuz.smartautoclicker_970001.apk +++ /home/fdroid/fdroiddata/tmp/sigcp_com.buzbuz.smartautoclicker_970001.apk ├── zipinfo -v {} │ @@ -233,15 +233,15 @@ │ version of encoding software: 0.0 │ minimum file system compatibility required: MS-DOS, OS/2 or NT FAT │ minimum software version required to extract: 0.0 │ compression method: none (stored) │ file security status: not encrypted │ extended local header: no │ file last modified on (DOS date/time): 1981 Jan 1 01:01:02 │ - 32-bit CRC value (hex): 8179b0ec │ + 32-bit CRC value (hex): 66702e5d │ compressed size: 2149812 bytes │ uncompressed size: 2149812 bytes │ length of filename: 33 characters │ length of extra field: 0 bytes │ length of file comment: 0 characters │ disk number on which file begins: disk 1 │ apparent file type: binary ├── lib/armeabi-v7a/libopencv_core.so │ ├── strings --all --bytes=8 {} │ │ @@ -4304,83 +4304,14 @@ │ │ ofs < fs_data_blksz[blockIdx] │ │ cnt > 0U │ │ Key must end with '"' │ │ '[' - left-brace of seq is missing │ │ getBase64Row │ │ There should be space between literals │ │ An empty key │ │ -General configuration for OpenCV 4.12.0 ===================================== │ │ - Version control: 4.0.2-dirty │ │ - Platform: │ │ - Timestamp: 2026-09-06T09:55:59Z │ │ - Host: Linux 6.12.107+deb13-amd64 x86_64 │ │ - Target: Android 1 armv7-a │ │ - CMake: 3.22.1-g37088a8 │ │ - CMake generator: Ninja │ │ - CMake build tool: /opt/android-sdk/cmake/3.22.1/bin/ninja │ │ - Configuration: Release │ │ - Algorithm Hint: ALGO_HINT_ACCURATE │ │ - CPU/HW features: │ │ - Baseline: NEON │ │ - requested: DETECT │ │ - disabled: SSE SSE2 │ │ - C/C++: │ │ - Built as dynamic libs?: YES │ │ - C++ standard: 11 │ │ - C++ Compiler: /opt/android-sdk/ndk/28.2.13676358/toolchains/llvm/prebuilt/linux-x86_64/bin/clang++ (ver 19.0.1) │ │ - C++ flags (Release): -g -DANDROID -fdata-sections -ffunction-sections -funwind-tables -fstack-protector-strong -no-canonical-prefixes -D_FORTIFY_SOURCE=2 -march=armv7-a -mthumb -Wformat -Werror=format-security -fsigned-char -W -Wall -Wreturn-type -Wnon-virtual-dtor -Waddress -Wsequence-point -Wformat -Wformat-security -Wmissing-declarations -Wmissing-prototypes -Wstrict-prototypes -Wundef -Winit-self -Wpointer-arith -Wshadow -Wsign-promo -Wuninitialized -Winconsistent-missing-override -Wno-delete-non-virtual-dtor -Wno-unnamed-type-template-args -Wno-comment -Wno-deprecated-enum-enum-conversion -Wno-deprecated-anon-enum-enum-conversion -fdiagnostics-show-option -Qunused-arguments -ffunction-sections -fdata-sections -fvisibility=hidden -fvisibility-inlines-hidden -O3 -DNDEBUG -DNDEBUG │ │ - C++ flags (Debug): -g -DANDROID -fdata-sections -ffunction-sections -funwind-tables -fstack-protector-strong -no-canonical-prefixes -D_FORTIFY_SOURCE=2 -march=armv7-a -mthumb -Wformat -Werror=format-security -fsigned-char -W -Wall -Wreturn-type -Wnon-virtual-dtor -Waddress -Wsequence-point -Wformat -Wformat-security -Wmissing-declarations -Wmissing-prototypes -Wstrict-prototypes -Wundef -Winit-self -Wpointer-arith -Wshadow -Wsign-promo -Wuninitialized -Winconsistent-missing-override -Wno-delete-non-virtual-dtor -Wno-unnamed-type-template-args -Wno-comment -Wno-deprecated-enum-enum-conversion -Wno-deprecated-anon-enum-enum-conversion -fdiagnostics-show-option -Qunused-arguments -ffunction-sections -fdata-sections -fvisibility=hidden -fvisibility-inlines-hidden -fno-limit-debug-info -O0 -DDEBUG -D_DEBUG │ │ - C Compiler: /opt/android-sdk/ndk/28.2.13676358/toolchains/llvm/prebuilt/linux-x86_64/bin/clang │ │ - C flags (Release): -g -DANDROID -fdata-sections -ffunction-sections -funwind-tables -fstack-protector-strong -no-canonical-prefixes -D_FORTIFY_SOURCE=2 -march=armv7-a -mthumb -Wformat -Werror=format-security -fsigned-char -W -Wall -Wreturn-type -Wnon-virtual-dtor -Waddress -Wsequence-point -Wformat -Wformat-security -Wmissing-declarations -Wmissing-prototypes -Wstrict-prototypes -Wundef -Winit-self -Wpointer-arith -Wshadow -Wsign-promo -Wuninitialized -Winconsistent-missing-override -Wno-delete-non-virtual-dtor -Wno-unnamed-type-template-args -Wno-comment -Wno-deprecated-enum-enum-conversion -Wno-deprecated-anon-enum-enum-conversion -fdiagnostics-show-option -Qunused-arguments -ffunction-sections -fdata-sections -fvisibility=hidden -fvisibility-inlines-hidden -O3 -DNDEBUG -DNDEBUG │ │ - C flags (Debug): -g -DANDROID -fdata-sections -ffunction-sections -funwind-tables -fstack-protector-strong -no-canonical-prefixes -D_FORTIFY_SOURCE=2 -march=armv7-a -mthumb -Wformat -Werror=format-security -fsigned-char -W -Wall -Wreturn-type -Wnon-virtual-dtor -Waddress -Wsequence-point -Wformat -Wformat-security -Wmissing-declarations -Wmissing-prototypes -Wstrict-prototypes -Wundef -Winit-self -Wpointer-arith -Wshadow -Wsign-promo -Wuninitialized -Winconsistent-missing-override -Wno-delete-non-virtual-dtor -Wno-unnamed-type-template-args -Wno-comment -Wno-deprecated-enum-enum-conversion -Wno-deprecated-anon-enum-enum-conversion -fdiagnostics-show-option -Qunused-arguments -ffunction-sections -fdata-sections -fvisibility=hidden -fvisibility-inlines-hidden -fno-limit-debug-info -O0 -DDEBUG -D_DEBUG │ │ - Linker flags (Release): -static-libstdc++ -Wl,--build-id=sha1 -Wl,--no-rosegment -Wl,--no-undefined-version -Wl,--fatal-warnings -Wl,--no-undefined -Qunused-arguments -Wl,--gc-sections -Wl,--as-needed -Wl,--no-undefined -Wl,--gc-sections │ │ - Linker flags (Debug): -static-libstdc++ -Wl,--build-id=sha1 -Wl,--no-rosegment -Wl,--no-undefined-version -Wl,--fatal-warnings -Wl,--no-undefined -Qunused-arguments -Wl,--gc-sections -Wl,--as-needed -Wl,--no-undefined │ │ - ccache: NO │ │ - Precompiled headers: NO │ │ - Extra dependencies: dl m log │ │ - 3rdparty dependencies: │ │ - OpenCV modules: │ │ - To be built: core imgproc │ │ - Disabled: world │ │ - Disabled by dependency: calib3d dnn features2d flann gapi highgui imgcodecs java_bindings_generator js_bindings_generator ml objc_bindings_generator objdetect photo stitching video videoio │ │ - Unavailable: java python2 python3 ts │ │ - Applications: - │ │ - Documentation: NO │ │ - Non-free algorithms: NO │ │ - Android NDK: /opt/android-sdk/ndk/28.2.13676358 (ver 28.2.13676358) │ │ - Android ABI: armeabi-v7a │ │ - NDK toolchain: arm-linux-androideabi-clang │ │ - STL type: c++_static │ │ - Native API level: 24 │ │ - Android SDK: not used, projects are not built │ │ - Media I/O: │ │ - ZLib: z (ver 1.3.0.1) │ │ - JPEG: build-libjpeg-turbo (ver 3.1.0-70) │ │ - SIMD Support Request: NO │ │ - AVIF: NO │ │ - PNG: build (ver 1.6.43) │ │ - SIMD Support Request: NO │ │ - TIFF: build (ver 42 - 4.6.0) │ │ - JPEG 2000: build (ver 2.5.3) │ │ - GIF: YES │ │ - HDR: YES │ │ - SUNRASTER: YES │ │ - PXM: YES │ │ - PFM: YES │ │ - Video I/O: │ │ - MEDIANDK: YES │ │ - NDK Camera: YES │ │ - Parallel framework: none │ │ - Trace: YES (built-in) │ │ - Other third-party libraries: │ │ - Custom HAL: NO │ │ - Flatbuffers: builtin/3rdparty (23.5.9) │ │ - Python (for build): /usr/bin/python3 │ │ - Install to: /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/.cxx/Release/14133020/armeabi-v7a/install │ │ ------------------------------------------------------------------ │ │ pthread_setspecific(tlsKey, pData) == 0 │ │ AVX512VL │ │ OPENCV_CPU_DISABLE │ │ ,skip=%d │ │ void cv::UMat::copyTo(OutputArray) const │ │ utils::findDataFile(): trying │ │ pImpl->lock() │ │ @@ -5235,14 +5166,83 @@ │ │ Abort at parse time │ │ fs->eof() │ │ Invalid closing tag for │ │ Detected module path: ' │ ├── readelf --wide --decompress --string-dump=.rodata {} │ │ @@ -338,19 +338,1103 @@ │ │ [ 3152] cnt > 0U │ │ [ 315b] Key must end with '"' │ │ [ 3171] '[' - left-brace of seq is missing │ │ [ 3194] getBase64Row │ │ [ 31a1] There should be space between literals │ │ [ 31c8] An empty key │ │ [ 31d5] ? │ │ - [ 31d8] General configuration for OpenCV 4.12.0 =====================================\n │ │ + [ 31d7] pthread_setspecific(tlsKey, pData) == 0 │ │ + [ 31ff] AVX512VL │ │ + [ 3208] OPENCV_CPU_DISABLE │ │ + [ 321b] gather │ │ + [ 3222] ,skip=%d │ │ + [ 322b] getMat │ │ + [ 3232] void cv::UMat::copyTo(OutputArray) const │ │ + [ 325b] utils::findDataFile(): trying │ │ + [ 327a] _HINT= │ │ + [ 3281] pImpl->lock() │ │ + [ 328f] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/utils/logtagmanager.cpp │ │ + [ 3310] void cv::utils::logging::LogTagManager::setLevelByNamePart(const std::string &, LogLevel, MatchingScope) │ │ + [ 3379] internal_applyNamePartConfigToSpecificTag │ │ + [ 33a3] OpenCV samples: Can't find required data file: %s │ │ + [ 33d5] Features │ │ + [ 33de] condition_variable::timed wait: mutex not locked │ │ + [ 340f] ae │ │ + [ 3412] unexpected_handler unexpectedly returned │ │ + [ 343b] sZ │ │ + [ 343e] operator, │ │ + [ 3448] operator>= │ │ + [ 3453] __int128 │ │ + [ 345c] s3 │ │ + [ 345f] d25 │ │ + [ 3463] void cv::hal::cpu_baseline::min64f(const double *, size_t, const double *, size_t, double *, size_t, int, int) │ │ + [ 34d2] void cv::hal::cpu_baseline::mul16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, const double *) │ │ + [ 354e] void cv::hal::cpu_baseline::mul64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, const double *) │ │ + [ 35cd] void cv::hal::sub64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ + [ 3636] cvCloneMatND │ │ + [ 3643] Number of dimensions is the same for all arrays │ │ + [ 3673] The last dimension full size is not divisible by new number of channels │ │ + [ 36bb] cvCheckTermCriteria │ │ + [ 36cf] valid() │ │ + [ 36d7] The combination of type=%d, dtype=%d and normType=%d is not supported │ │ + [ 371d] void cv::cpu_baseline::cvt8s16f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 378a] maskarr == 0 │ │ + [ 3797] cvSeqInsert │ │ + [ 37a3] Invalid sequence header │ │ + [ 37bb] cvSeqRemoveSlice │ │ + [ 37cc] graph->storage != 0 │ │ + [ 37e0] initializeContextFromD3D11Device │ │ + [ 3801] void cv::generateCentersPP(const Mat &, Mat &, int, RNG &, int) │ │ + [ 3841] !mat.empty() │ │ + [ 384e] src.rows == 1 │ │ + [ 385c] w.type() == u.type() && u.type() == vt.type() && u.data && vt.data && w.data │ │ + [ 38a9] v.type() == type │ │ + [ 38ba] _SVDcompute │ │ + [ 38c6] (size_t)eigenvectors64f.rows == n │ │ + [ 38e8] load │ │ + [ 38ed] z_.type() │ │ + [ 38f7] void cv::hal::cpu_baseline::invSqrt32f(const float *, float *, int) │ │ + [ 393b] void cv::hal::log64f(const double *, double *, int) │ │ + [ 396f] getPerspectiveTransform │ │ + [ 3987] sz == v2.size() │ │ + [ 3997] mulTransposed │ │ + [ 39a5] cvPerspectiveTransform │ │ + [ 39bc] mean0.data == mean.data │ │ + [ 39d4] delta_cols == 1 │ │ + [ 39e4] Pushed vector length is not equal to matrix row length │ │ + [ 3a1b] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_c.cpp │ │ + [ 3a91] MatExpr cv::abs(const Mat &) │ │ + [ 3aae] virtual void cv::MatOp_Bin::divide(double, const MatExpr &, MatExpr &) const │ │ + [ 3afb] virtual void cv::MatOp_Initializer::multiply(const MatExpr &, double, MatExpr &) const │ │ + [ 3b52] double cv::norm(const SparseMat &, int) │ │ + [ 3b7a] normType == NORM_INF || normType == NORM_L1 || normType == NORM_L2 │ │ + [ 3bbd] it.ptr │ │ + [ 3bc4] inp.data != out.data │ │ + [ 3bd9] flip │ │ + [ 3bde] max_ndims >= 2 │ │ + [ 3bed] i >= 0 && i < (int)vv.size() │ │ + [ 3c0a] !fixedSize() || len == len0 │ │ + [ 3c26] getGpuMatRef │ │ + [ 3c33] int cv::cpu_baseline::sqsum8s(const schar *, const uchar *, int *, int *, int, int) │ │ + [ 3c87] ], dtype='%s') │ │ + [ 3c96] /sys/devices/system/cpu/online │ │ + [ 3cb5] in │ │ + [ 3cba] (using builtin legacy code) │ │ + [ 3cd7] core(parallel): │ │ + [ 3ce8] .Inf │ │ + [ 3ced] %.5g │ │ + [ 3cf2] open │ │ + [ 3cf7] a+t │ │ + [ 3cfb] \n │ │ + [ 3d20] \n │ │ + [ 3d37] convertToCollection │ │ + [ 3d4b] getName │ │ + [ 3d53] iss.eof() │ │ + [ 3d5d] Attribute name should be followed by '=' │ │ + [ 3d86] Literal ' or > are not allowed. Use ' or > │ │ + [ 3db9] One of the arguments' values is out of range │ │ + [ 3de6] No CUDA support │ │ + [ 3df6] Gpu API call │ │ + [ 3e03] AVX512BITALG │ │ + [ 3e10] RISCVV │ │ + [ 3e17] parallelForSetRootRegion │ │ + [ 3e30] #version: 1.0 │ │ + [ 3e3e] lock_shared │ │ + [ 3e4a] WARNINGS │ │ + [ 3e53] recursive_timed_mutex lock limit reached │ │ + [ 3e7c] __thread_specific_ptr construction failed │ │ + [ 3ea6] %a %b %d %H:%M:%S %Y │ │ + [ 3ebb] %b │ │ + [ 3ebe] std::exception │ │ + [ 3ecd] std::bad_cast │ │ + [ 3edb] operator.* │ │ + [ 3ee6] sizeof │ │ + [ 3eee] b0E │ │ + [ 3ef2] pc │ │ + [ 3ef5] s4 │ │ + [ 3ef8] s5 │ │ + [ 3efb] s14 │ │ + [ 3eff] d2 │ │ + [ 3f02] d8 │ │ + [ 3f05] d11 │ │ + [ 3f09] d24 │ │ + [ 3f0d] d31 │ │ + [ 3f11] void cv::Algorithm::write(FileStorage &, const String &) const │ │ + [ 3f50] operator<< │ │ + [ 3f5b] Failed to allocate %llu bytes │ │ + [ 3f79] void cv::max(const UMat &, const UMat &, UMat &) │ │ + [ 3faa] absdiff │ │ + [ 3fb2] cvDiv │ │ + [ 3fb8] void cv::hal::cpu_baseline::sub16s(const short *, size_t, const short *, size_t, short *, size_t, int, int) │ │ + [ 4024] void cv::hal::cpu_baseline::absdiff32f(const float *, size_t, const float *, size_t, float *, size_t, int, int) │ │ + [ 4094] void cv::hal::cpu_baseline::and8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int) │ │ + [ 40ff] void cv::hal::cpu_baseline::cmp16u(const ushort *, size_t, const ushort *, size_t, uchar *, size_t, int, int, int) │ │ + [ 4172] void cv::hal::add16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ + [ 41db] void cv::hal::sub8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, void *) │ │ + [ 4240] void cv::hal::sub16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, void *) │ │ + [ 42a6] void cv::hal::min8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, void *) │ │ + [ 430b] cmp_loop_nosimd │ │ + [ 431b] Bad CvMat header │ │ + [ 432c] cvGetDims │ │ + [ 4336] cvGetCols │ │ + [ 4340] The total number of matrix elements is not divisible by the new number of rows │ │ + [ 438f] K == 1 && update == 0 && mask.empty() │ │ + [ 43b5] size(0)=[ │ │ + [ 43c0] , │ │ + [ 43c3] void cv::extractChannel(InputArray, OutputArray, int) │ │ + [ 43f9] Parameter ' │ │ + [ 4405] Missing parameter #%d\n │ │ + [ 441c] void cv::Mat::convertTo(OutputArray, int, double, double) const │ │ + [ 445c] void cv::cpu_baseline::cvt8s16u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 44c9] svec[j].size == dst.size && svec[j].depth() == dst.depth() && svec[j].channels() == 1 && i < dst.channels() │ │ + [ 4535] (coi1 != 0 || src.channels() == 1) && (coi2 != 0 || dst.channels() == 1) │ │ + [ 457e] cvRepeat │ │ + [ 4587] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/include/opencv2/core/private.cuda.hpp │ │ + [ 4612] cvSetSeqBlockSize │ │ + [ 4624] cvSeqSlice │ │ + [ 462f] coord_sum.cols == n && coord_sum.rows == 1 │ │ + [ 465a] !inv │ │ + [ 465f] int cv::LU(double *, size_t, int, double *, size_t, int) │ │ + [ 4698] mat.rows == mat.cols && (type == CV_32F || type == CV_64F) │ │ + [ 46d3] (method != DECOMP_LU && method != DECOMP_CHOLESKY) || is_normal || src.rows == src.cols │ │ + [ 472b] File can't be opened for writing! │ │ + [ 474d] [ INFO: │ │ + [ 4755] void cv::hal::magnitude64f(const double *, const double *, double *, int) │ │ + [ 479f] void cv::cpu_baseline::gemm32f(const float *, size_t, const float *, size_t, float, const float *, size_t, float, float *, size_t, int, int, int, int) │ │ + [ 4836] dot │ │ + [ 483a] src1.type() == dst.type() │ │ + [ 4854] (evals0.cols == 1 || evals0.rows == 1) │ │ + [ 487b] cvProjectPCA │ │ + [ 4888] 2 │ │ + [ 488a] The function only supports 32sC1 and 32fC1 datatypes │ │ + [ 48bf] int cv::hal::QR32f(float *, size_t, int, int, int, float *, size_t, float *) │ │ + [ 490c] checkOperandsExist │ │ + [ 491f] op == REDUCE_SUM || op == REDUCE_MAX || op == REDUCE_MIN || op == REDUCE_AVG || op == REDUCE_SUM2 │ │ + [ 4981] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_sparse.cpp │ │ + [ 49fc] getConvertElem │ │ + [ 4a0b] order.size() │ │ + [ 4a18] broadcast: input array must be single channel │ │ + [ 4a46] dims(i) │ │ + [ 4a4e] isContinuous │ │ + [ 4a5b] step │ │ + [ 4a60] !fixedType() || ((Mat*)obj)->type() == mtype │ │ + [ 4a8d] !fixedSize() || ((UMat*)obj)->size.operator()() == Size(_cols, _rows) │ │ + [ 4ad3] !(m.empty() && fixedType() && fixedSize()) && "Can't reallocate empty UMat with locked layout (probably due to misused 'const' modifier)" │ │ + [ 4b5d] m.size[j] == sizes[j] │ │ + [ 4b73] k == MAT │ │ + [ 4b7c] array([ │ │ + [ 4b84] parallel_for_body │ │ + [ 4b96] core(parallel): Available backends( │ │ + [ 4bba] core(parallel): Enabled backends( │ │ + [ 4bdc] ': built with │ │ + [ 4beb] Base64 should not be used at present. │ │ + [ 4c11] keys │ │ + [ 4c16] check_dt │ │ + [ 4c1f] void cv::hal::cpu_baseline::split16u(const ushort *, ushort **, int, int) │ │ + [ 4c69] Autotrace call │ │ + [ 4c78] Unknown %s code %d │ │ + [ 4c8b] AVX512BW │ │ + [ 4c94] RVV │ │ + [ 4c98] ID=%3d (%s) - NOT AVAILABLE\n │ │ + [ 4cb9] allocated │ │ + [ 4cc3] Can't create OpenCV cache sub-directory: │ │ + [ 4ced] cache_path.empty() || utils::fs::isDirectory(cache_path) │ │ + [ 4d26] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/utils/samples.cpp │ │ + [ 4da1] /proc/cpuinfo │ │ + [ 4daf] CPU architecture │ │ + [ 4dc0] clock_gettime(CLOCK_MONOTONIC) failed │ │ + [ 4de6] bad_array_new_length │ │ + [ 4dfb] out/llvm-project/libcxxabi/src/private_typeinfo.cpp │ │ + [ 4e2f] operator& │ │ + [ 4e39] operator| │ │ + [ 4e43] operator>> │ │ + [ 4e4e] yptnk │ │ + [ 4e54] char8_t │ │ + [ 4e5c] std::nullptr_t │ │ + [ 4e6b] objcproto │ │ + [ 4e75] _Unwind_Resume() can't return │ │ + [ 4e93] s17 │ │ + [ 4e97] d30 │ │ + [ 4e9b] write │ │ + [ 4ea1] void cv::multiply(InputArray, InputArray, OutputArray, double, int) │ │ + [ 4ee5] inRange │ │ + [ 4eed] cvXorS │ │ + [ 4ef4] src2.size == dst.size && src2.channels() == dst.channels() │ │ + [ 4f2f] cvAbsDiff │ │ + [ 4f39] cvInRangeS │ │ + [ 4f44] void cv::hal::addWeighted16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ + [ 4fb5] cvSetIPLAllocators │ │ + [ 4fc8] Dimension sizes are the same for all arrays │ │ + [ 4ff4] Unsupported format │ │ + [ 5007] BGRA │ │ + [ 500c] InputArray: │ │ + [ 5018] kind=0x%08llx │ │ + [ 5027] size(-1)=%dx%d │ │ + [ 5037] operator== │ │ + [ 5042] CV_16S │ │ + [ 5049] bool │ │ + [ 504e] void cv::cpu_baseline::cvt8u8s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 50ba] cvMerge │ │ + [ 50c2] Mat &cv::Mat::operator=(const Scalar &) │ │ + [ 50ea] src.depth() == dst.depth() && src.size == dst.size │ │ + [ 511d] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/count_non_zero.dispatch.cpp │ │ + [ 51a2] cvSetSeqReaderPos │ │ + [ 51b4] block != seq->first │ │ + [ 51c8] icvFreeSeqBlock │ │ + [ 51d8] initializeContextFromDirect3DDevice9Ex │ │ + [ 51ff] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/dxt.cpp │ │ + [ 5270] bool cv::eigen(InputArray, OutputArray, OutputArray) │ │ + [ 52a5] OPENCV_LOG_LEVEL │ │ + [ 52b6] float cv::cubeRoot(float) │ │ + [ 52d0] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/mathfuncs.cpp │ │ + [ 5347] (depth == CV_32F || depth == CV_64F) && (src1.empty() || src1.type() == type) │ │ + [ 5395] void cv::hal::exp64f(const double *, double *, int) │ │ + [ 53c9] (type == (((5) & ((1 << 3) - 1)) + (((1)-1) << 3)) || type == (((6) & ((1 << 3) - 1)) + (((1)-1) << 3)) || type == (((5) & ((1 << 3) - 1)) + (((2)-1) << 3)) || type == (((6) & ((1 << 3) - 1)) + (((2)-1) << 3))) │ │ + [ 549c] perspectiveTransform │ │ + [ 54b1] data[i].size() == size │ │ + [ 54c8] (*each).size() == size │ │ + [ 54df] src1.size == dst.size │ │ + [ 54f5] cvCalcCovarMatrix │ │ + [ 5507] gemmImpl │ │ + [ 5510] copy │ │ + [ 5515] The total matrix size does not fit to "size_t" type │ │ + [ 5549] reinterpret │ │ + [ 5555] m3.total() │ │ + [ 5560] srcA.size() == dst.size() && srcA.type() == dst.type() │ │ + [ 5597] int cv::hal::LU32f(float *, size_t, int, float *, size_t, int) │ │ + [ 55d6] virtual void cv::MatOp_AddEx::multiply(const MatExpr &, double, MatExpr &) const │ │ + [ 5627] Invalid matrix initializer type │ │ + [ 5647] static MatExpr cv::Mat::ones(int, const int *, int) │ │ + [ 567b] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_iterator.cpp │ │ + [ 56f8] m.dims <= 2 && m.rows == m.cols │ │ + [ 5718] reduce │ │ + [ 571f] transposeND │ │ + [ 572b] New order should be a valid permutation of the old one │ │ + [ 5762] _axis │ │ + [ 5768] ndim │ │ + [ 576d] target shape must be equal to input shape or 1 │ │ + [ 579c] m.type() │ │ + [ 57a5] SumSqrFunc cv::cpu_baseline::getSumSqrFunc(int) │ │ + [ 57d5] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/mean.dispatch.cpp │ │ + [ 5850] int cv::cpu_baseline::sqsum32s(const int *, const uchar *, double *, double *, int, int) │ │ + [ 58a9] reduceMinMax │ │ + [ 58b6] int cv::cpu_baseline::normInf_8s(const schar *, const uchar *, int *, int, int) │ │ + [ 5906] int cv::cpu_baseline::normL2_16u(const ushort *, const uchar *, double *, int, int) │ │ + [ 595a] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/parallel.cpp │ │ + [ 59d0] backendName_u == getParallelBackendName() │ │ + [ 59fa] / │ │ + [ 59fc] void cv::PCACompute(InputArray, InputOutputArray, OutputArray, OutputArray, double) │ │ + [ 5a50] buf │ │ + [ 5a54] function 'cvStartWriteStruct' calls cannot be nested if using Base64. │ │ + [ 5a9a] Invalid input │ │ + [ 5aa8] left-brace of top level is missing │ │ + [ 5acb] parseValue │ │ + [ 5ad6] Invalid value input │ │ + [ 5aea] amp │ │ + [ 5aee] Closing " is expected │ │ + [ 5b04] Unsupported YAML version (it must be 1.x) │ │ + [ 5b2e] randShuffle_ │ │ + [ 5b3b] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/split.simd.hpp │ │ + [ 5bb3] int cv::cpu_baseline::sum32f(const float *, const uchar *, double *, int, int) │ │ + [ 5c02] OPENCV_DUMP_ERRORS │ │ + [ 5c15] initialize │ │ + [ 5c20] SSE3 │ │ + [ 5c25] MB │ │ + [ 5c28] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/utils/datafile.cpp │ │ + [ 5ca4] utils::findDataFile(): trying install path (from binary path): │ │ + [ 5ce4] .\ │ │ + [ 5ce7] scope != MatchingScope::Full │ │ + [ 5d04] thread::join failed │ │ + [ 5d18] %p │ │ + [ 5d1b] %s failed to acquire mutex │ │ + [ 5d36] operator++ │ │ + [ 5d41] static_cast │ │ + [ 5d4d] r11 │ │ + [ 5d51] s12 │ │ + [ 5d55] s21 │ │ + [ 5d59] d7 │ │ + [ 5d5c] add │ │ + [ 5d60] divide │ │ + [ 5d67] void cv::hal::cpu_baseline::max64f(const double *, size_t, const double *, size_t, double *, size_t, int, int) │ │ + [ 5dd6] void cv::hal::cpu_baseline::mul8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, const double *) │ │ + [ 5e51] void cv::hal::max64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ + [ 5ebb] Non-positive cols or rows │ │ + [ 5ed5] COI set is not allowed here │ │ + [ 5ef1] ((CvSparseMat*)arr)->dims == 2 │ │ + [ 5f10] cvGetReal3D │ │ + [ 5f1c] Simultaneous change of shape and number of channels is not supported. Do it by 2 separate calls │ │ + [ 5f7c] cvGetMatND │ │ + [ 5f87] timeoutNs < 0 │ │ + [ 5f95] flags=0x%08llx │ │ + [ 5fa5] size(-1)=[ │ │ + [ 5fb1] type(0)= │ │ + [ 5fbb] , h= │ │ + [ 5fc0] ' │ │ + [ 5fc2] > │ │ + [ 5fc4] %s │ │ + [ 5fc8] unknown │ │ + [ 5fd0] DataType<_Tp>::channels == m.channels() || m.empty() │ │ + [ 6005] void cv::cpu_baseline::cvt16s32s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 6073] void cv::cpu_baseline::cvt8u16f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 60e0] BinaryFunc cv::getCvtScaleAbsFunc(int) │ │ + [ 6107] Effectively2D(*this) │ │ + [ 611c] step.back() == elemSize() │ │ + [ 6136] seq->ptr == seq->block_max │ │ + [ 6151] cvGraphRemoveVtxByPtr │ │ + [ 6167] ofs == 1 || start_vtx == edge->vtx[0] │ │ + [ 618d] void cv::idct(InputArray, OutputArray, int) │ │ + [ 61b9] RealDFT │ │ + [ 61c1] . │ │ + [ 61c3] void cv::EigenvalueDecomposition::compute(InputArray, bool) │ │ + [ 61ff] LUT │ │ + [ 6203] void cv::magnitude(InputArray, InputArray, OutputArray) │ │ + [ 623b] Mag.size() == Angle.size() && Mag.type() == Angle.type() │ │ + [ 6274] cvExp │ │ + [ 627a] void cv::cpu_baseline::gemm64fc(const double *, size_t, const double *, size_t, double, const double *, size_t, double, double *, size_t, int, int, int, int) │ │ + [ 6318] void cv::hal::gemm64fc(const double *, size_t, const double *, size_t, double, const double *, size_t, double, double *, size_t, int, int, int, int) │ │ + [ 63ad] gemm │ │ + [ 63b2] double cv::dotProd_64f(const double *, const double *, int) │ │ + [ 63ee] ranges │ │ + [ 63f5] locateROI │ │ + [ 63ff] The output array size is incorrect │ │ + [ 6422] labels.isContinuous() && labels.type() == CV_32S && (labels.cols == 1 || labels.rows == 1) && labels.cols + labels.rows - 1 == data.rows │ │ + [ 64ab] virtual void cv::MatOp::multiply(const MatExpr &, const MatExpr &, MatExpr &, double) const │ │ + [ 6507] virtual void cv::MatOp_AddEx::abs(const MatExpr &, MatExpr &) const │ │ + [ 654b] static MatExpr cv::Mat::ones(Size, int) │ │ + [ 6573] norm │ │ + [ 6578] Unknown/unsupported norm type │ │ + [ 6596] src.channels() │ │ + [ 65a5] broadcast: dimension of input array must be less than or equal to dimension of target shape │ │ + [ 6601] 0 <= i && i < (int)v.size() │ │ + [ 661d] mv[i].size == mv[0].size && mv[i].depth() == depth │ │ + [ 6650] setNormalArray │ │ + [ 665f] ): │ │ + [ 6663] checkCompatibility │ │ + [ 6676] PCA │ │ + [ 667a] readMore │ │ + [ 6683] writeScalar │ │ + [ 668f] The key is too long │ │ + [ 66a3] parseKey │ │ + [ 66ac] writeTag │ │ + [ 66b5] x%02x │ │ + [ 66bb] void cv::randn(InputOutputArray, InputArray, InputArray) │ │ + [ 66f4] void cv::split(const Mat &, Mat *) │ │ + [ 6717] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/sum.simd.hpp │ │ + [ 678d] Insufficient memory │ │ + [ 67a1] Memory block has been corrupted │ │ + [ 67c1] calling android_getCpuFeatures() ... Done (%llx) │ │ + [ 67f2] AVX512PF │ │ + [ 67fb] NEON │ │ + [ 6800] findDataFile │ │ + [ 680d] ~DynamicLib │ │ + [ 6819] DISABLE │ │ + [ 6821] findFile │ │ + [ 682a] recursive_mutex lock failed │ │ + [ 6846] ios_base::clear │ │ + [ 6856] we │ │ + [ 6859] rbe │ │ + [ 685d] sP │ │ + [ 6860] long double │ │ + [ 686c] complex │ │ + [ 6875] r1 │ │ + [ 6878] r6 │ │ + [ 687b] r7 │ │ + [ 687e] OutOfMemoryError │ │ + [ 688f] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/alloc.cpp │ │ + [ 6902] cvAndS │ │ + [ 6909] void cv::hal::cpu_baseline::add32f(const float *, size_t, const float *, size_t, float *, size_t, int, int) │ │ + [ 6975] void cv::hal::cpu_baseline::min16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int) │ │ + [ 69e4] void cv::hal::sub8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ + [ 6a49] void cv::hal::sub32s(const int *, size_t, const int *, size_t, int *, size_t, int, int, void *) │ │ + [ 6aa9] cvGetElemType │ │ + [ 6ab7] NULL pointer to array or destination header │ │ + [ 6ae3] The total matrix width is not divisible by the new number of columns │ │ + [ 6b28] COI is not supported by this operation │ │ + [ 6b4f] Bad new number of rows │ │ + [ 6b66] !result_is_fetched │ │ + [ 6b79] ptr && *ptr │ │ + [ 6b85] void cv::cpu_baseline::cvt32f8s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 6bf2] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/datastructs.cpp │ │ + [ 6c6b] Invalid destination sequence header │ │ + [ 6c8f] cvCreateSet │ │ + [ 6c9b] cvNextGraphItem │ │ + [ 6cab] ihi != inhi │ │ + [ 6cb7] (n&1) == 0 │ │ + [ 6cc2] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/kmeans.cpp │ │ + [ 6d36] (size_t)eigenvectors64f.cols == n │ │ + [ 6d58] InputArray Datatype %d is not supported. │ │ + [ 6d81] [ERROR: │ │ + [ 6d89] solveCubic │ │ + [ 6d94] (coeffs.size() == Size(n0, 1) || coeffs.size() == Size(n0+1, 1) || coeffs.size() == Size(1, n0) || coeffs.size() == Size(1, n0+1)) │ │ + [ 6e17] _r.data == _r0.data │ │ + [ 6e2b] void cv::hal::cpu_baseline::log32f(const float *, float *, int) │ │ + [ 6e6b] TransformFunc cv::getTransformFunc(int) │ │ + [ 6e93] int cv::hal::LU64f(double *, size_t, int, double *, size_t, int) │ │ + [ 6ed4] _InputArray │ │ + [ 6ee0] trace │ │ + [ 6ee6] minMaxLoc │ │ + [ 6ef0] void cv::broadcast(InputArray, InputArray, OutputArray) │ │ + [ 6f28] len == len0 │ │ + [ 6f34] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/include/opencv2/core/detail/dispatch_helper.impl.hpp │ │ + [ 6fce] void cv::normalize(InputArray, InputOutputArray, double, double, int, int, InputArray) │ │ + [ 7025] opencv_core_parallel_ │ │ + [ 703b] instancePtr │ │ + [ 7047] ' in │ │ + [ 704d] UTF-16 │ │ + [ 7054] ofs <= sz │ │ + [ 705e] readRaw │ │ + [ 7066] The key is an empty │ │ + [ 707a] skipSpaces │ │ + [ 7085] Key should start with a letter or _ │ │ + [ 70a9] Mismatched closing tag │ │ + [ 70c0] _arr.dims <= 2 │ │ + [ 70cf] void cv::split(InputArray, OutputArrayOfArrays) │ │ + [ 70ff] Backtrace │ │ + [ 7109] The function/feature is not implemented │ │ + [ 7131] reserveSlot │ │ + [ 713d] keypointIndexes has element < 0. TODO: process this case │ │ + [ 7176] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/umatrix.cpp │ │ + [ 71eb] unlock │ │ + [ 71f2] recursive_mutex constructor failed │ │ + [ 7215] future │ │ + [ 721c] wxe │ │ + [ 7220] terminate_handler unexpectedly returned │ │ + [ 7248] catching a class without an object? │ │ + [ 726c] non-virtual thunk to │ │ + [ 7282] Invalid access! │ │ + [ 7292] operator&& │ │ + [ 729d] dynamic_cast │ │ + [ 72aa] Popping empty vector! │ │ + [ 72c0] noexcept │ │ + [ 72c9] s1 │ │ + [ 72cc] d20 │ │ + [ 72d0] d29 │ │ + [ 72d4] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/algorithm.cpp │ │ + [ 734b] void cv::bitwise_not(InputArray, OutputArray, InputArray) │ │ + [ 7385] void cv::divide(InputArray, InputArray, OutputArray, double, int) │ │ + [ 73c7] cvAbsDiffS │ │ + [ 73d2] void cv::hal::cpu_baseline::absdiff16s(const short *, size_t, const short *, size_t, short *, size_t, int, int) │ │ + [ 7442] void cv::hal::cpu_baseline::absdiff64f(const double *, size_t, const double *, size_t, double *, size_t, int, int) │ │ + [ 74b5] void cv::hal::cpu_baseline::div32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, const double *) │ │ + [ 7531] void cv::hal::sub16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ + [ 759a] void cv::hal::absdiff16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ + [ 7607] void cv::hal::recip8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ + [ 766e] cmpop == CMP_NE │ │ + [ 767e] Data type is not the same for all arrays │ │ + [ 76a7] Data is already allocated │ │ + [ 76c1] cvReleaseData │ │ + [ 76cf] cvGetSubRect │ │ + [ 76dc] cvGetReal1D │ │ + [ 76e8] cvSet1D │ │ + [ 76f0] Bad input align │ │ + [ 7700] getArrayResult │ │ + [ 770f] total(-1)=%lld │ │ + [ 771f] OPENCV_BUFFER_AREA_ALWAYS_SAFE │ │ + [ 773e] oneBuf == NULL │ │ + [ 774d] Block │ │ + [ 7753] real_allocate │ │ + [ 7761] reinterpret_cast(buf) % alignment == 0 │ │ + [ 7790] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/command_line_parser.cpp │ │ + [ 7811] string │ │ + [ 7818] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/conjugate_gradient.cpp │ │ + [ 7898] void cv::hal::cvt16f32f(const hfloat *, float *, int) │ │ + [ 78ce] void cv::hal::addRNGBias32f(float *, const float *, int) │ │ + [ 7907] void cv::cpu_baseline::cvt64f32s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 7975] dst.size() == src.size() && dst.type() == CV_MAKETYPE(lut.depth(), src.channels()) │ │ + [ 79c8] cvCreateSeqBlock │ │ + [ 79d9] cvChangeSeqBlock │ │ + [ 79ea] number of removed elements is negative │ │ + [ 7a11] seq->ptr == block->data │ │ + [ 7a29] convertToDirect3DSurface9 │ │ + [ 7a43] double cv::determinant(InputArray) │ │ + [ 7a66] method == DECOMP_LU || method == DECOMP_CHOLESKY │ │ + [ 7a97] method == DECOMP_LU || method == DECOMP_SVD || method == DECOMP_EIG || method == DECOMP_CHOLESKY || method == DECOMP_QR │ │ + [ 7b0f] static void cv::SVD::compute(InputArray, OutputArray, OutputArray, OutputArray, int) │ │ + [ 7b64] File can't be opened for reading! │ │ + [ 7b86] hqr2 │ │ + [ 7b8b] polarToCart │ │ + [ 7b97] void cv::log(InputArray, OutputArray) │ │ + [ 7bbd] void cv::hal::cpu_baseline::cartToPolar32f(const float *, const float *, float *, float *, int, bool) │ │ + [ 7c23] void cv::hal::polarToCart64f(const double *, const double *, double *, double *, int, bool) │ │ + [ 7c7f] void cv::scaleAdd(InputArray, double, InputArray, OutputArray) │ │ + [ 7cbe] void cv::calcCovarMatrix(InputArray, OutputArray, InputOutputArray, int, int) │ │ + [ 7d0c] (D.rows == ((flags & 1) == 0 ? A.rows : A.cols)) │ │ + [ 7d3d] cvTransform │ │ + [ 7d49] setSize │ │ + [ 7d51] minstep │ │ + [ 7d59] getContinuousSize2D │ │ + [ 7d6d] Unknown array type │ │ + [ 7d80] src.rows == dst.cols && src.cols == dst.rows && src.type() == dst.type() │ │ + [ 7dc9] static MatExpr cv::Mat::eye(int, int, int) │ │ + [ 7df4] normalize │ │ + [ 7dfe] broadcast: target shape must be of type int32 │ │ + [ 7e2c] !fixedSize() || ((ogl::Buffer*)obj)->size() == _sz │ │ + [ 7e5f] sizes[j] │ │ + [ 7e68] mtype == type0 || (CV_MAT_CN(mtype) == 1 && ((1 << type0) & fixedDepthMask) != 0) │ │ + [ 7eba] mean_mat.type() == CV_64F && mean_mat.isContinuous() && (mean_mat.cols == 1 || mean_mat.rows == 1) && dcn >= cn │ │ + [ 7f2a] void cv::hal::cpu_baseline::merge32s(const int **, int *, int, int) │ │ + [ 7f6e] void reduceMinMax(cv::InputArray, cv::OutputArray, ReduceMode, int) │ │ + [ 7fb2] NormFunc cv::cpu_baseline::getNormFunc(int, int) │ │ + [ 7fe3] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/norm.simd.hpp │ │ + [ 805a] int cv::cpu_baseline::normL2_32s(const int *, const uchar *, double *, int, int) │ │ + [ 80ab] int32 │ │ + [ 80b1] readPrioritySettings │ │ + [ 80c6] Found entry: ' │ │ + [ 80d5] core(parallel): NOTE: some functionality may be unavailable due to lack of support by plugin implementation │ │ + [ 8141] resizeWriteBuffer │ │ + [ 8153] Some collection type: FileNode::SEQ or FileNode::MAP must be specified │ │ + [ 819a] The node of type %d cannot be converted to collection │ │ + [ 81d0] Missing ':' between key and value │ │ + [ 81f2] rows │ │ + [ 81f7] sizes │ │ + [ 81fd] tag is missing │ │ + [ 821e] Unknown tag type │ │ + [ 822f] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/stat.dispatch.cpp │ │ + [ 82aa] cvSum │ │ + [ 82b0] cv::sum does not support more than 4 channels │ │ + [ 82de] Unspecified error │ │ + [ 82f0] calling android_getCpuFeatures() ... │ │ + [ 8315] AVX512DQ │ │ + [ 831e] OPENCV_TRACE_MAX_CHILDREN │ │ + [ 8338] OpenCV parent region exceeds children count. Bailout │ │ + [ 836d] Region location is disabled. Bailout │ │ + [ 8392] cleanupMode == false │ │ + [ 83a7] static void cv::KeyPoint::convert(const std::vector &, std::vector &, float, float, int, int) │ │ + [ 8418] handle │ │ + [ 841f] bool cv::utils::fs::createDirectory(const cv::String &) │ │ + [ 8457] OK │ │ + [ 845a] SILENT │ │ + [ 8461] condition_variable wait failed │ │ + [ 8480] a+be │ │ + [ 8485] numpunct_byname::numpunct_byname failed to construct for │ │ + [ 84c5] __cxa_guard_release │ │ + [ 84d9] uncaught │ │ + [ 84e2] typeinfo name for │ │ + [ 84f5] operator co_await │ │ + [ 8507] reinterpret_cast │ │ + [ 8518] & │ │ + [ 851a] && │ │ + [ 851d] s10 │ │ + [ 8521] s16 │ │ + [ 8525] s25 │ │ + [ 8529] void cv::hal::cpu_baseline::addWeighted16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, const double *) │ │ + [ 85ad] void cv::hal::cpu_baseline::recip64f(const double *, size_t, double *, size_t, int, int, const double *) │ │ + [ 8616] void cv::hal::add32s(const int *, size_t, const int *, size_t, int *, size_t, int, int, void *) │ │ + [ 8676] void cv::hal::cmp8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ + [ 86db] cvCreateMatHeader │ │ + [ 86ed] iterator != 0 │ │ + [ 86fb] cvCloneSparseMat │ │ + [ 870c] NULL iterator pointer │ │ + [ 8722] cvGetSize │ │ + [ 872c] cvSet2D │ │ + [ 8734] cvSetReal2D │ │ + [ 8740] The image is interleaved and has over CV_CN_MAX channels │ │ + [ 8779] The output header should be CvMatND │ │ + [ 879d] Bad input roi │ │ + [ 87ab] get │ │ + [ 87af] [x= │ │ + [ 87b3] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/buffer_area.cpp │ │ + [ 882c] ' must be 'false' │ │ + [ 883e] greater than or equal to │ │ + [ 8857] [ │ │ + [ 8859] void cv::cpu_baseline::cvt16f32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 88c7] void cv::Mat::copyTo(OutputArray, InputArray) const │ │ + [ 88fb] value[0] == value[1] && value[0] == value[2] && value[0] == value[3] │ │ + [ 8940] writer->block->count > 0 │ │ + [ 8959] cvSeqInsertSlice │ │ + [ 896a] Null graph scanner │ │ + [ 897d] frame node could not be deleted │ │ + [ 899d] getTypeFromDXGI_FORMAT │ │ + [ 89b4] (x.cols == 1 && x.rows == ndim) || (x.cols == ndim && x.rows == 1) │ │ + [ 89f7] updateCoordSum │ │ + [ 8a06] dst.data == dst0.data │ │ + [ 8a1c] bool cv::Cholesky(double *, size_t, int, double *, size_t, int) │ │ + [ 8a5c] A.type() == x.type() && A.cols == x.rows && x.cols == b.cols │ │ + [ 8a99] Wrong mean shape for the given eigenvector matrix. Expected %d, but was %zu. │ │ + [ 8ae6] Computation will probably fail. │ │ + [ 8b06] sortMatrixColumnsByIndices │ │ + [ 8b21] Func_.type()==CV_64FC1 || Func_.type()==CV_32FC1 │ │ + [ 8b52] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/lut.cpp │ │ + [ 8bc3] magnitude │ │ + [ 8bcd] dst1.getObj() != dst2.getObj() │ │ + [ 8bec] void cv::hal::cpu_baseline::exp32f(const float *, float *, int) │ │ + [ 8c2c] (delta.rows == src.rows || delta.rows == 1) │ │ + [ 8c58] TransformFunc cv::getPerspectiveTransform(int) │ │ + [ 8c87] sz[i] <= (size_t)INT_MAX │ │ + [ 8ca0] m.step.p != m.step.buf │ │ + [ 8cb7] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_expressions.cpp │ │ + [ 8d37] broadcast: input array must be contiguous │ │ + [ 8d61] sizend │ │ + [ 8d68] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/norm.dispatch.cpp │ │ + [ 8de3] Input type mismatch │ │ + [ 8df7] _src1.type() │ │ + [ 8e04] int cv::cpu_baseline::normL1_8u(const uchar *, const uchar *, int *, int, int) │ │ + [ 8e53] setUseOpenVX │ │ + [ 8e60] core(parallel): exception during plugin initialization: │ │ + [ 8e99] core(parallel): replacing parallel backend... │ │ + [ 8ec7] core(parallel): plugin is ready to use ' │ │ + [ 8ef0] read │ │ + [ 8ef5] startNextStream │ │ + [ 8f05] operator[] │ │ + [ 8f10] symbolToType │ │ + [ 8f1d] Emitter is not available │ │ + [ 8f36] !sizes_node.empty() │ │ + [ 8f4a] nelems == m.total()*m.channels() │ │ + [ 8f6b] The YAML streams must start with '---', except the first one │ │ + [ 8fa8] ... │ │ + [ 8fac] void cv::hal::split8u(const uchar *, uchar **, int, int) │ │ + [ 8fe5] int cv::hal::normHamming(const uchar *, int) │ │ + [ 9012] int cv::cpu_baseline::sum32s(const int *, const uchar *, double *, int, int) │ │ + [ 905f] > │ │ + [ 9062] key_ == -1 │ │ + [ 906d] OPENCV_SKIP_CPU_BASELINE_CHECK │ │ + [ 908c] VSX3 │ │ + [ 9091] KB │ │ + [ 9094] kb │ │ + [ 9097] OPENCV_TRACE_MAX_CHILDREN_OPENCV │ │ + [ 90b8] utils::findDataFile(): ... skip, not a valid directory: │ │ + [ 90f1] pImpl->lock_shared() │ │ + [ 9106] internal_applyNamePartConfigToMatchingTags │ │ + [ 9131] w+xe │ │ + [ 9136] collate_byname::collate_byname failed to construct for │ │ + [ 9174] std::bad_alloc │ │ + [ 9183] operator&= │ │ + [ 918e] operator< │ │ + [ 9198] operator new[] │ │ + [ 91a7] operator|= │ │ + [ 91b2] decimal128 │ │ + [ 91bd] union │ │ + [ 91c3] getInfoFromEHABISection │ │ + [ 91db] r0 │ │ + [ 91de] s27 │ │ + [ 91e2] d3 │ │ + [ 91e5] d27 │ │ + [ 91e9] void cv::inRange(InputArray, InputArray, InputArray, OutputArray) │ │ + [ 922b] The upper boundary is neither an array of the same size and same type as src, nor a scalar │ │ + [ 9286] The operation is neither 'array op array' (where arrays have the same size and type), nor 'array op scalar', nor 'scalar op array' │ │ + [ 9309] void cv::hal::cpu_baseline::sub32s(const int *, size_t, const int *, size_t, int *, size_t, int, int) │ │ + [ 936f] void cv::hal::cpu_baseline::or8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int) │ │ + [ 93d9] void cv::hal::cpu_baseline::cmp32s(const int *, size_t, const int *, size_t, uchar *, size_t, int, int, int) │ │ + [ 9446] void cv::hal::cpu_baseline::div64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, const double *) │ │ + [ 94c5] void cv::hal::add64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ + [ 952e] void cv::hal::min16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, void *) │ │ + [ 9594] cvInitNArrayIterator │ │ + [ 95a9] Iterator pointer is NULL │ │ + [ 95c2] The image has NULL data pointer │ │ + [ 95e2] New dimension sizes are not specified │ │ + [ 9608] (newsize & (newsize - 1)) == 0 │ │ + [ 9627] Waiting for async result ... │ │ + [ 9644] CV_64F │ │ + [ 964b] '), where │ │ + [ 9655] ) │ │ + [ 9657] '\n │ │ + [ 965a] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/convert.dispatch.cpp │ │ + [ 96d8] void cv::cpu_baseline::cvt8u16s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 9745] void cv::cpu_baseline::cvt8s32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 97b2] i < src.channels() │ │ + [ 97c5] setTo │ │ + [ 97cb] reshape │ │ + [ 97d3] (int)idx.size() == dims - 2 │ │ + [ 97ef] block->start_index > 0 │ │ + [ 9806] cvSeqPopFront │ │ + [ 9814] ptr <= seq->block_max │ │ + [ 982a] Bad sequence slice │ │ + [ 983d] Source and destination sequence element sizes are different. │ │ + [ 987a] Bad input sequence │ │ + [ 988d] cvTreeToNodeSeq │ │ + [ 989d] parent->v_next != node │ │ + [ 98b4] icvInitMemStorage │ │ + [ 98c6] !_Function.empty() │ │ + [ 98d9] (unsigned)j < (unsigned)n2 │ │ + [ 98f4] (unsigned)_labels.at(i) < (unsigned)K │ │ + [ 991f] global │ │ + [ 9926] bool cv::checkRange(InputArray, bool, Point *, double, double) │ │ + [ 9965] CV_MAT_DEPTH(ctype) >= CV_32F && CV_MAT_CN(ctype) <= 2 │ │ + [ 999c] void cv::hal::cpu_baseline::log64f(const double *, double *, int) │ │ + [ 99de] void cv::cpu_baseline::gemm32fc(const float *, size_t, const float *, size_t, float, const float *, size_t, float, float *, size_t, int, int, int, int) │ │ + [ 9a76] dst.rows == data.rows │ │ + [ 9a8c] step[dims-1] == (size_t)CV_ELEM_SIZE(flags) │ │ + [ 9ab8] diag │ │ + [ 9abd] pop_back │ │ + [ 9ac6] Input and output arrays must have the same number of channels │ │ + [ 9b04] virtual void cv::MatOp::abs(const MatExpr &, MatExpr &) const │ │ + [ 9b42] assign │ │ + [ 9b49] virtual void cv::MatOp_T::transpose(const MatExpr &, MatExpr &) const │ │ + [ 9b8f] virtual void cv::MatOp_GEMM::add(const MatExpr &, const MatExpr &, MatExpr &) const │ │ + [ 9be3] static MatExpr cv::Mat::zeros(int, const int *, int) │ │ + [ 9c18] isIdentity(expr) │ │ + [ 9c29] src[i].dims <= 2 && src[i].cols == src[0].cols && src[i].type() == src[0].type() │ │ + [ 9c7a] void cv::vconcat(InputArray, InputArray, OutputArray) │ │ + [ 9cb0] src.data != dst.data │ │ + [ 9cc5] inp.isContinuous() │ │ + [ 9cd8] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/opengl.cpp │ │ + [ 9d4c] ' => │ │ + [ 9d52] │ │ + [ 9d64] ...\n │ │ + ---\n │ │ + [ 9d6d] puts │ │ + [ 9d72] !write_stack.empty() │ │ + [ 9d87] Invalid fs.state │ │ + [ 9d98] 'dt' does not match. │ │ + [ 9dae] \n │ │ + [ 9dc4] fs != 0 │ │ + [ 9dcc] Invalid attribute value │ │ + [ 9de4] %YAML:1. │ │ + [ 9ded] data != 0 && "Error mapping of UMat to host memory." │ │ + [ 9fc3] isSubDirectory(): base: │ │ + [ 9fdc] skip auto unloading (disabled): │ │ + [ 9ffd] wbxe │ │ + [ a002] l │ │ + [ a004] ll │ │ + [ a007] codecvt_byname::codecvt_byname failed to construct for │ │ + [ a059] %a │ │ + [ a05c] terminating due to %s exception of type %s │ │ + [ a087] operator delete[] │ │ + [ a099] out/llvm-project/libcxxabi/src/demangle/Utility.h │ │ + [ a0cb] r3 │ │ + [ a0ce] void cv::max(InputArray, InputArray, OutputArray) │ │ + [ a100] addWeighted │ │ + [ a10c] cvMul │ │ + [ a112] void cv::hal::cpu_baseline::min32s(const int *, size_t, const int *, size_t, int *, size_t, int, int) │ │ + [ a178] void cv::hal::cpu_baseline::recip32s(const int *, size_t, int *, size_t, int, int, const double *) │ │ + [ a1db] void cv::hal::add8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ + [ a240] void cv::hal::min8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ + [ a2a5] void cv::hal::cmp16u(const ushort *, size_t, const ushort *, size_t, uchar *, size_t, int, int, void *) │ │ + [ a30d] Images with planar data layout should be used with COI selected │ │ + [ a34d] cvResetImageROI │ │ + [ a35d] cvGetImageCOI │ │ + [ a36b] setException │ │ + [ a378] Asynchronous result producer has been destroyed │ │ + [ a3a8] commit │ │ + [ a3af] < │ │ + [ a3b1] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/include/opencv2/core/mat.inl.hpp │ │ + [ a437] void cv::cpu_baseline::cvt8s64f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ a4a4] cvCreateSeq │ │ + [ a4b0] delta > 0 │ │ + [ a4ba] cvFindGraphEdgeByPtr │ │ + [ a4cf] convertFromD3D10Texture2D │ │ + [ a4e9] int cv::LU(float *, size_t, int, float *, size_t, int) │ │ + [ a520] cvInvert │ │ + [ a529] asRowMatrix │ │ + [ a535] void cv::hal::sqrt32f(const float *, float *, int) │ │ + [ a568] ecount0 <= ecount │ │ + [ a57a] dst.cols <= evects.rows │ │ + [ a592] dst.rows <= evects.rows │ │ + [ a5aa] TransformFunc cv::getDiagTransformFunc(int) │ │ + [ a5d6] double cv::dotProd_16s(const short *, const short *, int) │ │ + [ a610] _step >= minstep │ │ + [ a621] nelems <= (size_t)size.p[0] │ │ + [ a63d] Size cv::getContinuousSize2D(Mat &, int) │ │ + [ a666] m2.dims │ │ + [ a66e] deallocate │ │ + [ a679] img->dataOrder == IPL_DATA_ORDER_PIXEL │ │ + [ a6a0] virtual void cv::MatOp_AddEx::divide(double, const MatExpr &, MatExpr &) const │ │ + [ a6ef] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_operations.cpp │ │ + [ a76e] void cv::transposeND(InputArray, const std::vector &, OutputArray) │ │ + [ a7b6] esz │ │ + [ a7ba] !fixedSize() || ((Mat*)obj)->size.operator()() == Size(_cols, _rows) │ │ + [ a7ff] !fixedSize() || ((ogl::Buffer*)obj)->size() == Size(_cols, _rows) │ │ + [ a841] CV_MAT_TYPE(mtype) == m.type() │ │ + [ a860] int cv::cpu_baseline::sqsum8u(const uchar *, const uchar *, int *, int *, int, int) │ │ + [ a8b4] void cv::hal::cpu_baseline::merge16u(const ushort **, ushort *, int, int) │ │ + [ a8fe] _src2.type() │ │ + [ a90b] int cv::cpu_baseline::normInf_32s(const int *, const uchar *, int *, int, int) │ │ + [ a95a] cn == 2 || cn == 3 || cn == 4 │ │ + [ a978] data.channels() == 1 │ │ + [ a98d] .json │ │ + [ a993] elemSize │ │ + [ a99c] Null data pointer │ │ + [ a9ae] "$base64$ │ │ + [ a9b8] Bad format of floating-point constant │ │ + [ a9de] $base64$ │ │ + [ a9e7] Closing tag should not contain any attributes │ │ + [ aa15] type_name.empty() │ │ + [ aa27] Too long string or a last string w/o newline │ │ + [ aa54] OpenCV(%s) %s:%d: error: (%d:%s) %s%s │ │ + [ aa7a] Inplace operation is not supported │ │ + [ aa9d] Formats of input arguments do not match │ │ + [ aac5] Bad number of channels │ │ + [ aadc] AVX512-SKX │ │ + [ aae7] unknown function │ │ + [ aaf8] Invalid value for parameter │ │ + [ ab15] getCacheDirectory │ │ + [ ab27] idiva │ │ + [ ab2d] idivt │ │ + [ ab33] sizeof... │ │ + [ ab3e] const_cast │ │ + [ ab49] operator~ │ │ + [ ab53] operator>>= │ │ + [ ab5f] short │ │ + [ ab65] unsigned __int128 │ │ + [ ab77] unwind_phase2 │ │ + [ ab85] d5 │ │ + [ ab88] OPENCV_ENABLE_MEMALIGN │ │ + [ ab9f] void cv::divide(double, InputArray, OutputArray, int) │ │ + [ abd5] cvAddS │ │ + [ abdc] cvMin │ │ + [ abe2] cvMax │ │ + [ abe8] void cv::hal::max32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, void *) │ │ + [ ac4e] cvCreateData │ │ + [ ac5b] cvRawDataToScalar │ │ + [ ac6d] The matrix has NULL data pointer │ │ + [ ac8e] null pointer to header │ │ + [ aca5] Unknown object type │ │ + [ acb9] icvDeleteNode │ │ + [ acc7] fast_allocate │ │ + [ acd5] insertChannel │ │ + [ ace3] ( │ │ + [ ace6] != │ │ + [ ace9] %s │ │ + [ acec] (value:%s) │ │ + [ acf8] │ │ + [ acff] double │ │ + [ ad06] x_mat.type()==CV_64FC1 │ │ + [ ad1d] void cv::cpu_baseline::cvt8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ ad87] void cv::cpu_baseline::cvt8u16u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ adf4] convertAndUnrollScalar │ │ + [ ae0b] sz.width │ │ + [ ae14] checkScalar(value, type(), _value.kind(), _InputArray::MAT ) │ │ + [ ae51] cvSeqSearch │ │ + [ ae5d] Invalid graph pointer │ │ + [ ae73] Odd-size DCT's are not implemented │ │ + [ ae96] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/glob.cpp │ │ + [ af08] kmeans │ │ + [ af0f] counters[k] != 0 │ │ + [ af20] u.size() == svd.u.size() │ │ + [ af39] Wrong number of elements in matrix #%d! Expected %d was %d. │ │ + [ af75] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/lpsolver.cpp │ │ + [ afeb] _roots.data == _roots0.data │ │ + [ b007] getScaleAddFunc │ │ + [ b017] _mean.size() == size │ │ + [ b02c] type == icovar.type() │ │ + [ b042] count >= 1 │ │ + [ b04d] evects0.cols == evects.cols │ │ + [ b069] void cv::cpu_baseline::gemmImpl(Mat, Mat, double, Mat, double, Mat, int) │ │ + [ b0b2] 0 <= startDim && startDim <= endDim │ │ + [ b0d6] (int)nelems >= 0 │ │ + [ b0e7] is_m3_vector │ │ + [ b0f4] bool cv::hal::Cholesky64f(double *, size_t, int, double *, size_t, int) │ │ + [ b13c] MatExpr cv::max(const Mat &, double) │ │ + [ b161] virtual void cv::MatOp_GEMM::transpose(const MatExpr &, MatExpr &) const │ │ + [ b1aa] void cv::sortIdx(InputArray, OutputArray, int) │ │ + [ b1d9] Unknown/unsupported array type │ │ + [ b1f8] getGpuMat │ │ + [ b202] !fixedType() || ((UMat*)obj)->type() == mtype │ │ + [ b230] i < (int)v.size() │ │ + [ b242] !fixedSize() │ │ + [ b24f] int8 │ │ + [ b254] .gz │ │ + [ b258] Map element should have a name │ │ + [ b277] RawDataToBinaryConvertor │ │ + [ b290] Directive tags are not allowed here │ │ + [ b2b4] Tabs are prohibited in YAML! │ │ + [ b2d1] Key may not start with '-' │ │ + [ b2ec] int cv::hal::normHamming(const uchar *, const uchar *, int) │ │ + [ b328] len >= 0 && "Check format string for errors" │ │ + [ b355] AVX512VNNI │ │ + [ b360] Trace: Total events: │ │ + [ b376] RotatedRect │ │ + [ b382] Can't remove file: │ │ + [ b396] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/utils/plugin_loader.impl.hpp │ │ + [ b41c] thread::detach failed │ │ + [ b432] a+e │ │ + [ b436] L │ │ + [ b438] std::bad_exception │ │ + [ b44b] decltype │ │ + [ b454] operator. │ │ + [ b45e] operator- │ │ + [ b468] operator name does not start with 'operator' │ │ + [ b495] basic_ │ │ + [ b49c] unknown personality routine │ │ + [ b4b8] s0 │ │ + [ b4bb] s31 │ │ + [ b4bf] d23 │ │ + [ b4c3] void cv::bitwise_and(InputArray, InputArray, OutputArray, InputArray) │ │ + [ b509] void cv::compare(InputArray, InputArray, OutputArray, int) │ │ + [ b544] src1.size == dst.size && src1.type() == dst.type() │ │ + [ b577] cvCmpS │ │ + [ b57e] void cv::hal::cpu_baseline::addWeighted8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, const double *) │ │ + [ b601] void cv::hal::max8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ + [ b666] void cv::hal::max16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ + [ b6cf] void cv::hal::max16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, void *) │ │ + [ b735] void cv::hal::cmp32f(const float *, size_t, const float *, size_t, uchar *, size_t, int, int, void *) │ │ + [ b79b] NULL matrix header pointer │ │ + [ b7b6] cvGetDiag │ │ + [ b7c0] cvGet2D │ │ + [ b7c8] None of array parameters is changed: dummy call? │ │ + [ b7f9] Non-continuous nD arrays are not supported │ │ + [ b824] Iterations flag is set and maximum number of iterations is <= 0 │ │ + [ b864] NULL double pointer │ │ + [ b878] void cv::batchDistance(InputArray, InputArray, OutputArray, int, OutputArray, int, int, InputArray, int, bool) │ │ + [ b8e7] , w= │ │ + [ b8ec] extractChannel │ │ + [ b8fb] not equal to │ │ + [ b908] Parameter #%d: │ │ + [ b918] void cv::hal::cvt32f16f(const float *, hfloat *, int) │ │ + [ b94e] void cv::cpu_baseline::cvt32s16s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ b9bc] void cv::cpu_baseline::cvt32f16s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ ba2a] void cv::cpu_baseline::cvt8u32s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ ba97] void cv::convertScaleAbs(InputArray, OutputArray, double, double) │ │ + [ bad9] scalarToRawData │ │ + [ bae9] scn == 1 │ │ + [ baf2] src.type() == dst.type() && dst.rows % src.rows == 0 && dst.cols % src.cols == 0 │ │ + [ bb43] cvRemoveNodeFromTree │ │ + [ bb58] icvGrowSeq │ │ + [ bb63] (in_front_of ? block : block->prev)->count == 0 │ │ + [ bb93] !c.noPermute │ │ + [ bba0] kmeans: can't update cluster center (check input for huge or NaN values) │ │ + [ bbe9] virtual void cv::KMeansDistanceComputer::operator()(const Range &) const [onlyDistance = true] │ │ + [ bc4e] cvEigenVV │ │ + [ bc58] cartToPolar │ │ + [ bc64] solvePoly │ │ + [ bc6e] void cv::hal::invSqrt64f(const double *, double *, int) │ │ + [ bca6] scn == dcn │ │ + [ bcb1] scn + 1 == m.cols │ │ + [ bcc3] delta.channels() == 1 │ │ + [ bcd9] dst.type() == src.type() │ │ + [ bcf2] 0 <= coi && coi < mat.channels() │ │ + [ bd13] cvRange │ │ + [ bd1b] src.size() == idx.size() && idx.type() == CV_32S && src.data != idx.data │ │ + [ bd64] virtual void cv::MatOp::transpose(const MatExpr &, MatExpr &) const │ │ + [ bda8] MatExpr cv::abs(const MatExpr &) │ │ + [ bdc9] hdr != 0 │ │ + [ bdd2] void cv::transpose(InputArray, OutputArray) │ │ + [ bdfe] getUMat │ │ + [ be06] !fixedType() || ((cuda::GpuMat*)obj)->type() == mtype │ │ + [ be3c] v[j].empty() │ │ + [ be49] k == CUDA_HOST_MEM │ │ + [ be5c] this_v.size() == v.size() │ │ + [ be76] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/mean.simd.hpp │ │ + [ beed] meanStdDev │ │ + [ bef8] (size_t)it.size │ │ + [ bf08] double cv::PSNR(InputArray, InputArray, double) │ │ + [ bf38] int cv::cpu_baseline::normL1_32s(const int *, const uchar *, double *, int, int) │ │ + [ bf89] !flag && "OpenVX support isn't enabled at compile time" │ │ + [ bfc1] /sys/fs/cgroup/cpu/cpu.cfs_quota_us │ │ + [ bfe5] core(parallel): Disable backend: │ │ + [ c007] Found │ │ + [ c00e] void cv::PCABackProject(InputArray, InputArray, InputArray, OutputArray) │ │ + [ c057] Too complex format for the matrix │ │ + [ c079] Could not find '}' in the end of file.\n │ │ + [ c0a1] addNode │ │ + [ c0a9] src │ │ + [ c0ad] Invalid numeric value (inconsistent explicit type specification?) │ │ + [ c0ef] Double hyphen '--' is not allowed in the comments │ │ + [ c121] seq │ │ + [ c125] _param2.channels() == 1 && (((_param2.rows == 1 || _param2.cols == 1) && (_param2.rows + _param2.cols - 1 == cn || _param2.rows + _param2.cols - 1 == 1 || (_param1.size() == Size(1, 4) && _param1.type() == CV_64F && cn <= 4))) || (_param2.rows == cn && _param2.cols == cn && disttype == RNG::NORMAL)) │ │ + [ c252] void cv::hal::split16u(const ushort *, ushort **, int, int) │ │ + [ c28e] split │ │ + [ c294] !_mv.fixedType() || _mv.empty() || _mv.type() == m.depth() │ │ + [ c2cf] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/stat_c.cpp │ │ + [ c343] int cv::cpu_baseline::sum8s(const schar *, const uchar *, int *, int, int) │ │ + [ c38e] AVX512CD │ │ + [ c397] AVX512IFMA │ │ + [ c3a2] AVX5124VNNIW │ │ + [ c3af] AVX512-KNL │ │ + [ c3ba] True │ │ + [ c3bf] true │ │ + [ c3c4] Trace: Total skipped events: │ │ + [ c3e2] data == datastart │ │ + [ c3f4] lock │ │ + [ c3f9] ... Line %d: trying open '%s' │ │ + [ c417] utils::findDataFile(): can't find data file via │ │ + [ c448] cv::utils::findDataFile('%s', %s, %s) │ │ + [ c46e] OpenCV: Can't find required data file: %s │ │ + [ c498] path: │ │ + [ c4a1] remove_all │ │ + [ c4ac] cv::String cv::utils::fs::getcwd() │ │ + [ c4cf] => │ │ + [ c4d4] ERROR │ │ + [ c4da] vfpv3 │ │ + [ c4e0] %Lf │ │ + [ c4e4] string_view::substr │ │ + [ c4f8] %B │ │ + [ c4fb] initializer for module │ │ + [ c513] (anonymous namespace) │ │ + [ c529] operator<=> │ │ + [ c535] b1E │ │ + [ c539] getRegister │ │ + [ c545] r4 │ │ + [ c548] d19 │ │ + [ c54c] void cv::bitwise_or(InputArray, InputArray, OutputArray, InputArray) │ │ + [ c591] subtract │ │ + [ c59a] void cv::hal::cpu_baseline::min16s(const short *, size_t, const short *, size_t, short *, size_t, int, int) │ │ + [ c606] void cv::hal::cpu_baseline::absdiff16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int) │ │ + [ c679] void cv::hal::add16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, void *) │ │ + [ c6df] void cv::hal::sub32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, void *) │ │ + [ c745] void cv::hal::cmp32s(const int *, size_t, const int *, size_t, uchar *, size_t, int, int, void *) │ │ + [ c7a7] cvCreateImage │ │ + [ c7b5] refcount_future == 0 │ │ + [ c7ca] type == src2.type() && src1.cols == src2.cols && (type == CV_32F || type == CV_8U) │ │ + [ c81d] OPENCV_DOWNLOADS_CACHE_DIR │ │ + [ c838] CV_16U │ │ + [ c83f] ' is │ │ + [ c845] greater than │ │ + [ c852] void cv::cpu_baseline::cvt16s32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ c8c0] mask.depth() == CV_8U && (mcn == 1 || mcn == cn) │ │ + [ c8f1] cn == 1 │ │ + [ c8f9] cvInsertNodeIntoTree │ │ + [ c90e] cvDCT │ │ + [ c914] apply │ │ + [ c91a] type == CV_32F || type == CV_64F │ │ + [ c93b] rhs.data == 0 || (rhs.type() == type && rhs.rows == m) │ │ + [ c972] cvDet │ │ + [ c978] Warning: Less observations than feature dimension given! │ │ + [ c9b1] [ WARN: │ │ + [ c9b9] void cv::LUT(InputArray, InputArray, OutputArray) │ │ + [ c9eb] Mag.size() == X.size() && Mag.type() == X.type() │ │ + [ ca1c] cvCartToPolar │ │ + [ ca2a] void cv::hal::cpu_baseline::cartToPolar64f(const double *, const double *, double *, double *, int, bool) │ │ + [ ca94] void cv::hal::cartToPolar64f(const double *, const double *, double *, double *, int, bool) │ │ + [ caf0] scaleAdd │ │ + [ caf9] void cv::calcCovarMatrix(const Mat *, int, Mat &, Mat &, int, int) │ │ + [ cb3c] dst.channels() == m.rows │ │ + [ cb55] dst.channels() == m.rows-1 │ │ + [ cb70] u != 0 │ │ + [ cb77] is_m2_vector │ │ + [ cb84] total > 0 && CV_ELEM_SIZE(seq->flags) == esz │ │ + [ cbb1] bool cv::hal::Cholesky32f(float *, size_t, int, float *, size_t, int) │ │ + [ cbf7] virtual int cv::MatOp::type(const MatExpr &) const │ │ + [ cc2a] A.size == arrays[i0]->size │ │ + [ cc45] completeSymm │ │ + [ cc52] static_cast(inp.dims) │ │ + [ cc70] getMatVector │ │ + [ cc7d] k == CUDA_GPU_MAT │ │ + [ cc8f] void cv::meanStdDev(InputArray, OutputArray, OutputArray, InputArray) │ │ + [ ccd5] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/merge.dispatch.cpp │ │ + [ cd51] mv && n > 0 │ │ + [ cd5d] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/out.cpp │ │ + [ cdce] OPENCV_FOR_THREADS_NUM │ │ + [ cde5] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/parallel/plugin_parallel_wrapper.impl.hpp │ │ + [ ce78] ; │ │ + [ ce7b] core(parallel): wrong OpenCV major version used by plugin ' │ │ + [ ceb7] rt │ │ + [ ceba] r+t │ │ + [ cebe] eof() │ │ + [ cee2] Invalid closing tag for lock() │ │ - [ 4d95] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/utils/logtagmanager.cpp │ │ - [ 4e16] void cv::utils::logging::LogTagManager::setLevelByNamePart(const std::string &, LogLevel, MatchingScope) │ │ - [ 4e7f] internal_applyNamePartConfigToSpecificTag │ │ - [ 4ea9] OpenCV samples: Can't find required data file: %s │ │ - [ 4edb] Features │ │ - [ 4ee4] condition_variable::timed wait: mutex not locked │ │ - [ 4f15] ae │ │ - [ 4f18] unexpected_handler unexpectedly returned │ │ - [ 4f41] sZ │ │ - [ 4f44] operator, │ │ - [ 4f4e] operator>= │ │ - [ 4f59] __int128 │ │ - [ 4f62] s3 │ │ - [ 4f65] d25 │ │ - [ 4f69] void cv::hal::cpu_baseline::min64f(const double *, size_t, const double *, size_t, double *, size_t, int, int) │ │ - [ 4fd8] void cv::hal::cpu_baseline::mul16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, const double *) │ │ - [ 5054] void cv::hal::cpu_baseline::mul64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, const double *) │ │ - [ 50d3] void cv::hal::sub64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ - [ 513c] cvCloneMatND │ │ - [ 5149] Number of dimensions is the same for all arrays │ │ - [ 5179] The last dimension full size is not divisible by new number of channels │ │ - [ 51c1] cvCheckTermCriteria │ │ - [ 51d5] valid() │ │ - [ 51dd] The combination of type=%d, dtype=%d and normType=%d is not supported │ │ - [ 5223] void cv::cpu_baseline::cvt8s16f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 5290] maskarr == 0 │ │ - [ 529d] cvSeqInsert │ │ - [ 52a9] Invalid sequence header │ │ - [ 52c1] cvSeqRemoveSlice │ │ - [ 52d2] graph->storage != 0 │ │ - [ 52e6] initializeContextFromD3D11Device │ │ - [ 5307] void cv::generateCentersPP(const Mat &, Mat &, int, RNG &, int) │ │ - [ 5347] !mat.empty() │ │ - [ 5354] src.rows == 1 │ │ - [ 5362] w.type() == u.type() && u.type() == vt.type() && u.data && vt.data && w.data │ │ - [ 53af] v.type() == type │ │ - [ 53c0] _SVDcompute │ │ - [ 53cc] (size_t)eigenvectors64f.rows == n │ │ - [ 53ee] load │ │ - [ 53f3] z_.type() │ │ - [ 53fd] void cv::hal::cpu_baseline::invSqrt32f(const float *, float *, int) │ │ - [ 5441] void cv::hal::log64f(const double *, double *, int) │ │ - [ 5475] getPerspectiveTransform │ │ - [ 548d] sz == v2.size() │ │ - [ 549d] mulTransposed │ │ - [ 54ab] cvPerspectiveTransform │ │ - [ 54c2] mean0.data == mean.data │ │ - [ 54da] delta_cols == 1 │ │ - [ 54ea] Pushed vector length is not equal to matrix row length │ │ - [ 5521] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_c.cpp │ │ - [ 5597] MatExpr cv::abs(const Mat &) │ │ - [ 55b4] virtual void cv::MatOp_Bin::divide(double, const MatExpr &, MatExpr &) const │ │ - [ 5601] virtual void cv::MatOp_Initializer::multiply(const MatExpr &, double, MatExpr &) const │ │ - [ 5658] double cv::norm(const SparseMat &, int) │ │ - [ 5680] normType == NORM_INF || normType == NORM_L1 || normType == NORM_L2 │ │ - [ 56c3] it.ptr │ │ - [ 56ca] inp.data != out.data │ │ - [ 56df] flip │ │ - [ 56e4] max_ndims >= 2 │ │ - [ 56f3] i >= 0 && i < (int)vv.size() │ │ - [ 5710] !fixedSize() || len == len0 │ │ - [ 572c] getGpuMatRef │ │ - [ 5739] int cv::cpu_baseline::sqsum8s(const schar *, const uchar *, int *, int *, int, int) │ │ - [ 578d] ], dtype='%s') │ │ - [ 579c] /sys/devices/system/cpu/online │ │ - [ 57bb] in │ │ - [ 57c0] (using builtin legacy code) │ │ - [ 57dd] core(parallel): │ │ - [ 57ee] .Inf │ │ - [ 57f3] %.5g │ │ - [ 57f8] open │ │ - [ 57fd] a+t │ │ - [ 5801] \n │ │ - [ 5826] \n │ │ - [ 583d] convertToCollection │ │ - [ 5851] getName │ │ - [ 5859] iss.eof() │ │ - [ 5863] Attribute name should be followed by '=' │ │ - [ 588c] Literal ' or > are not allowed. Use ' or > │ │ - [ 58bf] One of the arguments' values is out of range │ │ - [ 58ec] No CUDA support │ │ - [ 58fc] Gpu API call │ │ - [ 5909] AVX512BITALG │ │ - [ 5916] RISCVV │ │ - [ 591d] parallelForSetRootRegion │ │ - [ 5936] #version: 1.0 │ │ - [ 5944] lock_shared │ │ - [ 5950] WARNINGS │ │ - [ 5959] recursive_timed_mutex lock limit reached │ │ - [ 5982] __thread_specific_ptr construction failed │ │ - [ 59ac] %a %b %d %H:%M:%S %Y │ │ - [ 59c1] %b │ │ - [ 59c4] std::exception │ │ - [ 59d3] std::bad_cast │ │ - [ 59e1] operator.* │ │ - [ 59ec] sizeof │ │ - [ 59f4] b0E │ │ - [ 59f8] pc │ │ - [ 59fb] s4 │ │ - [ 59fe] s5 │ │ - [ 5a01] s14 │ │ - [ 5a05] d2 │ │ - [ 5a08] d8 │ │ - [ 5a0b] d11 │ │ - [ 5a0f] d24 │ │ - [ 5a13] d31 │ │ - [ 5a17] void cv::Algorithm::write(FileStorage &, const String &) const │ │ - [ 5a56] operator<< │ │ - [ 5a61] Failed to allocate %llu bytes │ │ - [ 5a7f] void cv::max(const UMat &, const UMat &, UMat &) │ │ - [ 5ab0] absdiff │ │ - [ 5ab8] cvDiv │ │ - [ 5abe] void cv::hal::cpu_baseline::sub16s(const short *, size_t, const short *, size_t, short *, size_t, int, int) │ │ - [ 5b2a] void cv::hal::cpu_baseline::absdiff32f(const float *, size_t, const float *, size_t, float *, size_t, int, int) │ │ - [ 5b9a] void cv::hal::cpu_baseline::and8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int) │ │ - [ 5c05] void cv::hal::cpu_baseline::cmp16u(const ushort *, size_t, const ushort *, size_t, uchar *, size_t, int, int, int) │ │ - [ 5c78] void cv::hal::add16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ - [ 5ce1] void cv::hal::sub8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, void *) │ │ - [ 5d46] void cv::hal::sub16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, void *) │ │ - [ 5dac] void cv::hal::min8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, void *) │ │ - [ 5e11] cmp_loop_nosimd │ │ - [ 5e21] Bad CvMat header │ │ - [ 5e32] cvGetDims │ │ - [ 5e3c] cvGetCols │ │ - [ 5e46] The total number of matrix elements is not divisible by the new number of rows │ │ - [ 5e95] K == 1 && update == 0 && mask.empty() │ │ - [ 5ebb] size(0)=[ │ │ - [ 5ec6] , │ │ - [ 5ec9] void cv::extractChannel(InputArray, OutputArray, int) │ │ - [ 5eff] Parameter ' │ │ - [ 5f0b] Missing parameter #%d\n │ │ - [ 5f22] void cv::Mat::convertTo(OutputArray, int, double, double) const │ │ - [ 5f62] void cv::cpu_baseline::cvt8s16u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 5fcf] svec[j].size == dst.size && svec[j].depth() == dst.depth() && svec[j].channels() == 1 && i < dst.channels() │ │ - [ 603b] (coi1 != 0 || src.channels() == 1) && (coi2 != 0 || dst.channels() == 1) │ │ - [ 6084] cvRepeat │ │ - [ 608d] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/include/opencv2/core/private.cuda.hpp │ │ - [ 6118] cvSetSeqBlockSize │ │ - [ 612a] cvSeqSlice │ │ - [ 6135] coord_sum.cols == n && coord_sum.rows == 1 │ │ - [ 6160] !inv │ │ - [ 6165] int cv::LU(double *, size_t, int, double *, size_t, int) │ │ - [ 619e] mat.rows == mat.cols && (type == CV_32F || type == CV_64F) │ │ - [ 61d9] (method != DECOMP_LU && method != DECOMP_CHOLESKY) || is_normal || src.rows == src.cols │ │ - [ 6231] File can't be opened for writing! │ │ - [ 6253] [ INFO: │ │ - [ 625b] void cv::hal::magnitude64f(const double *, const double *, double *, int) │ │ - [ 62a5] void cv::cpu_baseline::gemm32f(const float *, size_t, const float *, size_t, float, const float *, size_t, float, float *, size_t, int, int, int, int) │ │ - [ 633c] dot │ │ - [ 6340] src1.type() == dst.type() │ │ - [ 635a] (evals0.cols == 1 || evals0.rows == 1) │ │ - [ 6381] cvProjectPCA │ │ - [ 638e] 2 │ │ - [ 6390] The function only supports 32sC1 and 32fC1 datatypes │ │ - [ 63c5] int cv::hal::QR32f(float *, size_t, int, int, int, float *, size_t, float *) │ │ - [ 6412] checkOperandsExist │ │ - [ 6425] op == REDUCE_SUM || op == REDUCE_MAX || op == REDUCE_MIN || op == REDUCE_AVG || op == REDUCE_SUM2 │ │ - [ 6487] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_sparse.cpp │ │ - [ 6502] getConvertElem │ │ - [ 6511] order.size() │ │ - [ 651e] broadcast: input array must be single channel │ │ - [ 654c] dims(i) │ │ - [ 6554] isContinuous │ │ - [ 6561] step │ │ - [ 6566] !fixedType() || ((Mat*)obj)->type() == mtype │ │ - [ 6593] !fixedSize() || ((UMat*)obj)->size.operator()() == Size(_cols, _rows) │ │ - [ 65d9] !(m.empty() && fixedType() && fixedSize()) && "Can't reallocate empty UMat with locked layout (probably due to misused 'const' modifier)" │ │ - [ 6663] m.size[j] == sizes[j] │ │ - [ 6679] k == MAT │ │ - [ 6682] array([ │ │ - [ 668a] parallel_for_body │ │ - [ 669c] core(parallel): Available backends( │ │ - [ 66c0] core(parallel): Enabled backends( │ │ - [ 66e2] ': built with │ │ - [ 66f1] Base64 should not be used at present. │ │ - [ 6717] keys │ │ - [ 671c] check_dt │ │ - [ 6725] void cv::hal::cpu_baseline::split16u(const ushort *, ushort **, int, int) │ │ - [ 676f] Autotrace call │ │ - [ 677e] Unknown %s code %d │ │ - [ 6791] AVX512BW │ │ - [ 679a] RVV │ │ - [ 679e] ID=%3d (%s) - NOT AVAILABLE\n │ │ - [ 67bf] allocated │ │ - [ 67c9] Can't create OpenCV cache sub-directory: │ │ - [ 67f3] cache_path.empty() || utils::fs::isDirectory(cache_path) │ │ - [ 682c] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/utils/samples.cpp │ │ - [ 68a7] /proc/cpuinfo │ │ - [ 68b5] CPU architecture │ │ - [ 68c6] clock_gettime(CLOCK_MONOTONIC) failed │ │ - [ 68ec] bad_array_new_length │ │ - [ 6901] out/llvm-project/libcxxabi/src/private_typeinfo.cpp │ │ - [ 6935] operator& │ │ - [ 693f] operator| │ │ - [ 6949] operator>> │ │ - [ 6954] yptnk │ │ - [ 695a] char8_t │ │ - [ 6962] std::nullptr_t │ │ - [ 6971] objcproto │ │ - [ 697b] _Unwind_Resume() can't return │ │ - [ 6999] s17 │ │ - [ 699d] d30 │ │ - [ 69a1] write │ │ - [ 69a7] void cv::multiply(InputArray, InputArray, OutputArray, double, int) │ │ - [ 69eb] inRange │ │ - [ 69f3] cvXorS │ │ - [ 69fa] src2.size == dst.size && src2.channels() == dst.channels() │ │ - [ 6a35] cvAbsDiff │ │ - [ 6a3f] cvInRangeS │ │ - [ 6a4a] void cv::hal::addWeighted16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ - [ 6abb] cvSetIPLAllocators │ │ - [ 6ace] Dimension sizes are the same for all arrays │ │ - [ 6afa] Unsupported format │ │ - [ 6b0d] BGRA │ │ - [ 6b12] InputArray: │ │ - [ 6b1e] kind=0x%08llx │ │ - [ 6b2d] size(-1)=%dx%d │ │ - [ 6b3d] operator== │ │ - [ 6b48] CV_16S │ │ - [ 6b4f] bool │ │ - [ 6b54] void cv::cpu_baseline::cvt8u8s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 6bc0] cvMerge │ │ - [ 6bc8] Mat &cv::Mat::operator=(const Scalar &) │ │ - [ 6bf0] src.depth() == dst.depth() && src.size == dst.size │ │ - [ 6c23] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/count_non_zero.dispatch.cpp │ │ - [ 6ca8] cvSetSeqReaderPos │ │ - [ 6cba] block != seq->first │ │ - [ 6cce] icvFreeSeqBlock │ │ - [ 6cde] initializeContextFromDirect3DDevice9Ex │ │ - [ 6d05] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/dxt.cpp │ │ - [ 6d76] bool cv::eigen(InputArray, OutputArray, OutputArray) │ │ - [ 6dab] OPENCV_LOG_LEVEL │ │ - [ 6dbc] float cv::cubeRoot(float) │ │ - [ 6dd6] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/mathfuncs.cpp │ │ - [ 6e4d] (depth == CV_32F || depth == CV_64F) && (src1.empty() || src1.type() == type) │ │ - [ 6e9b] void cv::hal::exp64f(const double *, double *, int) │ │ - [ 6ecf] (type == (((5) & ((1 << 3) - 1)) + (((1)-1) << 3)) || type == (((6) & ((1 << 3) - 1)) + (((1)-1) << 3)) || type == (((5) & ((1 << 3) - 1)) + (((2)-1) << 3)) || type == (((6) & ((1 << 3) - 1)) + (((2)-1) << 3))) │ │ - [ 6fa2] perspectiveTransform │ │ - [ 6fb7] data[i].size() == size │ │ - [ 6fce] (*each).size() == size │ │ - [ 6fe5] src1.size == dst.size │ │ - [ 6ffb] cvCalcCovarMatrix │ │ - [ 700d] gemmImpl │ │ - [ 7016] copy │ │ - [ 701b] The total matrix size does not fit to "size_t" type │ │ - [ 704f] reinterpret │ │ - [ 705b] m3.total() │ │ - [ 7066] srcA.size() == dst.size() && srcA.type() == dst.type() │ │ - [ 709d] int cv::hal::LU32f(float *, size_t, int, float *, size_t, int) │ │ - [ 70dc] virtual void cv::MatOp_AddEx::multiply(const MatExpr &, double, MatExpr &) const │ │ - [ 712d] Invalid matrix initializer type │ │ - [ 714d] static MatExpr cv::Mat::ones(int, const int *, int) │ │ - [ 7181] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_iterator.cpp │ │ - [ 71fe] m.dims <= 2 && m.rows == m.cols │ │ - [ 721e] reduce │ │ - [ 7225] transposeND │ │ - [ 7231] New order should be a valid permutation of the old one │ │ - [ 7268] _axis │ │ - [ 726e] ndim │ │ - [ 7273] target shape must be equal to input shape or 1 │ │ - [ 72a2] m.type() │ │ - [ 72ab] SumSqrFunc cv::cpu_baseline::getSumSqrFunc(int) │ │ - [ 72db] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/mean.dispatch.cpp │ │ - [ 7356] int cv::cpu_baseline::sqsum32s(const int *, const uchar *, double *, double *, int, int) │ │ - [ 73af] reduceMinMax │ │ - [ 73bc] int cv::cpu_baseline::normInf_8s(const schar *, const uchar *, int *, int, int) │ │ - [ 740c] int cv::cpu_baseline::normL2_16u(const ushort *, const uchar *, double *, int, int) │ │ - [ 7460] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/parallel.cpp │ │ - [ 74d6] backendName_u == getParallelBackendName() │ │ - [ 7500] / │ │ - [ 7502] void cv::PCACompute(InputArray, InputOutputArray, OutputArray, OutputArray, double) │ │ - [ 7556] buf │ │ - [ 755a] function 'cvStartWriteStruct' calls cannot be nested if using Base64. │ │ - [ 75a0] Invalid input │ │ - [ 75ae] left-brace of top level is missing │ │ - [ 75d1] parseValue │ │ - [ 75dc] Invalid value input │ │ - [ 75f0] amp │ │ - [ 75f4] Closing " is expected │ │ - [ 760a] Unsupported YAML version (it must be 1.x) │ │ - [ 7634] randShuffle_ │ │ - [ 7641] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/split.simd.hpp │ │ - [ 76b9] int cv::cpu_baseline::sum32f(const float *, const uchar *, double *, int, int) │ │ - [ 7708] OPENCV_DUMP_ERRORS │ │ - [ 771b] initialize │ │ - [ 7726] SSE3 │ │ - [ 772b] MB │ │ - [ 772e] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/utils/datafile.cpp │ │ - [ 77aa] utils::findDataFile(): trying install path (from binary path): │ │ - [ 77ea] .\ │ │ - [ 77ed] scope != MatchingScope::Full │ │ - [ 780a] thread::join failed │ │ - [ 781e] %p │ │ - [ 7821] %s failed to acquire mutex │ │ - [ 783c] operator++ │ │ - [ 7847] static_cast │ │ - [ 7853] r11 │ │ - [ 7857] s12 │ │ - [ 785b] s21 │ │ - [ 785f] d7 │ │ - [ 7862] add │ │ - [ 7866] divide │ │ - [ 786d] void cv::hal::cpu_baseline::max64f(const double *, size_t, const double *, size_t, double *, size_t, int, int) │ │ - [ 78dc] void cv::hal::cpu_baseline::mul8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, const double *) │ │ - [ 7957] void cv::hal::max64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ - [ 79c1] Non-positive cols or rows │ │ - [ 79db] COI set is not allowed here │ │ - [ 79f7] ((CvSparseMat*)arr)->dims == 2 │ │ - [ 7a16] cvGetReal3D │ │ - [ 7a22] Simultaneous change of shape and number of channels is not supported. Do it by 2 separate calls │ │ - [ 7a82] cvGetMatND │ │ - [ 7a8d] timeoutNs < 0 │ │ - [ 7a9b] flags=0x%08llx │ │ - [ 7aab] size(-1)=[ │ │ - [ 7ab7] type(0)= │ │ - [ 7ac1] , h= │ │ - [ 7ac6] ' │ │ - [ 7ac8] > │ │ - [ 7aca] %s │ │ - [ 7ace] unknown │ │ - [ 7ad6] DataType<_Tp>::channels == m.channels() || m.empty() │ │ - [ 7b0b] void cv::cpu_baseline::cvt16s32s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 7b79] void cv::cpu_baseline::cvt8u16f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 7be6] BinaryFunc cv::getCvtScaleAbsFunc(int) │ │ - [ 7c0d] Effectively2D(*this) │ │ - [ 7c22] step.back() == elemSize() │ │ - [ 7c3c] seq->ptr == seq->block_max │ │ - [ 7c57] cvGraphRemoveVtxByPtr │ │ - [ 7c6d] ofs == 1 || start_vtx == edge->vtx[0] │ │ - [ 7c93] void cv::idct(InputArray, OutputArray, int) │ │ - [ 7cbf] RealDFT │ │ - [ 7cc7] . │ │ - [ 7cc9] void cv::EigenvalueDecomposition::compute(InputArray, bool) │ │ - [ 7d05] LUT │ │ - [ 7d09] void cv::magnitude(InputArray, InputArray, OutputArray) │ │ - [ 7d41] Mag.size() == Angle.size() && Mag.type() == Angle.type() │ │ - [ 7d7a] cvExp │ │ - [ 7d80] void cv::cpu_baseline::gemm64fc(const double *, size_t, const double *, size_t, double, const double *, size_t, double, double *, size_t, int, int, int, int) │ │ - [ 7e1e] void cv::hal::gemm64fc(const double *, size_t, const double *, size_t, double, const double *, size_t, double, double *, size_t, int, int, int, int) │ │ - [ 7eb3] gemm │ │ - [ 7eb8] double cv::dotProd_64f(const double *, const double *, int) │ │ - [ 7ef4] ranges │ │ - [ 7efb] locateROI │ │ - [ 7f05] The output array size is incorrect │ │ - [ 7f28] labels.isContinuous() && labels.type() == CV_32S && (labels.cols == 1 || labels.rows == 1) && labels.cols + labels.rows - 1 == data.rows │ │ - [ 7fb1] virtual void cv::MatOp::multiply(const MatExpr &, const MatExpr &, MatExpr &, double) const │ │ - [ 800d] virtual void cv::MatOp_AddEx::abs(const MatExpr &, MatExpr &) const │ │ - [ 8051] static MatExpr cv::Mat::ones(Size, int) │ │ - [ 8079] norm │ │ - [ 807e] Unknown/unsupported norm type │ │ - [ 809c] src.channels() │ │ - [ 80ab] broadcast: dimension of input array must be less than or equal to dimension of target shape │ │ - [ 8107] 0 <= i && i < (int)v.size() │ │ - [ 8123] mv[i].size == mv[0].size && mv[i].depth() == depth │ │ - [ 8156] setNormalArray │ │ - [ 8165] ): │ │ - [ 8169] checkCompatibility │ │ - [ 817c] PCA │ │ - [ 8180] readMore │ │ - [ 8189] writeScalar │ │ - [ 8195] The key is too long │ │ - [ 81a9] parseKey │ │ - [ 81b2] writeTag │ │ - [ 81bb] x%02x │ │ - [ 81c1] void cv::randn(InputOutputArray, InputArray, InputArray) │ │ - [ 81fa] void cv::split(const Mat &, Mat *) │ │ - [ 821d] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/sum.simd.hpp │ │ - [ 8293] Insufficient memory │ │ - [ 82a7] Memory block has been corrupted │ │ - [ 82c7] calling android_getCpuFeatures() ... Done (%llx) │ │ - [ 82f8] AVX512PF │ │ - [ 8301] NEON │ │ - [ 8306] findDataFile │ │ - [ 8313] ~DynamicLib │ │ - [ 831f] DISABLE │ │ - [ 8327] findFile │ │ - [ 8330] recursive_mutex lock failed │ │ - [ 834c] ios_base::clear │ │ - [ 835c] we │ │ - [ 835f] rbe │ │ - [ 8363] sP │ │ - [ 8366] long double │ │ - [ 8372] complex │ │ - [ 837b] r1 │ │ - [ 837e] r6 │ │ - [ 8381] r7 │ │ - [ 8384] OutOfMemoryError │ │ - [ 8395] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/alloc.cpp │ │ - [ 8408] cvAndS │ │ - [ 840f] void cv::hal::cpu_baseline::add32f(const float *, size_t, const float *, size_t, float *, size_t, int, int) │ │ - [ 847b] void cv::hal::cpu_baseline::min16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int) │ │ - [ 84ea] void cv::hal::sub8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ - [ 854f] void cv::hal::sub32s(const int *, size_t, const int *, size_t, int *, size_t, int, int, void *) │ │ - [ 85af] cvGetElemType │ │ - [ 85bd] NULL pointer to array or destination header │ │ - [ 85e9] The total matrix width is not divisible by the new number of columns │ │ - [ 862e] COI is not supported by this operation │ │ - [ 8655] Bad new number of rows │ │ - [ 866c] !result_is_fetched │ │ - [ 867f] ptr && *ptr │ │ - [ 868b] void cv::cpu_baseline::cvt32f8s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 86f8] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/datastructs.cpp │ │ - [ 8771] Invalid destination sequence header │ │ - [ 8795] cvCreateSet │ │ - [ 87a1] cvNextGraphItem │ │ - [ 87b1] ihi != inhi │ │ - [ 87bd] (n&1) == 0 │ │ - [ 87c8] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/kmeans.cpp │ │ - [ 883c] (size_t)eigenvectors64f.cols == n │ │ - [ 885e] InputArray Datatype %d is not supported. │ │ - [ 8887] [ERROR: │ │ - [ 888f] solveCubic │ │ - [ 889a] (coeffs.size() == Size(n0, 1) || coeffs.size() == Size(n0+1, 1) || coeffs.size() == Size(1, n0) || coeffs.size() == Size(1, n0+1)) │ │ - [ 891d] _r.data == _r0.data │ │ - [ 8931] void cv::hal::cpu_baseline::log32f(const float *, float *, int) │ │ - [ 8971] TransformFunc cv::getTransformFunc(int) │ │ - [ 8999] int cv::hal::LU64f(double *, size_t, int, double *, size_t, int) │ │ - [ 89da] _InputArray │ │ - [ 89e6] trace │ │ - [ 89ec] minMaxLoc │ │ - [ 89f6] void cv::broadcast(InputArray, InputArray, OutputArray) │ │ - [ 8a2e] len == len0 │ │ - [ 8a3a] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/include/opencv2/core/detail/dispatch_helper.impl.hpp │ │ - [ 8ad4] void cv::normalize(InputArray, InputOutputArray, double, double, int, int, InputArray) │ │ - [ 8b2b] opencv_core_parallel_ │ │ - [ 8b41] instancePtr │ │ - [ 8b4d] ' in │ │ - [ 8b53] UTF-16 │ │ - [ 8b5a] ofs <= sz │ │ - [ 8b64] readRaw │ │ - [ 8b6c] The key is an empty │ │ - [ 8b80] skipSpaces │ │ - [ 8b8b] Key should start with a letter or _ │ │ - [ 8baf] Mismatched closing tag │ │ - [ 8bc6] _arr.dims <= 2 │ │ - [ 8bd5] void cv::split(InputArray, OutputArrayOfArrays) │ │ - [ 8c05] Backtrace │ │ - [ 8c0f] The function/feature is not implemented │ │ - [ 8c37] reserveSlot │ │ - [ 8c43] keypointIndexes has element < 0. TODO: process this case │ │ - [ 8c7c] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/umatrix.cpp │ │ - [ 8cf1] unlock │ │ - [ 8cf8] recursive_mutex constructor failed │ │ - [ 8d1b] future │ │ - [ 8d22] wxe │ │ - [ 8d26] terminate_handler unexpectedly returned │ │ - [ 8d4e] catching a class without an object? │ │ - [ 8d72] non-virtual thunk to │ │ - [ 8d88] Invalid access! │ │ - [ 8d98] operator&& │ │ - [ 8da3] dynamic_cast │ │ - [ 8db0] Popping empty vector! │ │ - [ 8dc6] noexcept │ │ - [ 8dcf] s1 │ │ - [ 8dd2] d20 │ │ - [ 8dd6] d29 │ │ - [ 8dda] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/algorithm.cpp │ │ - [ 8e51] void cv::bitwise_not(InputArray, OutputArray, InputArray) │ │ - [ 8e8b] void cv::divide(InputArray, InputArray, OutputArray, double, int) │ │ - [ 8ecd] cvAbsDiffS │ │ - [ 8ed8] void cv::hal::cpu_baseline::absdiff16s(const short *, size_t, const short *, size_t, short *, size_t, int, int) │ │ - [ 8f48] void cv::hal::cpu_baseline::absdiff64f(const double *, size_t, const double *, size_t, double *, size_t, int, int) │ │ - [ 8fbb] void cv::hal::cpu_baseline::div32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, const double *) │ │ - [ 9037] void cv::hal::sub16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ - [ 90a0] void cv::hal::absdiff16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ - [ 910d] void cv::hal::recip8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ - [ 9174] cmpop == CMP_NE │ │ - [ 9184] Data type is not the same for all arrays │ │ - [ 91ad] Data is already allocated │ │ - [ 91c7] cvReleaseData │ │ - [ 91d5] cvGetSubRect │ │ - [ 91e2] cvGetReal1D │ │ - [ 91ee] cvSet1D │ │ - [ 91f6] Bad input align │ │ - [ 9206] getArrayResult │ │ - [ 9215] total(-1)=%lld │ │ - [ 9225] OPENCV_BUFFER_AREA_ALWAYS_SAFE │ │ - [ 9244] oneBuf == NULL │ │ - [ 9253] Block │ │ - [ 9259] real_allocate │ │ - [ 9267] reinterpret_cast(buf) % alignment == 0 │ │ - [ 9296] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/command_line_parser.cpp │ │ - [ 9317] string │ │ - [ 931e] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/conjugate_gradient.cpp │ │ - [ 939e] void cv::hal::cvt16f32f(const hfloat *, float *, int) │ │ - [ 93d4] void cv::hal::addRNGBias32f(float *, const float *, int) │ │ - [ 940d] void cv::cpu_baseline::cvt64f32s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 947b] dst.size() == src.size() && dst.type() == CV_MAKETYPE(lut.depth(), src.channels()) │ │ - [ 94ce] cvCreateSeqBlock │ │ - [ 94df] cvChangeSeqBlock │ │ - [ 94f0] number of removed elements is negative │ │ - [ 9517] seq->ptr == block->data │ │ - [ 952f] convertToDirect3DSurface9 │ │ - [ 9549] double cv::determinant(InputArray) │ │ - [ 956c] method == DECOMP_LU || method == DECOMP_CHOLESKY │ │ - [ 959d] method == DECOMP_LU || method == DECOMP_SVD || method == DECOMP_EIG || method == DECOMP_CHOLESKY || method == DECOMP_QR │ │ - [ 9615] static void cv::SVD::compute(InputArray, OutputArray, OutputArray, OutputArray, int) │ │ - [ 966a] File can't be opened for reading! │ │ - [ 968c] hqr2 │ │ - [ 9691] polarToCart │ │ - [ 969d] void cv::log(InputArray, OutputArray) │ │ - [ 96c3] void cv::hal::cpu_baseline::cartToPolar32f(const float *, const float *, float *, float *, int, bool) │ │ - [ 9729] void cv::hal::polarToCart64f(const double *, const double *, double *, double *, int, bool) │ │ - [ 9785] void cv::scaleAdd(InputArray, double, InputArray, OutputArray) │ │ - [ 97c4] void cv::calcCovarMatrix(InputArray, OutputArray, InputOutputArray, int, int) │ │ - [ 9812] (D.rows == ((flags & 1) == 0 ? A.rows : A.cols)) │ │ - [ 9843] cvTransform │ │ - [ 984f] setSize │ │ - [ 9857] minstep │ │ - [ 985f] getContinuousSize2D │ │ - [ 9873] Unknown array type │ │ - [ 9886] src.rows == dst.cols && src.cols == dst.rows && src.type() == dst.type() │ │ - [ 98cf] static MatExpr cv::Mat::eye(int, int, int) │ │ - [ 98fa] normalize │ │ - [ 9904] broadcast: target shape must be of type int32 │ │ - [ 9932] !fixedSize() || ((ogl::Buffer*)obj)->size() == _sz │ │ - [ 9965] sizes[j] │ │ - [ 996e] mtype == type0 || (CV_MAT_CN(mtype) == 1 && ((1 << type0) & fixedDepthMask) != 0) │ │ - [ 99c0] mean_mat.type() == CV_64F && mean_mat.isContinuous() && (mean_mat.cols == 1 || mean_mat.rows == 1) && dcn >= cn │ │ - [ 9a30] void cv::hal::cpu_baseline::merge32s(const int **, int *, int, int) │ │ - [ 9a74] void reduceMinMax(cv::InputArray, cv::OutputArray, ReduceMode, int) │ │ - [ 9ab8] NormFunc cv::cpu_baseline::getNormFunc(int, int) │ │ - [ 9ae9] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/norm.simd.hpp │ │ - [ 9b60] int cv::cpu_baseline::normL2_32s(const int *, const uchar *, double *, int, int) │ │ - [ 9bb1] int32 │ │ - [ 9bb7] readPrioritySettings │ │ - [ 9bcc] Found entry: ' │ │ - [ 9bdb] core(parallel): NOTE: some functionality may be unavailable due to lack of support by plugin implementation │ │ - [ 9c47] resizeWriteBuffer │ │ - [ 9c59] Some collection type: FileNode::SEQ or FileNode::MAP must be specified │ │ - [ 9ca0] The node of type %d cannot be converted to collection │ │ - [ 9cd6] Missing ':' between key and value │ │ - [ 9cf8] rows │ │ - [ 9cfd] sizes │ │ - [ 9d03] tag is missing │ │ - [ 9d24] Unknown tag type │ │ - [ 9d35] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/stat.dispatch.cpp │ │ - [ 9db0] cvSum │ │ - [ 9db6] cv::sum does not support more than 4 channels │ │ - [ 9de4] Unspecified error │ │ - [ 9df6] calling android_getCpuFeatures() ... │ │ - [ 9e1b] AVX512DQ │ │ - [ 9e24] OPENCV_TRACE_MAX_CHILDREN │ │ - [ 9e3e] OpenCV parent region exceeds children count. Bailout │ │ - [ 9e73] Region location is disabled. Bailout │ │ - [ 9e98] cleanupMode == false │ │ - [ 9ead] static void cv::KeyPoint::convert(const std::vector &, std::vector &, float, float, int, int) │ │ - [ 9f1e] handle │ │ - [ 9f25] bool cv::utils::fs::createDirectory(const cv::String &) │ │ - [ 9f5d] OK │ │ - [ 9f60] SILENT │ │ - [ 9f67] condition_variable wait failed │ │ - [ 9f86] a+be │ │ - [ 9f8b] numpunct_byname::numpunct_byname failed to construct for │ │ - [ 9fcb] __cxa_guard_release │ │ - [ 9fdf] uncaught │ │ - [ 9fe8] typeinfo name for │ │ - [ 9ffb] operator co_await │ │ - [ a00d] reinterpret_cast │ │ - [ a01e] & │ │ - [ a020] && │ │ - [ a023] s10 │ │ - [ a027] s16 │ │ - [ a02b] s25 │ │ - [ a02f] void cv::hal::cpu_baseline::addWeighted16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, const double *) │ │ - [ a0b3] void cv::hal::cpu_baseline::recip64f(const double *, size_t, double *, size_t, int, int, const double *) │ │ - [ a11c] void cv::hal::add32s(const int *, size_t, const int *, size_t, int *, size_t, int, int, void *) │ │ - [ a17c] void cv::hal::cmp8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ - [ a1e1] cvCreateMatHeader │ │ - [ a1f3] iterator != 0 │ │ - [ a201] cvCloneSparseMat │ │ - [ a212] NULL iterator pointer │ │ - [ a228] cvGetSize │ │ - [ a232] cvSet2D │ │ - [ a23a] cvSetReal2D │ │ - [ a246] The image is interleaved and has over CV_CN_MAX channels │ │ - [ a27f] The output header should be CvMatND │ │ - [ a2a3] Bad input roi │ │ - [ a2b1] get │ │ - [ a2b5] [x= │ │ - [ a2b9] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/buffer_area.cpp │ │ - [ a332] ' must be 'false' │ │ - [ a344] greater than or equal to │ │ - [ a35d] [ │ │ - [ a35f] void cv::cpu_baseline::cvt16f32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ a3cd] void cv::Mat::copyTo(OutputArray, InputArray) const │ │ - [ a401] value[0] == value[1] && value[0] == value[2] && value[0] == value[3] │ │ - [ a446] writer->block->count > 0 │ │ - [ a45f] cvSeqInsertSlice │ │ - [ a470] Null graph scanner │ │ - [ a483] frame node could not be deleted │ │ - [ a4a3] getTypeFromDXGI_FORMAT │ │ - [ a4ba] (x.cols == 1 && x.rows == ndim) || (x.cols == ndim && x.rows == 1) │ │ - [ a4fd] updateCoordSum │ │ - [ a50c] dst.data == dst0.data │ │ - [ a522] bool cv::Cholesky(double *, size_t, int, double *, size_t, int) │ │ - [ a562] A.type() == x.type() && A.cols == x.rows && x.cols == b.cols │ │ - [ a59f] Wrong mean shape for the given eigenvector matrix. Expected %d, but was %zu. │ │ - [ a5ec] Computation will probably fail. │ │ - [ a60c] sortMatrixColumnsByIndices │ │ - [ a627] Func_.type()==CV_64FC1 || Func_.type()==CV_32FC1 │ │ - [ a658] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/lut.cpp │ │ - [ a6c9] magnitude │ │ - [ a6d3] dst1.getObj() != dst2.getObj() │ │ - [ a6f2] void cv::hal::cpu_baseline::exp32f(const float *, float *, int) │ │ - [ a732] (delta.rows == src.rows || delta.rows == 1) │ │ - [ a75e] TransformFunc cv::getPerspectiveTransform(int) │ │ - [ a78d] sz[i] <= (size_t)INT_MAX │ │ - [ a7a6] m.step.p != m.step.buf │ │ - [ a7bd] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_expressions.cpp │ │ - [ a83d] broadcast: input array must be contiguous │ │ - [ a867] sizend │ │ - [ a86e] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/norm.dispatch.cpp │ │ - [ a8e9] Input type mismatch │ │ - [ a8fd] _src1.type() │ │ - [ a90a] int cv::cpu_baseline::normL1_8u(const uchar *, const uchar *, int *, int, int) │ │ - [ a959] setUseOpenVX │ │ - [ a966] core(parallel): exception during plugin initialization: │ │ - [ a99f] core(parallel): replacing parallel backend... │ │ - [ a9cd] core(parallel): plugin is ready to use ' │ │ - [ a9f6] read │ │ - [ a9fb] startNextStream │ │ - [ aa0b] operator[] │ │ - [ aa16] symbolToType │ │ - [ aa23] Emitter is not available │ │ - [ aa3c] !sizes_node.empty() │ │ - [ aa50] nelems == m.total()*m.channels() │ │ - [ aa71] The YAML streams must start with '---', except the first one │ │ - [ aaae] ... │ │ - [ aab2] void cv::hal::split8u(const uchar *, uchar **, int, int) │ │ - [ aaeb] int cv::hal::normHamming(const uchar *, int) │ │ - [ ab18] int cv::cpu_baseline::sum32s(const int *, const uchar *, double *, int, int) │ │ - [ ab65] > │ │ - [ ab68] key_ == -1 │ │ - [ ab73] OPENCV_SKIP_CPU_BASELINE_CHECK │ │ - [ ab92] VSX3 │ │ - [ ab97] KB │ │ - [ ab9a] kb │ │ - [ ab9d] OPENCV_TRACE_MAX_CHILDREN_OPENCV │ │ - [ abbe] utils::findDataFile(): ... skip, not a valid directory: │ │ - [ abf7] pImpl->lock_shared() │ │ - [ ac0c] internal_applyNamePartConfigToMatchingTags │ │ - [ ac37] w+xe │ │ - [ ac3c] collate_byname::collate_byname failed to construct for │ │ - [ ac7a] std::bad_alloc │ │ - [ ac89] operator&= │ │ - [ ac94] operator< │ │ - [ ac9e] operator new[] │ │ - [ acad] operator|= │ │ - [ acb8] decimal128 │ │ - [ acc3] union │ │ - [ acc9] getInfoFromEHABISection │ │ - [ ace1] r0 │ │ - [ ace4] s27 │ │ - [ ace8] d3 │ │ - [ aceb] d27 │ │ - [ acef] void cv::inRange(InputArray, InputArray, InputArray, OutputArray) │ │ - [ ad31] The upper boundary is neither an array of the same size and same type as src, nor a scalar │ │ - [ ad8c] The operation is neither 'array op array' (where arrays have the same size and type), nor 'array op scalar', nor 'scalar op array' │ │ - [ ae0f] void cv::hal::cpu_baseline::sub32s(const int *, size_t, const int *, size_t, int *, size_t, int, int) │ │ - [ ae75] void cv::hal::cpu_baseline::or8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int) │ │ - [ aedf] void cv::hal::cpu_baseline::cmp32s(const int *, size_t, const int *, size_t, uchar *, size_t, int, int, int) │ │ - [ af4c] void cv::hal::cpu_baseline::div64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, const double *) │ │ - [ afcb] void cv::hal::add64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ - [ b034] void cv::hal::min16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, void *) │ │ - [ b09a] cvInitNArrayIterator │ │ - [ b0af] Iterator pointer is NULL │ │ - [ b0c8] The image has NULL data pointer │ │ - [ b0e8] New dimension sizes are not specified │ │ - [ b10e] (newsize & (newsize - 1)) == 0 │ │ - [ b12d] Waiting for async result ... │ │ - [ b14a] CV_64F │ │ - [ b151] '), where │ │ - [ b15b] ) │ │ - [ b15d] '\n │ │ - [ b160] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/convert.dispatch.cpp │ │ - [ b1de] void cv::cpu_baseline::cvt8u16s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ b24b] void cv::cpu_baseline::cvt8s32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ b2b8] i < src.channels() │ │ - [ b2cb] setTo │ │ - [ b2d1] reshape │ │ - [ b2d9] (int)idx.size() == dims - 2 │ │ - [ b2f5] block->start_index > 0 │ │ - [ b30c] cvSeqPopFront │ │ - [ b31a] ptr <= seq->block_max │ │ - [ b330] Bad sequence slice │ │ - [ b343] Source and destination sequence element sizes are different. │ │ - [ b380] Bad input sequence │ │ - [ b393] cvTreeToNodeSeq │ │ - [ b3a3] parent->v_next != node │ │ - [ b3ba] icvInitMemStorage │ │ - [ b3cc] !_Function.empty() │ │ - [ b3df] (unsigned)j < (unsigned)n2 │ │ - [ b3fa] (unsigned)_labels.at(i) < (unsigned)K │ │ - [ b425] global │ │ - [ b42c] bool cv::checkRange(InputArray, bool, Point *, double, double) │ │ - [ b46b] CV_MAT_DEPTH(ctype) >= CV_32F && CV_MAT_CN(ctype) <= 2 │ │ - [ b4a2] void cv::hal::cpu_baseline::log64f(const double *, double *, int) │ │ - [ b4e4] void cv::cpu_baseline::gemm32fc(const float *, size_t, const float *, size_t, float, const float *, size_t, float, float *, size_t, int, int, int, int) │ │ - [ b57c] dst.rows == data.rows │ │ - [ b592] step[dims-1] == (size_t)CV_ELEM_SIZE(flags) │ │ - [ b5be] diag │ │ - [ b5c3] pop_back │ │ - [ b5cc] Input and output arrays must have the same number of channels │ │ - [ b60a] virtual void cv::MatOp::abs(const MatExpr &, MatExpr &) const │ │ - [ b648] assign │ │ - [ b64f] virtual void cv::MatOp_T::transpose(const MatExpr &, MatExpr &) const │ │ - [ b695] virtual void cv::MatOp_GEMM::add(const MatExpr &, const MatExpr &, MatExpr &) const │ │ - [ b6e9] static MatExpr cv::Mat::zeros(int, const int *, int) │ │ - [ b71e] isIdentity(expr) │ │ - [ b72f] src[i].dims <= 2 && src[i].cols == src[0].cols && src[i].type() == src[0].type() │ │ - [ b780] void cv::vconcat(InputArray, InputArray, OutputArray) │ │ - [ b7b6] src.data != dst.data │ │ - [ b7cb] inp.isContinuous() │ │ - [ b7de] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/opengl.cpp │ │ - [ b852] ' => │ │ - [ b858] │ │ - [ b86a] ...\n │ │ - ---\n │ │ - [ b873] puts │ │ - [ b878] !write_stack.empty() │ │ - [ b88d] Invalid fs.state │ │ - [ b89e] 'dt' does not match. │ │ - [ b8b4] \n │ │ - [ b8ca] fs != 0 │ │ - [ b8d2] Invalid attribute value │ │ - [ b8ea] %YAML:1. │ │ - [ b8f3] data != 0 && "Error mapping of UMat to host memory." │ │ - [ bac9] isSubDirectory(): base: │ │ - [ bae2] skip auto unloading (disabled): │ │ - [ bb03] wbxe │ │ - [ bb08] l │ │ - [ bb0a] ll │ │ - [ bb0d] codecvt_byname::codecvt_byname failed to construct for │ │ - [ bb5f] %a │ │ - [ bb62] terminating due to %s exception of type %s │ │ - [ bb8d] operator delete[] │ │ - [ bb9f] out/llvm-project/libcxxabi/src/demangle/Utility.h │ │ - [ bbd1] r3 │ │ - [ bbd4] void cv::max(InputArray, InputArray, OutputArray) │ │ - [ bc06] addWeighted │ │ - [ bc12] cvMul │ │ - [ bc18] void cv::hal::cpu_baseline::min32s(const int *, size_t, const int *, size_t, int *, size_t, int, int) │ │ - [ bc7e] void cv::hal::cpu_baseline::recip32s(const int *, size_t, int *, size_t, int, int, const double *) │ │ - [ bce1] void cv::hal::add8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ - [ bd46] void cv::hal::min8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ - [ bdab] void cv::hal::cmp16u(const ushort *, size_t, const ushort *, size_t, uchar *, size_t, int, int, void *) │ │ - [ be13] Images with planar data layout should be used with COI selected │ │ - [ be53] cvResetImageROI │ │ - [ be63] cvGetImageCOI │ │ - [ be71] setException │ │ - [ be7e] Asynchronous result producer has been destroyed │ │ - [ beae] commit │ │ - [ beb5] < │ │ - [ beb7] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/include/opencv2/core/mat.inl.hpp │ │ - [ bf3d] void cv::cpu_baseline::cvt8s64f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ bfaa] cvCreateSeq │ │ - [ bfb6] delta > 0 │ │ - [ bfc0] cvFindGraphEdgeByPtr │ │ - [ bfd5] convertFromD3D10Texture2D │ │ - [ bfef] int cv::LU(float *, size_t, int, float *, size_t, int) │ │ - [ c026] cvInvert │ │ - [ c02f] asRowMatrix │ │ - [ c03b] void cv::hal::sqrt32f(const float *, float *, int) │ │ - [ c06e] ecount0 <= ecount │ │ - [ c080] dst.cols <= evects.rows │ │ - [ c098] dst.rows <= evects.rows │ │ - [ c0b0] TransformFunc cv::getDiagTransformFunc(int) │ │ - [ c0dc] double cv::dotProd_16s(const short *, const short *, int) │ │ - [ c116] _step >= minstep │ │ - [ c127] nelems <= (size_t)size.p[0] │ │ - [ c143] Size cv::getContinuousSize2D(Mat &, int) │ │ - [ c16c] m2.dims │ │ - [ c174] deallocate │ │ - [ c17f] img->dataOrder == IPL_DATA_ORDER_PIXEL │ │ - [ c1a6] virtual void cv::MatOp_AddEx::divide(double, const MatExpr &, MatExpr &) const │ │ - [ c1f5] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_operations.cpp │ │ - [ c274] void cv::transposeND(InputArray, const std::vector &, OutputArray) │ │ - [ c2bc] esz │ │ - [ c2c0] !fixedSize() || ((Mat*)obj)->size.operator()() == Size(_cols, _rows) │ │ - [ c305] !fixedSize() || ((ogl::Buffer*)obj)->size() == Size(_cols, _rows) │ │ - [ c347] CV_MAT_TYPE(mtype) == m.type() │ │ - [ c366] int cv::cpu_baseline::sqsum8u(const uchar *, const uchar *, int *, int *, int, int) │ │ - [ c3ba] void cv::hal::cpu_baseline::merge16u(const ushort **, ushort *, int, int) │ │ - [ c404] _src2.type() │ │ - [ c411] int cv::cpu_baseline::normInf_32s(const int *, const uchar *, int *, int, int) │ │ - [ c460] cn == 2 || cn == 3 || cn == 4 │ │ - [ c47e] data.channels() == 1 │ │ - [ c493] .json │ │ - [ c499] elemSize │ │ - [ c4a2] Null data pointer │ │ - [ c4b4] "$base64$ │ │ - [ c4be] Bad format of floating-point constant │ │ - [ c4e4] $base64$ │ │ - [ c4ed] Closing tag should not contain any attributes │ │ - [ c51b] type_name.empty() │ │ - [ c52d] Too long string or a last string w/o newline │ │ - [ c55a] OpenCV(%s) %s:%d: error: (%d:%s) %s%s │ │ - [ c580] Inplace operation is not supported │ │ - [ c5a3] Formats of input arguments do not match │ │ - [ c5cb] Bad number of channels │ │ - [ c5e2] AVX512-SKX │ │ - [ c5ed] unknown function │ │ - [ c5fe] Invalid value for parameter │ │ - [ c61b] getCacheDirectory │ │ - [ c62d] idiva │ │ - [ c633] idivt │ │ - [ c639] sizeof... │ │ - [ c644] const_cast │ │ - [ c64f] operator~ │ │ - [ c659] operator>>= │ │ - [ c665] short │ │ - [ c66b] unsigned __int128 │ │ - [ c67d] unwind_phase2 │ │ - [ c68b] d5 │ │ - [ c68e] OPENCV_ENABLE_MEMALIGN │ │ - [ c6a5] void cv::divide(double, InputArray, OutputArray, int) │ │ - [ c6db] cvAddS │ │ - [ c6e2] cvMin │ │ - [ c6e8] cvMax │ │ - [ c6ee] void cv::hal::max32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, void *) │ │ - [ c754] cvCreateData │ │ - [ c761] cvRawDataToScalar │ │ - [ c773] The matrix has NULL data pointer │ │ - [ c794] null pointer to header │ │ - [ c7ab] Unknown object type │ │ - [ c7bf] icvDeleteNode │ │ - [ c7cd] fast_allocate │ │ - [ c7db] insertChannel │ │ - [ c7e9] ( │ │ - [ c7ec] != │ │ - [ c7ef] %s │ │ - [ c7f2] (value:%s) │ │ - [ c7fe] │ │ - [ c805] double │ │ - [ c80c] x_mat.type()==CV_64FC1 │ │ - [ c823] void cv::cpu_baseline::cvt8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ c88d] void cv::cpu_baseline::cvt8u16u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ c8fa] convertAndUnrollScalar │ │ - [ c911] sz.width │ │ - [ c91a] checkScalar(value, type(), _value.kind(), _InputArray::MAT ) │ │ - [ c957] cvSeqSearch │ │ - [ c963] Invalid graph pointer │ │ - [ c979] Odd-size DCT's are not implemented │ │ - [ c99c] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/glob.cpp │ │ - [ ca0e] kmeans │ │ - [ ca15] counters[k] != 0 │ │ - [ ca26] u.size() == svd.u.size() │ │ - [ ca3f] Wrong number of elements in matrix #%d! Expected %d was %d. │ │ - [ ca7b] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/lpsolver.cpp │ │ - [ caf1] _roots.data == _roots0.data │ │ - [ cb0d] getScaleAddFunc │ │ - [ cb1d] _mean.size() == size │ │ - [ cb32] type == icovar.type() │ │ - [ cb48] count >= 1 │ │ - [ cb53] evects0.cols == evects.cols │ │ - [ cb6f] void cv::cpu_baseline::gemmImpl(Mat, Mat, double, Mat, double, Mat, int) │ │ - [ cbb8] 0 <= startDim && startDim <= endDim │ │ - [ cbdc] (int)nelems >= 0 │ │ - [ cbed] is_m3_vector │ │ - [ cbfa] bool cv::hal::Cholesky64f(double *, size_t, int, double *, size_t, int) │ │ - [ cc42] MatExpr cv::max(const Mat &, double) │ │ - [ cc67] virtual void cv::MatOp_GEMM::transpose(const MatExpr &, MatExpr &) const │ │ - [ ccb0] void cv::sortIdx(InputArray, OutputArray, int) │ │ - [ ccdf] Unknown/unsupported array type │ │ - [ ccfe] getGpuMat │ │ - [ cd08] !fixedType() || ((UMat*)obj)->type() == mtype │ │ - [ cd36] i < (int)v.size() │ │ - [ cd48] !fixedSize() │ │ - [ cd55] int8 │ │ - [ cd5a] .gz │ │ - [ cd5e] Map element should have a name │ │ - [ cd7d] RawDataToBinaryConvertor │ │ - [ cd96] Directive tags are not allowed here │ │ - [ cdba] Tabs are prohibited in YAML! │ │ - [ cdd7] Key may not start with '-' │ │ - [ cdf2] int cv::hal::normHamming(const uchar *, const uchar *, int) │ │ - [ ce2e] len >= 0 && "Check format string for errors" │ │ - [ ce5b] AVX512VNNI │ │ - [ ce66] Trace: Total events: │ │ - [ ce7c] RotatedRect │ │ - [ ce88] Can't remove file: │ │ - [ ce9c] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/utils/plugin_loader.impl.hpp │ │ - [ cf22] thread::detach failed │ │ - [ cf38] a+e │ │ - [ cf3c] L │ │ - [ cf3e] std::bad_exception │ │ - [ cf51] decltype │ │ - [ cf5a] operator. │ │ - [ cf64] operator- │ │ - [ cf6e] operator name does not start with 'operator' │ │ - [ cf9b] basic_ │ │ - [ cfa2] unknown personality routine │ │ - [ cfbe] s0 │ │ - [ cfc1] s31 │ │ - [ cfc5] d23 │ │ - [ cfc9] void cv::bitwise_and(InputArray, InputArray, OutputArray, InputArray) │ │ - [ d00f] void cv::compare(InputArray, InputArray, OutputArray, int) │ │ - [ d04a] src1.size == dst.size && src1.type() == dst.type() │ │ - [ d07d] cvCmpS │ │ - [ d084] void cv::hal::cpu_baseline::addWeighted8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, const double *) │ │ - [ d107] void cv::hal::max8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ - [ d16c] void cv::hal::max16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ - [ d1d5] void cv::hal::max16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, void *) │ │ - [ d23b] void cv::hal::cmp32f(const float *, size_t, const float *, size_t, uchar *, size_t, int, int, void *) │ │ - [ d2a1] NULL matrix header pointer │ │ - [ d2bc] cvGetDiag │ │ - [ d2c6] cvGet2D │ │ - [ d2ce] None of array parameters is changed: dummy call? │ │ - [ d2ff] Non-continuous nD arrays are not supported │ │ - [ d32a] Iterations flag is set and maximum number of iterations is <= 0 │ │ - [ d36a] NULL double pointer │ │ - [ d37e] void cv::batchDistance(InputArray, InputArray, OutputArray, int, OutputArray, int, int, InputArray, int, bool) │ │ - [ d3ed] , w= │ │ - [ d3f2] extractChannel │ │ - [ d401] not equal to │ │ - [ d40e] Parameter #%d: │ │ - [ d41e] void cv::hal::cvt32f16f(const float *, hfloat *, int) │ │ - [ d454] void cv::cpu_baseline::cvt32s16s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ d4c2] void cv::cpu_baseline::cvt32f16s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ d530] void cv::cpu_baseline::cvt8u32s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ d59d] void cv::convertScaleAbs(InputArray, OutputArray, double, double) │ │ - [ d5df] scalarToRawData │ │ - [ d5ef] scn == 1 │ │ - [ d5f8] src.type() == dst.type() && dst.rows % src.rows == 0 && dst.cols % src.cols == 0 │ │ - [ d649] cvRemoveNodeFromTree │ │ - [ d65e] icvGrowSeq │ │ - [ d669] (in_front_of ? block : block->prev)->count == 0 │ │ - [ d699] !c.noPermute │ │ - [ d6a6] kmeans: can't update cluster center (check input for huge or NaN values) │ │ - [ d6ef] virtual void cv::KMeansDistanceComputer::operator()(const Range &) const [onlyDistance = true] │ │ - [ d754] cvEigenVV │ │ - [ d75e] cartToPolar │ │ - [ d76a] solvePoly │ │ - [ d774] void cv::hal::invSqrt64f(const double *, double *, int) │ │ - [ d7ac] scn == dcn │ │ - [ d7b7] scn + 1 == m.cols │ │ - [ d7c9] delta.channels() == 1 │ │ - [ d7df] dst.type() == src.type() │ │ - [ d7f8] 0 <= coi && coi < mat.channels() │ │ - [ d819] cvRange │ │ - [ d821] src.size() == idx.size() && idx.type() == CV_32S && src.data != idx.data │ │ - [ d86a] virtual void cv::MatOp::transpose(const MatExpr &, MatExpr &) const │ │ - [ d8ae] MatExpr cv::abs(const MatExpr &) │ │ - [ d8cf] hdr != 0 │ │ - [ d8d8] void cv::transpose(InputArray, OutputArray) │ │ - [ d904] getUMat │ │ - [ d90c] !fixedType() || ((cuda::GpuMat*)obj)->type() == mtype │ │ - [ d942] v[j].empty() │ │ - [ d94f] k == CUDA_HOST_MEM │ │ - [ d962] this_v.size() == v.size() │ │ - [ d97c] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/mean.simd.hpp │ │ - [ d9f3] meanStdDev │ │ - [ d9fe] (size_t)it.size │ │ - [ da0e] double cv::PSNR(InputArray, InputArray, double) │ │ - [ da3e] int cv::cpu_baseline::normL1_32s(const int *, const uchar *, double *, int, int) │ │ - [ da8f] !flag && "OpenVX support isn't enabled at compile time" │ │ - [ dac7] /sys/fs/cgroup/cpu/cpu.cfs_quota_us │ │ - [ daeb] core(parallel): Disable backend: │ │ - [ db0d] Found │ │ - [ db14] void cv::PCABackProject(InputArray, InputArray, InputArray, OutputArray) │ │ - [ db5d] Too complex format for the matrix │ │ - [ db7f] Could not find '}' in the end of file.\n │ │ - [ dba7] addNode │ │ - [ dbaf] src │ │ - [ dbb3] Invalid numeric value (inconsistent explicit type specification?) │ │ - [ dbf5] Double hyphen '--' is not allowed in the comments │ │ - [ dc27] seq │ │ - [ dc2b] _param2.channels() == 1 && (((_param2.rows == 1 || _param2.cols == 1) && (_param2.rows + _param2.cols - 1 == cn || _param2.rows + _param2.cols - 1 == 1 || (_param1.size() == Size(1, 4) && _param1.type() == CV_64F && cn <= 4))) || (_param2.rows == cn && _param2.cols == cn && disttype == RNG::NORMAL)) │ │ - [ dd58] void cv::hal::split16u(const ushort *, ushort **, int, int) │ │ - [ dd94] split │ │ - [ dd9a] !_mv.fixedType() || _mv.empty() || _mv.type() == m.depth() │ │ - [ ddd5] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/stat_c.cpp │ │ - [ de49] int cv::cpu_baseline::sum8s(const schar *, const uchar *, int *, int, int) │ │ - [ de94] AVX512CD │ │ - [ de9d] AVX512IFMA │ │ - [ dea8] AVX5124VNNIW │ │ - [ deb5] AVX512-KNL │ │ - [ dec0] True │ │ - [ dec5] true │ │ - [ deca] Trace: Total skipped events: │ │ - [ dee8] data == datastart │ │ - [ defa] lock │ │ - [ deff] ... Line %d: trying open '%s' │ │ - [ df1d] utils::findDataFile(): can't find data file via │ │ - [ df4e] cv::utils::findDataFile('%s', %s, %s) │ │ - [ df74] OpenCV: Can't find required data file: %s │ │ - [ df9e] path: │ │ - [ dfa7] remove_all │ │ - [ dfb2] cv::String cv::utils::fs::getcwd() │ │ - [ dfd5] => │ │ - [ dfda] ERROR │ │ - [ dfe0] vfpv3 │ │ - [ dfe6] %Lf │ │ - [ dfea] string_view::substr │ │ - [ dffe] %B │ │ - [ e001] initializer for module │ │ - [ e019] (anonymous namespace) │ │ - [ e02f] operator<=> │ │ - [ e03b] b1E │ │ - [ e03f] getRegister │ │ - [ e04b] r4 │ │ - [ e04e] d19 │ │ - [ e052] void cv::bitwise_or(InputArray, InputArray, OutputArray, InputArray) │ │ - [ e097] subtract │ │ - [ e0a0] void cv::hal::cpu_baseline::min16s(const short *, size_t, const short *, size_t, short *, size_t, int, int) │ │ - [ e10c] void cv::hal::cpu_baseline::absdiff16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int) │ │ - [ e17f] void cv::hal::add16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, void *) │ │ - [ e1e5] void cv::hal::sub32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, void *) │ │ - [ e24b] void cv::hal::cmp32s(const int *, size_t, const int *, size_t, uchar *, size_t, int, int, void *) │ │ - [ e2ad] cvCreateImage │ │ - [ e2bb] refcount_future == 0 │ │ - [ e2d0] type == src2.type() && src1.cols == src2.cols && (type == CV_32F || type == CV_8U) │ │ - [ e323] OPENCV_DOWNLOADS_CACHE_DIR │ │ - [ e33e] CV_16U │ │ - [ e345] ' is │ │ - [ e34b] greater than │ │ - [ e358] void cv::cpu_baseline::cvt16s32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ e3c6] mask.depth() == CV_8U && (mcn == 1 || mcn == cn) │ │ - [ e3f7] cn == 1 │ │ - [ e3ff] cvInsertNodeIntoTree │ │ - [ e414] cvDCT │ │ - [ e41a] apply │ │ - [ e420] type == CV_32F || type == CV_64F │ │ - [ e441] rhs.data == 0 || (rhs.type() == type && rhs.rows == m) │ │ - [ e478] cvDet │ │ - [ e47e] Warning: Less observations than feature dimension given! │ │ - [ e4b7] [ WARN: │ │ - [ e4bf] void cv::LUT(InputArray, InputArray, OutputArray) │ │ - [ e4f1] Mag.size() == X.size() && Mag.type() == X.type() │ │ - [ e522] cvCartToPolar │ │ - [ e530] void cv::hal::cpu_baseline::cartToPolar64f(const double *, const double *, double *, double *, int, bool) │ │ - [ e59a] void cv::hal::cartToPolar64f(const double *, const double *, double *, double *, int, bool) │ │ - [ e5f6] scaleAdd │ │ - [ e5ff] void cv::calcCovarMatrix(const Mat *, int, Mat &, Mat &, int, int) │ │ - [ e642] dst.channels() == m.rows │ │ - [ e65b] dst.channels() == m.rows-1 │ │ - [ e676] u != 0 │ │ - [ e67d] is_m2_vector │ │ - [ e68a] total > 0 && CV_ELEM_SIZE(seq->flags) == esz │ │ - [ e6b7] bool cv::hal::Cholesky32f(float *, size_t, int, float *, size_t, int) │ │ - [ e6fd] virtual int cv::MatOp::type(const MatExpr &) const │ │ - [ e730] A.size == arrays[i0]->size │ │ - [ e74b] completeSymm │ │ - [ e758] static_cast(inp.dims) │ │ - [ e776] getMatVector │ │ - [ e783] k == CUDA_GPU_MAT │ │ - [ e795] void cv::meanStdDev(InputArray, OutputArray, OutputArray, InputArray) │ │ - [ e7db] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/merge.dispatch.cpp │ │ - [ e857] mv && n > 0 │ │ - [ e863] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/out.cpp │ │ - [ e8d4] OPENCV_FOR_THREADS_NUM │ │ - [ e8eb] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/parallel/plugin_parallel_wrapper.impl.hpp │ │ - [ e97e] ; │ │ - [ e981] core(parallel): wrong OpenCV major version used by plugin ' │ │ - [ e9bd] rt │ │ - [ e9c0] r+t │ │ - [ e9c4] eof() │ │ - [ e9e8] Invalid closing tag for │ │ [ eb5f] Detected module path: ' │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ @@ -274,17 +274,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ adds r4, r1, r0 │ │ movs r6, r2 │ │ ldrh r2, [r5, #62] @ 0x3e │ │ - vshr.u32 d30, d9, #3 │ │ - vsri.32 q8, q0, #3 │ │ - vqshl.u64 , q14, #62 @ 0x3e │ │ + vsli.32 d28, d3, #29 │ │ + vtbx.8 d30, {d13-d14}, d10 │ │ + vqshl.u64 , q14, #61 @ 0x3d │ │ movs r6, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ mov r6, r0 │ │ mov r0, r1 │ │ mov r8, r1 │ │ @@ -580,15 +580,15 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ strh r4, [r1, #50] @ 0x32 │ │ movs r5, r2 │ │ asrs r6, r0, #22 │ │ movs r6, r2 │ │ ldr r5, [r6, #76] @ 0x4c │ │ - vqrdmulh.s q14, q15, d22[0] │ │ + vqmovn.u d27, q8 │ │ vdup.8 q8, d25[6] │ │ vabal.u , d15, d12 │ │ movs r6, r2 │ │ bx lr │ │ bx lr │ │ bx lr │ │ movs r0, #0 │ │ @@ -734,18 +734,18 @@ │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ subs r2, #200 @ 0xc8 │ │ movs r6, r2 │ │ asrs r2, r1, #16 │ │ movs r6, r2 │ │ - subs r0, #210 @ 0xd2 │ │ - vmull.u q14, d30, d9 │ │ - vcle.f d31, d16, #0 │ │ - vcle.f d31, d31, #0 │ │ + adds r4, r1, #7 │ │ + vzip. d27, d3 │ │ + @ instruction: 0xfffdda9a │ │ + vtbl.8 d29, {d29-d31}, d25 │ │ vneg.s , q2 │ │ movs r6, r2 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ ldr r1, [pc, #64] @ (aadbc ) │ │ mov r2, r0 │ │ @@ -770,19 +770,21 @@ │ │ blx 1fe140 │ │ ldrb.w r0, [sp, #8] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ - ldmia r4, {r0, r1, r3, r4} │ │ + cbz r5, aadc4 │ │ vrsra.u32 d17, d2, #3 │ │ movs r6, r2 │ │ - bl ffdd3dc2 <__cxa_new_handler@@Base+0xffbc215e> │ │ - bl ffde2dc6 <__cxa_new_handler@@Base+0xffbd1162> │ │ + bge.n aae0c │ │ + vshll.u32 , d17, #29 │ │ + Address 0xaadca is out of bounds. │ │ + │ │ │ │ 000aadcc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ ldr r5, [pc, #100] @ (aae3c ) │ │ add r5, pc │ │ @@ -820,15 +822,15 @@ │ │ mov r0, r6 │ │ b.n aade2 │ │ mov r0, r4 │ │ blx 1fe260 │ │ blx 1fe130 │ │ subs r1, #126 @ 0x7e │ │ movs r6, r2 │ │ - adds r7, #172 @ 0xac │ │ + adds r6, r4, #2 │ │ Address 0xaae42 is out of bounds. │ │ │ │ │ │ 000aae44 : │ │ b.w 1fd908 <__emutls_get_address@@Base+0x32c0> │ │ │ │ 000aae48 : │ │ @@ -871,15 +873,15 @@ │ │ mov r0, r6 │ │ b.n aae5e │ │ mov r0, r4 │ │ blx 1fe260 │ │ blx 1fe130 │ │ subs r1, #2 │ │ movs r6, r2 │ │ - adds r7, #48 @ 0x30 │ │ + adds r2, r5, #0 │ │ vsra.u32 , q1, #2 │ │ pop {r4, pc} │ │ ldr r0, [r0, #4] │ │ dmb ish │ │ asrs r1, r0, #31 │ │ bx lr │ │ ldr r0, [r0, #8] │ │ @@ -935,15 +937,15 @@ │ │ blx 1fe260 │ │ blx 1fe130 │ │ nop │ │ subs r0, #76 @ 0x4c │ │ movs r6, r2 │ │ strh r6, [r5, #18] │ │ movs r5, r2 │ │ - adds r6, #156 @ 0x9c │ │ + subs r6, r2, r6 │ │ Address 0xaaf5a is out of bounds. │ │ │ │ │ │ 000aaf5c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -1557,17 +1559,17 @@ │ │ bcc.n ab5b0 │ │ ldr r4, [sp, #36] @ 0x24 │ │ adds r4, #1 │ │ add r0, sp, #52 @ 0x34 │ │ blx 1fe3b0 │ │ b.n ab5a0 │ │ nop │ │ - subs r4, r7, r0 │ │ - @ instruction: 0xfffeef24 │ │ - vmull.u q11, d30, d18 │ │ + vminnm.f16 , q11, │ │ + vrsqrts.f32 , q10, q15 │ │ + ldr r2, [r4, #72] @ 0x48 │ │ vcgt.s , , #0 │ │ ands r0, r0 │ │ mov r1, r4 │ │ blx 1fa0a0 <__cxa_call_unexpected@@Base+0x2d8> │ │ mov r8, r0 │ │ ldr r0, [sp, #32] │ │ cmp r0, #0 │ │ @@ -2825,15 +2827,15 @@ │ │ blx 1fe130 │ │ nop │ │ strb r6, [r5, #9] │ │ movs r5, r2 │ │ lsls r2, r1, #2 │ │ movs r6, r2 │ │ ldrb r4, [r7, #9] │ │ - vsli.32 , q2, #30 │ │ + vtbx.8 d27, {d14-d16}, d14 │ │ @ instruction: 0xfffd5cf0 │ │ vsubl.u , d29, d15 │ │ movs r0, r0 │ │ strh r1, [r1, r2] │ │ movs r0, r0 │ │ movs r3, #94 @ 0x5e │ │ movs r6, r2 │ │ @@ -4549,15 +4551,15 @@ │ │ add r0, sp, #40 @ 0x28 │ │ bl aa700 │ │ blx 1fe130 │ │ ldrsh r6, [r5, r4] │ │ movs r5, r2 │ │ ldc 0, cr0, [r6, #-84]! @ 0xffffffac │ │ b.n acd72 │ │ - @ instruction: 0xfffe2b91 │ │ + vtrn. d17, d11 │ │ @ instruction: 0xfffe4af8 │ │ @ instruction: 0xfffd3fa9 │ │ movs r0, r0 │ │ subs r7, #185 @ 0xb9 │ │ movs r0, r0 │ │ asrs r4, r2, #2 │ │ movs r6, r2 │ │ @@ -4809,15 +4811,15 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ ldrb r2, [r3, r7] │ │ movs r5, r2 │ │ rsb r0, lr, r5, lsr #32 │ │ str r4, [r0, #92] @ 0x5c │ │ - vqmovn.u d26, q13 │ │ + @ instruction: 0xfffe87e4 │ │ vqshrun.s64 d20, q12, #3 │ │ vqrdmulh.s , , d15[0] │ │ movs r0, r0 │ │ subs r5, #205 @ 0xcd │ │ movs r0, r0 │ │ subs r5, #225 @ 0xe1 │ │ movs r0, r0 │ │ @@ -5055,15 +5057,15 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ ldr r6, [r5, r7] │ │ movs r5, r2 │ │ b.n ad920 │ │ movs r5, r2 │ │ str r6, [r7, #48] @ 0x30 │ │ - vcvt.f32.u32 d27, d10, #2 │ │ + vrsra.u32 d26, d4, #2 │ │ vsli.64 d20, d18, #61 @ 0x3d │ │ @ instruction: 0xfffd0bb2 │ │ movs r6, r2 │ │ b.n ad850 │ │ movs r5, r2 │ │ │ │ 000ad9e8 : │ │ @@ -5288,15 +5290,15 @@ │ │ blx 1fe130 │ │ nop │ │ ldrsb r6, [r4, r7] │ │ movs r5, r2 │ │ b.n ad714 │ │ movs r5, r2 │ │ str r6, [r6, #12] │ │ - vcvt.u32.f32 , q9, #2 │ │ + vmls.i q15, q7, d28[0] │ │ vabs.s q10, q13 │ │ vtbl.8 d16, {d29-d30}, d20 │ │ movs r6, r2 │ │ b.n ad614 │ │ movs r5, r2 │ │ bmi.n adbe8 │ │ bmi.n adbea │ │ @@ -6442,15 +6444,15 @@ │ │ add.w r0, sp, #1280 @ 0x500 │ │ blx 1fe320 │ │ b.n ae92e │ │ nop │ │ ldr r4, [pc, #760] @ (aec0c ) │ │ movs r5, r2 │ │ bics r1, r6 │ │ - vsra.u32 q13, , #2 │ │ + vmlsl.u q12, d14, d13[0] │ │ vabs.f , q11 │ │ vceq.f d31, d13, #0 │ │ str r0, [r4, #8] │ │ mov r1, r9 │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ blx 1fe330 │ │ ldr r0, [pc, #936] @ (aecd8 ) │ │ @@ -6783,16 +6785,16 @@ │ │ subs r1, #1 │ │ bne.n aecca │ │ b.n aed1e │ │ ldr r2, [pc, #152] @ (aed74 ) │ │ movs r5, r2 │ │ lsrs r4, r0, #23 │ │ vcvt.u16.f16 q8, q14, #1 │ │ - vaddw.u q15, , d9 │ │ - vcvt.f32.u32 d25, d23, #3 │ │ + vrsubhn.i d28, , │ │ + vrsra.u32 d24, d17, #3 │ │ vcgt.f , q5, #0 │ │ vsra.u64 d31, d25, #3 │ │ lsrs r0, r0, #28 │ │ beq.w aebd6 │ │ ldr r2, [sp, #36] @ 0x24 │ │ mov r1, ip │ │ mov r0, r9 │ │ @@ -7161,21 +7163,21 @@ │ │ blx 1fe340 │ │ add r0, sp, #128 @ 0x80 │ │ bl aa700 │ │ blx 1fe130 │ │ bge.n af14c │ │ movs r5, r2 │ │ ldr r5, [pc, #244] @ (af1f8 ) │ │ - vtbl.8 d25, {d30-d31}, d1 │ │ + vcvt.f32.u32 , , #2 │ │ @ instruction: 0xfffd2f94 │ │ @ instruction: 0xfffd28f8 │ │ - vqrshrn.u64 d25, , #2 │ │ + vcvt.f32.u32 , , #2 │ │ vcvt.u32.f32 q9, q9, #3 │ │ vtbx.8 d22, {d29-, #2 │ │ + vcvt.f32.u32 d23, d23, #2 │ │ vcvt.u32.f32 q9, q0, #3 │ │ vsra.u32 d29, d8, #3 │ │ movs r5, r2 │ │ │ │ 000af128 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -7460,16 +7462,16 @@ │ │ blx 1fe130 │ │ b.n af3f8 │ │ add r0, sp, #296 @ 0x128 │ │ blx 1fe340 │ │ blx 1fe130 │ │ ldmia r6!, {r4} │ │ movs r5, r2 │ │ - @ instruction: 0xfbe2fffd │ │ - b.n af44a │ │ + b.n af5d4 │ │ + vshr.u32 d30, d5, #3 │ │ vtbl.8 d18, {d30- instruction: 0xfffd3e96 │ │ movs r5, r2 │ │ ldmia r5, {r2, r5, r6} │ │ movs r5, r2 │ │ ldmia r5!, {r2, r3} │ │ movs r5, r2 │ │ @@ -7630,16 +7632,16 @@ │ │ blx 1fe130 │ │ b.n af5b8 │ │ add r0, sp, #296 @ 0x128 │ │ blx 1fe340 │ │ blx 1fe130 │ │ ldmia r4, {r4, r6} │ │ movs r5, r2 │ │ - @ instruction: 0xfa22fffd │ │ - stmia r3!, {r0, r1, r2, r3, r5, r7} │ │ + svc 28 │ │ + vneg.s d28, d31 │ │ vtbx.8 d18, {d30-d31}, d10 │ │ vqdmulh.s , , d26[0] │ │ movs r5, r2 │ │ ldmia r3, {r3, r5, r7} │ │ movs r5, r2 │ │ ldmia r3, {r2, r3, r6} │ │ movs r5, r2 │ │ @@ -7800,16 +7802,16 @@ │ │ blx 1fe130 │ │ b.n af778 │ │ add r0, sp, #296 @ 0x128 │ │ blx 1fe340 │ │ blx 1fe130 │ │ ldmia r2!, {r4, r7} │ │ movs r5, r2 │ │ - str??.w pc, [r2, #253]! │ │ - movs r1, #153 @ 0x99 │ │ + ble.n af854 │ │ + vsra.u64 d18, d9, #3 │ │ vtbl.8 d18, {d14}, d10 │ │ @ instruction: 0xfffd3b3e │ │ movs r5, r2 │ │ ldmia r1!, {r2, r3, r5, r6, r7} │ │ movs r5, r2 │ │ ldmia r1!, {r2, r3, r7} │ │ movs r5, r2 │ │ @@ -7974,15 +7976,15 @@ │ │ blx 1fe130 │ │ add r0, sp, #256 @ 0x100 │ │ blx 1fe340 │ │ blx 1fe130 │ │ ldmia r0!, {r2, r4, r6, r7} │ │ movs r5, r2 │ │ adds r2, #220 @ 0xdc │ │ - vtbx.8 d26, {d14-d16}, d0 │ │ + vcvt.u32.f32 d24, d26, #2 │ │ vqshlu.s32 d18, d22, #29 │ │ vtbx.8 d19, {d13-d14}, d16 │ │ movs r5, r2 │ │ ldmia r0!, {r3} │ │ movs r5, r2 │ │ stmia r7!, {r3, r4, r5, r7} │ │ movs r5, r2 │ │ @@ -8320,15 +8322,15 @@ │ │ blx 1fe130 │ │ add r0, sp, #256 @ 0x100 │ │ blx 1fe340 │ │ blx 1fe130 │ │ stmia r5!, {r2, r3, r4, r5} │ │ movs r5, r2 │ │ cmp r7, #68 @ 0x44 │ │ - @ instruction: 0xfffe8c93 │ │ + vzip. d23, d13 │ │ vrshr.u64 d18, d14, #3 │ │ vsli.64 , q8, #61 @ 0x3d │ │ movs r5, r2 │ │ stmia r4!, {r3, r4, r5, r6} │ │ movs r5, r2 │ │ stmia r4!, {r5} │ │ movs r5, r2 │ │ @@ -8773,15 +8775,15 @@ │ │ blx 1fe130 │ │ add r0, sp, #240 @ 0xf0 │ │ blx 1fe340 │ │ blx 1fe130 │ │ stmia r0!, {r4, r6} │ │ movs r5, r2 │ │ add r3, sp, #652 @ 0x28c │ │ - vsri.64 d30, d23, #2 │ │ + @ instruction: 0xfffec9b1 │ │ @ instruction: 0xfffd1dda │ │ vcvt.u32.f32 , q6, #3 │ │ movs r5, r2 │ │ │ │ 000b01c4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -9042,15 +9044,15 @@ │ │ add r0, sp, #172 @ 0xac │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ pop {r2, r3, r5, pc} │ │ movs r5, r2 │ │ add r0, sp, #804 @ 0x324 │ │ - vqshl.u32 d29, d4, #30 │ │ + vdup.16 d27, d14[3] │ │ vtbl.8 d17, {d13-d16}, d0 │ │ vmull.u , d29, d2 │ │ movs r5, r2 │ │ │ │ 000b0498 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -9187,16 +9189,16 @@ │ │ blx 1fe340 │ │ blx 1fe130 │ │ add r0, sp, #228 @ 0xe4 │ │ blx 1fe340 │ │ blx 1fe130 │ │ cbnz r0, b0692 │ │ movs r5, r2 │ │ - strh r6, [r7, #26] │ │ - vsri.32 d23, d16, #3 │ │ + ldr r0, [r7, #4] │ │ + vtbl.8 d21, {d13-d14}, d26 │ │ vqrshrn.u64 d17, q11, #3 │ │ @ instruction: 0xfffdbafc │ │ movs r5, r2 │ │ │ │ 000b0628 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -9429,16 +9431,16 @@ │ │ blx 1fe340 │ │ blx 1fe130 │ │ add r0, sp, #172 @ 0xac │ │ blx 1fe340 │ │ blx 1fe130 │ │ cbnz r2, b0896 │ │ movs r5, r2 │ │ - b.n b072c │ │ - vceq.i d24, d25, #0 │ │ + ldmia r4!, {r2, r6} │ │ + vclt.f d22, d19, #0 │ │ vqshlu.s64 , q9, #61 @ 0x3d │ │ vqrshrun.s64 d27, q10, #3 │ │ movs r5, r2 │ │ │ │ 000b08a4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -9549,16 +9551,16 @@ │ │ blx 1fe340 │ │ blx 1fe130 │ │ add r0, sp, #148 @ 0x94 │ │ blx 1fe340 │ │ blx 1fe130 │ │ @ instruction: 0xb7de │ │ movs r5, r2 │ │ - b.n b05e0 │ │ - vsri.32 q13, , #3 │ │ + ldmia r3!, {} │ │ + vqrshrn.u64 d24, , #3 │ │ vcle.f d17, d30, #0 │ │ vqshl.u32 d27, d16, #29 │ │ movs r5, r2 │ │ │ │ 000b09e0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -9820,15 +9822,15 @@ │ │ blx 1fe130 │ │ add r0, sp, #192 @ 0xc0 │ │ blx 1fe340 │ │ blx 1fe130 │ │ push {r3, r6, lr} │ │ movs r5, r2 │ │ subs r3, #106 @ 0x6a │ │ - @ instruction: 0xfffd7d23 │ │ + vrshr.u32 d22, d13, #3 │ │ vmlal.u , d29, d18[0] │ │ vcgt.f , q10, #0 │ │ movs r5, r2 │ │ │ │ 000b0cac : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -10039,15 +10041,15 @@ │ │ add r0, sp, #124 @ 0x7c │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ uxth r6, r5 │ │ movs r5, r2 │ │ subs r1, #44 @ 0x2c │ │ - vceq.i d30, d19, #0 │ │ + vqshlu.s32 d28, d13, #29 │ │ vcge.s d17, d20, #0 │ │ vclt.s d27, d18, #0 │ │ movs r5, r2 │ │ │ │ 000b0eec : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -10141,16 +10143,16 @@ │ │ blx 1fe340 │ │ blx 1fe130 │ │ add r0, sp, #124 @ 0x7c │ │ blx 1fe340 │ │ blx 1fe130 │ │ cbz r6, b1008 │ │ movs r5, r2 │ │ - svc 250 @ 0xfa │ │ - vrsubhn.i d29, , q3 │ │ + stmia r4!, {r2, r4, r5, r6, r7} │ │ + vtbl.8 d27, {d29- instruction: 0xfffd0fa2 │ │ vceq.i d27, d20, #0 │ │ movs r5, r2 │ │ │ │ 000b0ff4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -10244,16 +10246,16 @@ │ │ blx 1fe340 │ │ blx 1fe130 │ │ add r0, sp, #124 @ 0x7c │ │ blx 1fe340 │ │ blx 1fe130 │ │ sub sp, #56 @ 0x38 │ │ movs r5, r2 │ │ - udf #242 @ 0xf2 │ │ - vcle.f d29, d4, #0 │ │ + stmia r3!, {r2, r3, r5, r6, r7} │ │ + @ instruction: 0xfffdba7e │ │ @ instruction: 0xfffd0e9a │ │ vshr.u32 d27, d12, #3 │ │ movs r5, r2 │ │ │ │ 000b10fc : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -10369,15 +10371,15 @@ │ │ add r0, sp, #84 @ 0x54 │ │ blx 1fe340 │ │ add r0, sp, #140 @ 0x8c │ │ blx 1fe340 │ │ blx 1fe130 │ │ add r7, sp, #568 @ 0x238 │ │ movs r5, r2 │ │ - ble.n b1198 │ │ + stmia r2!, {r2, r3, r5, r7} │ │ vtbl.8 d18, {d13-d16}, d6 │ │ vcvt.u16.f16 q8, q5, #2 │ │ vcge.s d18, d26, #0 │ │ movs r5, r2 │ │ bcs.n b11b4 │ │ movs r5, r2 │ │ add r6, sp, #864 @ 0x360 │ │ @@ -10498,15 +10500,15 @@ │ │ add r0, sp, #84 @ 0x54 │ │ blx 1fe340 │ │ add r0, sp, #140 @ 0x8c │ │ blx 1fe340 │ │ blx 1fe130 │ │ add r6, sp, #264 @ 0x108 │ │ movs r5, r2 │ │ - bgt.n b144c │ │ + stmia r1!, {r5, r6} │ │ vshll.u32 , d12, #29 │ │ vdup.16 d16, d14[3] │ │ vqrdmlsh.s , , d10[0] │ │ movs r5, r2 │ │ bne.n b1428 │ │ movs r5, r2 │ │ add r5, sp, #560 @ 0x230 │ │ @@ -12427,15 +12429,15 @@ │ │ add r0, sp, #12 │ │ bl aa700 │ │ blx 1fe130 │ │ bl aa778 │ │ nop │ │ ldr r6, [sp, #64] @ 0x40 │ │ movs r5, r2 │ │ - ldrh r0, [r6, #4] │ │ + ldr r2, [r5, #88] @ 0x58 │ │ vceq.i , , #0 │ │ @ instruction: 0xfffe79b8 │ │ @ instruction: 0xfffe98b0 │ │ movs r5, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -12989,15 +12991,15 @@ │ │ add r0, sp, #12 │ │ bl aa700 │ │ blx 1fe130 │ │ bl aa778 │ │ nop │ │ ldr r0, [sp, #144] @ 0x90 │ │ movs r5, r2 │ │ - strh r4, [r0, #22] │ │ + str r6, [r7, #120] @ 0x78 │ │ vtbx.8 d20, {d13-d16}, d19 │ │ @ instruction: 0xfffe73cc │ │ vqmovn.u d25, q2 │ │ movs r5, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -13618,15 +13620,15 @@ │ │ add r0, sp, #20 │ │ bl aa700 │ │ blx 1fe130 │ │ bl aa778 │ │ nop │ │ str r2, [sp, #224] @ 0xe0 │ │ movs r5, r2 │ │ - ldrb r0, [r3, #15] │ │ + str r2, [r2, #12] │ │ vsri.32 q10, , #3 │ │ vqdmulh.s q11, q15, d16[0] │ │ @ instruction: 0xfffe8bd8 │ │ movs r5, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -14247,15 +14249,15 @@ │ │ add r0, sp, #20 │ │ bl aa700 │ │ blx 1fe130 │ │ bl aa778 │ │ nop │ │ ldrh r4, [r1, #26] │ │ movs r5, r2 │ │ - strb r4, [r5, #19] │ │ + ldr r6, [r4, r7] │ │ @ instruction: 0xfffd3d8b │ │ vsli.64 q11, q10, #62 @ 0x3e │ │ vmls.i q12, q15, d28[0] │ │ movs r5, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -14881,15 +14883,15 @@ │ │ blx 1fe130 │ │ add r0, sp, #20 │ │ bl aa700 │ │ blx 1fe130 │ │ bl aa778 │ │ strh r0, [r4, #34] @ 0x22 │ │ movs r5, r2 │ │ - ldr r2, [r3, #92] @ 0x5c │ │ + strh r4, [r2, r3] │ │ vqshlu.s32 , , #29 │ │ vqrdmlah.s , q15, d18[0] │ │ @ instruction: 0xfffe7dda │ │ movs r5, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -15548,15 +15550,15 @@ │ │ blx 1fe130 │ │ add r0, sp, #20 │ │ bl aa700 │ │ blx 1fe130 │ │ bl aa778 │ │ ldrb r0, [r2, #21] │ │ movs r5, r2 │ │ - str r2, [r0, #104] @ 0x68 │ │ + ldr r3, [pc, #496] @ (b4c6c ) │ │ @ instruction: 0xfffd2f21 │ │ vabdl.u , d30, d10 │ │ vrsubhn.i d23, q15, q1 │ │ movs r5, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -15948,16 +15950,16 @@ │ │ add r0, sp, #52 @ 0x34 │ │ bl aa700 │ │ blx 1fe130 │ │ bl aa778 │ │ nop │ │ strb r0, [r7, #23] │ │ movs r5, r2 │ │ - str r0, [r1, #32] │ │ - @ instruction: 0xfffd2e99 │ │ + bx r0 │ │ + vrsra.u64 d17, d3, #3 │ │ vrsra.u32 d21, d0, #3 │ │ vmovn.i d23, q4 │ │ movs r5, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #12 │ │ @@ -27374,15 +27376,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ vld4.8 {d0-d3}, [r2 :64], r4 │ │ ldrh r5, [r3, r0] │ │ - vpaddl.s d28, d19 │ │ + vqshl.u32 d26, d13, #28 │ │ vpadal.u q11, q8 │ │ vclt.s q9, q12, #0 │ │ movs r5, r2 │ │ str??.w r0, [r6, #20] │ │ │ │ 000bc810 : │ │ push {r4, r6, r7, lr} │ │ @@ -27483,18 +27485,18 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ str??.w r0, [r6, r4, lsl #1] │ │ lsrs r4, r1, #18 │ │ - vtbx.8 d31, {d14}, d7 │ │ + vqrdmulh.s , q7, d1[0] │ │ vsli.64 q11, q7, #60 @ 0x3c │ │ @ instruction: 0xfffdcbf2 │ │ - vtbl.8 d31, {d13}, d21 │ │ + vcvt.u16.f16 d29, d15, #3 │ │ vsli.64 d22, d28, #60 @ 0x3c │ │ vneg.f , q12 │ │ movs r4, r2 │ │ │ │ 000bc940 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -27783,33 +27785,33 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ @ instruction: 0xf74a0014 │ │ - b.n bc66a │ │ - @ instruction: 0xfffc1ab2 │ │ - vrshr.u64 q11, q3, #3 │ │ + ldmia r2!, {r0, r4} │ │ + @ instruction: 0xfffcffac │ │ + vrshr.u64 q11, q3, #4 │ │ vsubl.u q11, d29, d11 │ │ - vtbl.8 d17, {d28-d30}, d14 │ │ - vrshr.u64 d22, d18, #3 │ │ - vcle.f d30, d3, #0 │ │ - @ instruction: 0xfffc1b1e │ │ + @ instruction: 0xfffcff88 │ │ + vrshr.u64 d22, d18, #4 │ │ + @ instruction: 0xfffdca7d │ │ + vshr.u32 d16, d8, #4 │ │ vabs.s q11, q1 │ │ vcgt.s q9, q11, #0 │ │ movs r5, r2 │ │ bvc.n bcd56 │ │ - @ instruction: 0xfffd1ad6 │ │ - vrshr.u64 q11, q13, #3 │ │ - vsli.32 q15, , #29 │ │ - @ instruction: 0xfffc1afa │ │ - vrsra.u32 d22, d14, #3 │ │ + @ instruction: 0xfffdffd0 │ │ + vrshr.u64 q11, q13, #4 │ │ + @ instruction: 0xfffdca59 │ │ + @ instruction: 0xfffcfff4 │ │ + vrsra.u32 d22, d14, #4 │ │ @ instruction: 0xfffd28b8 │ │ - @ instruction: 0xfffe1d08 │ │ + vmovn.i d16, q1 │ │ vceq.f d22, d28, #0 │ │ vsli.64 , q5, #61 @ 0x3d │ │ movs r4, r2 │ │ │ │ 000bcc88 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -27929,23 +27931,23 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ and.w r0, r2, #9699328 @ 0x940000 │ │ - ldmia r3!, {r4, r7} │ │ + sub sp, #40 @ 0x28 │ │ @ instruction: 0xfffc7c91 │ │ vsra.u32 d22, d28, #4 │ │ - vtbx.8 d28, {d13-d16}, d31 │ │ + vcgt.s , , #0 │ │ vdup.32 , d31[1] │ │ vsra.u32 d22, d10, #4 │ │ vabs.s , q3 │ │ movs r4, r2 │ │ - ldmia r3!, {r1, r2, r4, r5, r6, r7} │ │ + sub sp, #448 @ 0x1c0 │ │ @ instruction: 0xfffc7cf7 │ │ vaddw.u q11, q14, d18 │ │ Address 0xbcdee is out of bounds. │ │ │ │ │ │ 000bcdf0 : │ │ push {r4, r5, r7, lr} │ │ @@ -28060,18 +28062,18 @@ │ │ ldrb.w r0, [sp, #8] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ @ instruction: 0xf29c0014 │ │ - ldmia r2!, {r3, r4, r6} │ │ + add r7, sp, #328 @ 0x148 │ │ @ instruction: 0xfffceb5b │ │ vcgt.s d22, d4, #0 │ │ - vshll.u32 q14, d22, #29 │ │ + vcvt.u32.f32 d26, d16, #3 │ │ @ instruction: 0xfffceb39 │ │ vqrdmlsh.s , , d18[0] │ │ vclt.s d31, d20, #0 │ │ movs r4, r2 │ │ addw r0, sl, #20 │ │ │ │ 000bcf1c : │ │ @@ -28134,15 +28136,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ sbcs.w r0, r2, #20 │ │ - add r5, sp, #892 @ 0x37c │ │ + str r2, [sp, #868] @ 0x364 │ │ @ instruction: 0xfffc5f9f │ │ @ instruction: 0xfffd5f2a │ │ vsra.u32 d31, d18, #3 │ │ movs r4, r2 │ │ │ │ 000bcfc4 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -28311,15 +28313,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ @ instruction: 0xf0c60014 │ │ - movs r0, #239 @ 0xef │ │ + lsls r1, r5, #23 │ │ vtbl.8 d22, {d13-d16}, d7 │ │ @ instruction: 0xfffc5dba │ │ vtbl.8 d30, {d13-d14}, d8 │ │ vtbx.8 d22, {d29-d31}, d21 │ │ @ instruction: 0xfffc5d98 │ │ vqshl.u64 , q4, #61 @ 0x3d │ │ vtbx.8 d22, {d29-d31}, d3 │ │ @@ -28658,24 +28660,24 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #148] @ 0x94 │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldcl 0, cr0, [r4, #-80] @ 0xffffffb0 │ │ bl ffd9b51e <__cxa_new_handler@@Base+0xffb898ba> │ │ - ldr r4, [sp, #168] @ 0xa8 │ │ + strh r4, [r4, #8] │ │ vtbx.8 d21, {d12-d14}, d22 │ │ vqrdmlah.s q8, , d20[0] │ │ - vtbx.8 d25, {d30-, d14, #28 │ │ vcvt.f32.u32 q8, , #3 │ │ vabdl.u q10, d14, d26 │ │ vtbx.8 d21, {d13-d15}, d2 │ │ vceq.f , , #0 │ │ - vtbx.8 d25, {d28-d31}, d0 │ │ + vshr.u64 d24, d26, #4 │ │ @ instruction: 0xfffc59fc │ │ vcvt.f16.u16 q15, q9, #3 │ │ movs r4, r2 │ │ │ │ 000bd554 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -29066,45 +29068,45 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #52] @ 0x34 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ @ instruction: 0xeb320014 │ │ adds r5, #68 @ 0x44 │ │ - vabs.f d31, d20 │ │ + vcvt.f16.u16 d29, d14, #3 │ │ vpadal.s d21, d2 │ │ vcle.f d21, d15, #0 │ │ - vqabs.s d31, d0 │ │ + @ instruction: 0xfffcdbfa │ │ vsli.64 , q7, #60 @ 0x3c │ │ - vqshlu.s64 , , #61 @ 0x3d │ │ - vqshlu.s64 , q6, #60 @ 0x3c │ │ + @ instruction: 0xfffddbf7 │ │ + @ instruction: 0xfffcdbd6 │ │ vsli.64 d21, d26, #60 @ 0x3c │ │ vrsubhn.i d21, , │ │ - vqshl.u64 , q14, #60 @ 0x3c │ │ + @ instruction: 0xfffcdcf6 │ │ vqshlu.s64 , q5, #60 @ 0x3c │ │ @ instruction: 0xfffdad25 │ │ - vqshlu.s64 d31, d24, #61 @ 0x3d │ │ + @ instruction: 0xfffddbb2 │ │ vsli.64 d21, d6, #60 @ 0x3c │ │ - vceq.i d28, d21, #0 │ │ - vqshl.u64 , q4, #60 @ 0x3c │ │ + vqshlu.s32 d26, d15, #29 │ │ + @ instruction: 0xfffcdcd2 │ │ vqshlu.s64 d21, d22, #60 @ 0x3c │ │ - vtbx.8 d25, {d13}, d31 │ │ - vqshl.u64 d31, d20, #60 @ 0x3c │ │ + vqrdmulh.s , , d25[0] │ │ + vmull.u , d28, d30 │ │ vqshlu.s64 d21, d2, #60 @ 0x3c │ │ - vtbl.8 d29, {d29}, d6 │ │ - vqshl.u64 d31, d0, #60 @ 0x3c │ │ + @ instruction: 0xfffdbd80 │ │ + vmull.u , d28, d10 │ │ vpadal.s , q15 │ │ @ instruction: 0xfffdbc94 │ │ - vabs.f , q14 │ │ + vdup.8 , d22[6] │ │ vpadal.s , q5 │ │ vcge.s q13, q9, #0 │ │ - vabs.f , q4 │ │ + vdup.8 , d2[6] │ │ vpadal.s d21, d22 │ │ - vclt.s , q8, #0 │ │ - vtbl.8 d31, {d12}, d16 │ │ + vqshl.u32 , q5, #29 │ │ + vcvt.u16.f16 d29, d10, #4 │ │ vqshlu.s64 , q15, #60 @ 0x3c │ │ vtbl.8 d30, {d13-d14}, d8 │ │ movs r4, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #48 @ 0x30 │ │ @@ -29254,24 +29256,24 @@ │ │ beq.n bdb5c │ │ ldr r0, [sp, #12] │ │ blx 1fe100 │ │ blx 1fe130 │ │ b.n bd8b0 │ │ movs r4, r2 │ │ ldmia r0!, {r1, r2, r3, r6} │ │ - @ instruction: 0xfffdbeb8 │ │ + vrsra.u64 d26, d18, #3 │ │ vsubw.u , q14, d30 │ │ - vmull.u q8, d29, d5 │ │ - @ instruction: 0xfffdbf88 │ │ + vsra.u32 , , #3 │ │ + vclz.i d26, d2 │ │ vsri.32 , q15, #4 │ │ vcvt.f32.u32 q15, q8, #3 │ │ - @ instruction: 0xfffdbedc │ │ + vrsra.u64 q13, q3, #3 │ │ vrsra.u64 , q1, #4 │ │ vcge.f , q3, #0 │ │ - @ instruction: 0xfffdbe94 │ │ + vneg.s d26, d14 │ │ vsubw.u , q14, d10 │ │ vsli.64 q15, q6, #61 @ 0x3d │ │ movs r4, r2 │ │ │ │ 000bdb98 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -29365,15 +29367,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ b.n bd67c │ │ movs r4, r2 │ │ - b.n bd63a │ │ + ldmia r1!, {r0, r3, r6, r7} │ │ vcvt.u16.f16 d25, d13, #4 │ │ vclt.s , q4, #0 │ │ vsri.32 q15, q1, #3 │ │ movs r4, r2 │ │ │ │ 000bdca8 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -29616,18 +29618,18 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ b.n be350 │ │ movs r4, r2 │ │ - rev r0, r4 │ │ + ldr r7, [sp, #104] @ 0x68 │ │ vtbx.8 d29, {d12-d15}, d8 │ │ vqrdmlsh.s q10, , d12[0] │ │ - @ instruction: 0xfffdb9fc │ │ + @ instruction: 0xfffd9ef6 │ │ vtbl.8 d29, {d12-d15}, d20 │ │ @ instruction: 0xfffd4fa8 │ │ vsra.u64 q15, q1, #3 │ │ movs r4, r2 │ │ │ │ 000bdf54 : │ │ push {r4, r5, r7, lr} │ │ @@ -29684,15 +29686,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ b.n be258 │ │ movs r4, r2 │ │ bl ffe89fde <__cxa_new_handler@@Base+0xffc7837a> │ │ - b.n be2fa │ │ + stmia r6!, {r0, r1, r7} │ │ @ instruction: 0xfffc4f00 │ │ vceq.i d30, d8, #0 │ │ movs r4, r2 │ │ │ │ 000bdff0 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -29772,15 +29774,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ b.n be1ec │ │ movs r4, r2 │ │ subs r3, #114 @ 0x72 │ │ @ instruction: 0xfffd4ed8 │ │ vcvt.f32.u32 q10, q4, #3 │ │ - vshr.u64 q15, q5, #3 │ │ + vsli.64 q14, q2, #61 @ 0x3d │ │ @ instruction: 0xfffc4eb4 │ │ vcvt.f32.u32 d20, d20, #3 │ │ vshr.u32 q15, q7, #3 │ │ movs r4, r2 │ │ │ │ 000be0c8 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -30050,21 +30052,21 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ svc 190 @ 0xbe │ │ movs r4, r2 │ │ - @ instruction: 0xb690 │ │ + ldr r3, [sp, #552] @ 0x228 │ │ vrev32. q14, q3 │ │ vcvt.f16.u16 d20, d28, #3 │ │ @ instruction: 0xfffdbfd7 │ │ vqrdmlsh.s , , d18[0] │ │ @ instruction: 0xfffd4b58 │ │ - vqshl.u32 , q5, #29 │ │ + vcvt.f16.u16 , q2, #3 │ │ vsra.u64 d28, d0, #4 │ │ @ instruction: 0xfffd4d06 │ │ @ instruction: 0xfffd4bd8 │ │ @ instruction: 0xfffdbfbe │ │ @ instruction: 0xfffd4b34 │ │ vqrdmlsh.s , , d22[0] │ │ vcgt.s d28, d6, #0 │ │ @@ -30187,15 +30189,15 @@ │ │ lsls r4, r6, #21 │ │ movs r5, r2 │ │ blt.n be4a4 │ │ movs r4, r2 │ │ blt.n be4e8 │ │ movs r4, r2 │ │ lsrs r4, r6, #23 │ │ - @ instruction: 0xfffeccb7 │ │ + vsra.u64 d27, d17, #2 │ │ vtbx.8 d20, {d12-d14}, d24 │ │ Address 0xbe50e is out of bounds. │ │ │ │ │ │ 000be510 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -30657,21 +30659,21 @@ │ │ vabal.u q10, d28, d28 │ │ vclt.f d21, d16, #0 │ │ vsubl.u , d29, d28 │ │ @ instruction: 0xfffc4540 │ │ vsli.32 q9, , #29 │ │ vabs.s , q8 │ │ vsli.64 q10, q10, #60 @ 0x3c │ │ - @ instruction: 0xfffdafdc │ │ + vsri.64 , q3, #3 │ │ vrshr.u64 , q10, #4 │ │ vabal.u q10, d28, d8 │ │ vceq.f d18, d29, #0 │ │ vrsra.u32 d21, d28, #3 │ │ vsli.64 q10, q0, #60 @ 0x3c │ │ - vqrdmlsh.s q13, , d31[0] │ │ + vcge.f , , #0 │ │ vrshr.u64 , q0, #4 │ │ @ instruction: 0xfffc4564 │ │ @ instruction: 0xfffd0b12 │ │ vsri.64 , q9, #2 │ │ vqneg.s d20, d6 │ │ vtbl.8 d29, {d13}, d12 │ │ movs r4, r2 │ │ @@ -30759,15 +30761,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ bvs.n be9e4 │ │ movs r4, r2 │ │ bvs.n beb88 │ │ movs r4, r2 │ │ lsls r2, r1, #31 │ │ - @ instruction: 0xfffeba75 │ │ + vqrdmlsh.s , q7, d31[0] │ │ vsri.32 d20, d30, #4 │ │ Address 0xbeade is out of bounds. │ │ │ │ │ │ 000beae0 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -30894,15 +30896,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ bpl.n beb6c │ │ movs r4, r2 │ │ bmi.n beb78 │ │ movs r4, r2 │ │ lsls r6, r3, #28 │ │ - vqmovun.s d25, q6 │ │ + @ instruction: 0xfffe7746 │ │ vrsra.u64 d20, d2, #4 │ │ Address 0xbec1a is out of bounds. │ │ │ │ │ │ 000bec1c : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -31147,15 +31149,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ bcs.n bedd8 │ │ movs r4, r2 │ │ adcs r2, r5 │ │ - vrsra.u32 d29, d26, #3 │ │ + vqshrun.s64 d27, q10, #3 │ │ vrev32. d20, d10 │ │ vrshr.u32 d29, d26, #3 │ │ movs r4, r2 │ │ │ │ 000bee98 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -31292,22 +31294,22 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ bne.n befdc │ │ movs r4, r2 │ │ - add r1, sp, #368 @ 0x170 │ │ - vrev16. q14, │ │ + ldrh r6, [r2, #50] @ 0x32 │ │ + vqshlu.s32 q13, , #28 │ │ @ instruction: 0xfffc3f08 │ │ - vqshrn.u64 d26, q12, #3 │ │ - vrev16. q14, │ │ + vcvt.f32.u32 d24, d18, #3 │ │ + vqshlu.s32 d26, d27, #28 │ │ vqrdmlah.s , q14, d20[0] │ │ - vtbl.8 d26, {d29-d30}, d0 │ │ - vaddw.u q14, q14, d9 │ │ + vcvt.f32.u32 q12, q13, #3 │ │ + vpadal.u d26, d3 │ │ @ instruction: 0xfffc3f2c │ │ vceq.i , q0, #0 │ │ movs r4, r2 │ │ │ │ 000bf028 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -31669,24 +31671,24 @@ │ │ vshr.u32 d22, d31, #3 │ │ vcvt.f32.u32 d19, d26, #3 │ │ vcgt.s , q8, #0 │ │ movs r4, r2 │ │ sub sp, #40 @ 0x28 │ │ vqrdmulh.s , , d31[0] │ │ vtbx.8 d19, {d29- d31, d5 │ │ + vqrshrun.s64 d29, , #3 │ │ @ instruction: 0xfffc5d83 │ │ @ instruction: 0xfffd3b7e │ │ - @ instruction: 0xfffddd22 │ │ + vrshr.u32 d28, d12, #3 │ │ vqrdmulh.s , q14, d11[0] │ │ vtbx.8 d19, {d29- instruction: 0xfffde9b9 │ │ + @ instruction: 0xfffdceb3 │ │ vcvt.u16.f16 d21, d7, #4 │ │ @ instruction: 0xfffd3b12 │ │ - vqrdmulh.s q14, , d8[0] │ │ + vmlal.u , d29, d2[0] │ │ @ instruction: 0xfffc5cf3 │ │ vtbx.8 d19, {d29-d31}, d30 │ │ vclt.f d24, d27, #0 │ │ vcvt.u16.f16 d21, d27, #3 │ │ @ instruction: 0xfffd3b36 │ │ @ instruction: 0xfffd3cde │ │ @ instruction: 0xfffd5da7 │ │ @@ -31827,18 +31829,18 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldmia r4, {r1, r2, r4} │ │ movs r4, r2 │ │ - add r3, pc, #568 @ (adr r3, bf7e4 ) │ │ + ldrh r0, [r1, #4] │ │ @ instruction: 0xfffc9faa │ │ vqshrn.u64 d19, q13, #3 │ │ - vrsra.u64 d26, d18, #3 │ │ + vtbl.8 d24, {d29}, d28 │ │ vqrdmlsh.s , q14, d14[0] │ │ vqrshrn.u64 d19, q7, #3 │ │ @ instruction: 0xfffdcb72 │ │ movs r4, r2 │ │ │ │ 000bf5c4 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -31953,19 +31955,19 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldmia r2!, {r1, r6, r7} │ │ movs r4, r2 │ │ - add r2, pc, #424 @ (adr r2, bf89c ) │ │ - vqshlu.s64 q12, q5, #60 @ 0x3c │ │ + strh r4, [r4, #58] @ 0x3a │ │ + @ instruction: 0xfffc6bd4 │ │ vqshrun.s64 d19, q3, #4 │ │ - vclt.s q13, q3, #0 │ │ - vqshlu.s64 d24, d22, #60 @ 0x3c │ │ + vabs.f q12, q0 │ │ + @ instruction: 0xfffc6bb0 │ │ vqshl.u64 , q9, #60 @ 0x3c │ │ vtbl.8 d28, {d13-d15}, d26 │ │ movs r4, r2 │ │ │ │ 000bf70c : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -32102,22 +32104,22 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldmia r1!, {r7} │ │ movs r4, r2 │ │ - add r1, pc, #96 @ (adr r1, bf8cc ) │ │ - vtbl.8 d31, {d12-d14}, d8 │ │ + strh r2, [r2, #48] @ 0x30 │ │ + @ instruction: 0xfffcdf02 │ │ vpadal.u , q2 │ │ - vshr.u64 q13, q10, #3 │ │ - vtbx.8 d31, {d28-d29}, d20 │ │ + vcle.f q12, q15, #0 │ │ + @ instruction: 0xfffcdede │ │ vpadal.u d19, d16 │ │ - vshr.u64 q13, q0, #3 │ │ - vtbx.8 d31, {d28-d29}, d0 │ │ + vcle.f q12, q5, #0 │ │ + @ instruction: 0xfffcdeba │ │ vqshlu.s32 , q14, #28 │ │ @ instruction: 0xfffdc8d4 │ │ movs r4, r2 │ │ │ │ 000bf890 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -32765,27 +32767,27 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ stmia r3!, {r1, r3, r4, r5, r6} │ │ movs r4, r2 │ │ rev16 r3, r2 │ │ - vrsubhn.i d30, , │ │ + vtbl.8 d28, {d29- instruction: 0xfffc2ea4 │ │ vtbl.8 d20, {d13-d15}, d4 │ │ - vpadal.s q15, │ │ + vtbx.8 d28, {d12-d15}, d19 │ │ @ instruction: 0xfffc2e80 │ │ vrsra.u32 q14, q4, #3 │ │ movs r4, r2 │ │ stmia r1!, {r2, r3, r4, r6, r7} │ │ movs r4, r2 │ │ stmia r0!, {r1, r3, r5, r7} │ │ movs r4, r2 │ │ ldrb r7, [r1, #5] │ │ - vclt.f q15, , #0 │ │ + @ instruction: 0xfffdcb3f │ │ vcvt.f32.u32 q9, q6, #4 │ │ Address 0xc00b6 is out of bounds. │ │ │ │ │ │ 000c00b8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -33352,15 +33354,15 @@ │ │ movs r4, r2 │ │ ldrh r5, [r1, #56] @ 0x38 │ │ vabs.s q14, q9 │ │ vqrshrun.s64 d18, q4, #3 │ │ vqdmulh.s , , d20[0] │ │ vneg.s d28, d6 │ │ vqrshrun.s64 d18, q14, #3 │ │ - @ instruction: 0xfffdc9d6 │ │ + @ instruction: 0xfffdaed0 │ │ vrsra.u32 d28, d30, #4 │ │ vqshrun.s64 d18, q10, #3 │ │ vceq.f d17, d26, #0 │ │ @ instruction: 0xfffd2890 │ │ vqshrun.s64 d18, q0, #3 │ │ vtbl.8 d27, {d29-d31}, d6 │ │ movs r4, r2 │ │ @@ -33910,15 +33912,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ push {r2, r4, r5, r6, lr} │ │ movs r4, r2 │ │ lsls r7, r7, #6 │ │ - vsli.64 d30, d16, #61 @ 0x3d │ │ + vtbl.8 d28, {d29-d31}, d26 │ │ vpaddl.s q9, q9 │ │ vqshlu.s32 d30, d18, #29 │ │ vshr.u32 d19, d6, #3 │ │ vpaddl.u d18, d26 │ │ vsri.64 , q12, #3 │ │ movs r4, r2 │ │ │ │ @@ -34233,18 +34235,18 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ sxtb r6, r6 │ │ movs r4, r2 │ │ mcr2 15, 4, pc, cr11, cr12, {7} @ │ │ - add r1, pc, #608 @ (adr r1, c121c ) │ │ + strh r2, [r2, #52] @ 0x34 │ │ @ instruction: 0xfffc1f2e │ │ vtbl.8 d19, {d13-d16}, d2 │ │ - vsra.u64 d26, d28, #4 │ │ + vqshlu.s64 d24, d22, #60 @ 0x3c │ │ vcvt.u32.f32 , q1, #4 │ │ vsra.u32 , q6, #3 │ │ movs r4, r2 │ │ │ │ 000c0fd0 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -34557,15 +34559,15 @@ │ │ blx 1fe130 │ │ add r6, sp, #760 @ 0x2f8 │ │ movs r4, r2 │ │ svc 148 @ 0x94 │ │ @ instruction: 0xfffdfb73 │ │ vdup.32 d17, d12[1] │ │ vqshl.u32 , q10, #29 │ │ - vpadal.s q12, q9 │ │ + @ instruction: 0xfffc6b5c │ │ vtbx.8 d17, {d28-d31}, d4 │ │ vcvt.f32.u32 d26, d12, #3 │ │ movs r4, r2 │ │ │ │ 000c1338 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -34783,15 +34785,15 @@ │ │ ldrne r0, [sp, #12] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r4, sp, #256 @ 0x100 │ │ movs r4, r2 │ │ str.w pc, [sp, #4092] @ 0xffc │ │ - ldr r3, [sp, #920] @ 0x398 │ │ + strh r0, [r4, #6] │ │ vqrshrn.u64 d17, q8, #4 │ │ vtbl.8 d26, {d29-: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -34928,15 +34930,15 @@ │ │ ldrne r0, [sp, #48] @ 0x30 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r3, sp, #24 │ │ movs r4, r2 │ │ bl 96f4 │ │ - add r2, sp, #656 @ 0x290 │ │ + ldrh r6, [r3, #60] @ 0x3c │ │ vqneg.s , q13 │ │ @ instruction: 0xfffddbba │ │ vsli.64 d18, d14, #61 @ 0x3d │ │ vqshrun.s64 d17, q9, #4 │ │ vtbl.8 d26, {d29-d31}, d0 │ │ movs r4, r2 │ │ │ │ @@ -35465,21 +35467,21 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ add r6, pc, #16 @ (adr r6, c1c8c ) │ │ movs r4, r2 │ │ bl 285c78 <__cxa_new_handler@@Base+0x74014> │ │ - add r5, pc, #160 @ (adr r5, c1d24 ) │ │ + ldrh r2, [r4, #16] │ │ vpaddl.s , q11 │ │ vqshlu.s32 d29, d22, #29 │ │ vshr.u32 d18, d10, #3 │ │ vpaddl.u d17, d30 │ │ vcge.f d17, d2, #0 │ │ - vqshlu.s32 d26, d22, #29 │ │ + @ instruction: 0xfffd8b30 │ │ vrsra.u32 , q10, #4 │ │ vsri.64 d26, d24, #3 │ │ movs r4, r2 │ │ │ │ 000c1ca4 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -35884,15 +35886,15 @@ │ │ ldrne r0, [sp, #20] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r1, pc, #320 @ (adr r1, c21f8 ) │ │ movs r4, r2 │ │ stmia r2!, {r4, r7} │ │ - vclt.f q14, , #0 │ │ + vtbx.8 d26, {d13-d16}, d25 │ │ @ instruction: 0xfffc0e28 │ │ vcgt.s q13, q1, #0 │ │ movs r4, r2 │ │ │ │ 000c20c8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -36489,15 +36491,15 @@ │ │ b.n c2730 │ │ b.n c2730 │ │ b.n c273e │ │ b.n c2730 │ │ b.n c2730 │ │ b.n c2730 │ │ nop │ │ - strh r3, [r1, #14] │ │ + str r5, [r0, #108] @ 0x6c │ │ @ instruction: 0xfffcfef8 │ │ vtbx.8 d16, {d11-d14}, d14 │ │ @ instruction: 0xfffdf89d │ │ movs r0, r6 │ │ lsls r0, r0, #31 │ │ beq.n c274c │ │ ldr r0, [sp, #56] @ 0x38 │ │ @@ -36507,60 +36509,60 @@ │ │ lsls r0, r0, #31 │ │ beq.n c274c │ │ ldr r0, [sp, #40] @ 0x28 │ │ blx 1fe100 │ │ blx 1fe130 │ │ ldr r7, [sp, #752] @ 0x2f0 │ │ movs r4, r2 │ │ - strh r3, [r1, #0] │ │ + str r5, [r0, #80] @ 0x50 │ │ vqrdmulh.s , q6, d20[0] │ │ @ instruction: 0xfffb09ba │ │ - @ instruction: 0xfffdccf8 │ │ + vsra.u64 , q9, #3 │ │ vqrdmulh.s , q6, d0[0] │ │ @ instruction: 0xfffb0996 │ │ vsri.32 , , #3 │ │ @ instruction: 0xfffdfcd4 │ │ vtbl.8 d16, {d11-d12}, d26 │ │ vcgt.f , q14, #0 │ │ @ instruction: 0xfffdfcf8 │ │ vtbx.8 d16, {d11-d12}, d14 │ │ - @ instruction: 0xfffdaa5e │ │ + vcvt.u32.f32 q12, q4, #3 │ │ vmull.u , d28, d12 │ │ vtbx.8 d16, {d27}, d18 │ │ @ instruction: 0xfffdafa5 │ │ vdup.8 , d24[6] │ │ @ instruction: 0xfffb08be │ │ - vqshl.u32 , q10, #29 │ │ + vdup.8 , d30[6] │ │ vdup.32 , d4[1] │ │ @ instruction: 0xfffb089a │ │ - vcvt.f16.u16 d25, d9, #3 │ │ + vsra.u32 d24, d3, #3 │ │ @ instruction: 0xfffcfcb0 │ │ vtbl.8 d16, {d11-d12}, d6 │ │ vtbl.8 d19, {d29}, d8 │ │ vdup.8 d31, d16[6] │ │ vqrshrun.s64 d16, q11, #5 │ │ @ instruction: 0xfffd5fbf │ │ @ instruction: 0xfffdfb90 │ │ vcvt.u32.f32 q8, q11 │ │ - vtbx.8 d20, {d29-d30}, d15 │ │ + vqrdmlah.s q9, , d9[0] │ │ vtbx.8 d31, {d12-d15}, d28 │ │ vcvt.u32.f32 q8, q1 │ │ - vabs.s d23, d8 │ │ + vtbl.8 d21, {d13}, d2 │ │ @ instruction: 0xfffcfbfc │ │ vqrshrun.s64 d16, q1, #5 │ │ - vtbx.8 d28, {d29- instruction: 0xfffcfbd8 │ │ vtbl.8 d16, {d11}, d30 │ │ @ instruction: 0xfffd2bf8 │ │ @ instruction: 0xfffdfd88 │ │ @ instruction: 0xfffb09de │ │ vcle.f d17, d10, #0 │ │ @ instruction: 0xfffcfbb4 │ │ vtbl.8 d16, {d11}, d10 │ │ - vshr.u32 d24, d20, #3 │ │ + vceq.f d22, d30, #0 │ │ vcvt.u16.f16 d31, d12, #4 │ │ vqrshrn.u64 d16, q9, #5 │ │ vtbx.8 d25, {d29-: │ │ push {r4, r5, r6, r7, lr} │ │ @@ -36816,30 +36818,30 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldr r0, [sp, #448] @ 0x1c0 │ │ movs r4, r2 │ │ - ldr r6, [r2, #116] @ 0x74 │ │ + strb r0, [r2, r1] │ │ vqrshrn.u64 d27, q2, #4 │ │ vceq.f d16, d2, #0 │ │ vtbx.8 d26, {d29- q11, , d26[0] │ │ + vneg.s , q10 │ │ vtbx.8 d27, {d28}, d24 │ │ vsri.64 d16, d6, #3 │ │ vsli.64 d17, d8, #61 @ 0x3d │ │ vtbx.8 d27, {d29}, d4 │ │ vsri.32 q8, q9, #3 │ │ - @ instruction: 0xfffd7b37 │ │ + vshr.u32 d22, d17, #3 │ │ vtbl.8 d27, {d28}, d16 │ │ vcgt.f q8, q7, #0 │ │ - vabs.s d21, d4 │ │ + vqshl.u64 , q15, #61 @ 0x3d │ │ vqrshrun.s64 d27, q14, #4 │ │ vcgt.f d16, d26, #0 │ │ @ instruction: 0xfffd9fa3 │ │ vqshrn.u64 d27, q8, #3 │ │ vsri.64 q8, q7, #3 │ │ vqshl.u32 d25, d8, #29 │ │ movs r4, r2 │ │ @@ -36964,21 +36966,21 @@ │ │ itt ne │ │ ldrne r0, [sp, #24] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ str r5, [sp, #448] @ 0x1c0 │ │ movs r4, r2 │ │ - ldr r0, [r1, #80] @ 0x50 │ │ + strh r2, [r0, r0] │ │ vrshr.u64 , q5, #4 │ │ vrshr.u64 d16, d20, #3 │ │ - @ instruction: 0xfffd6d2c │ │ + vclt.s d21, d22, #0 │ │ vrshr.u64 , q15, #4 │ │ vrshr.u64 q8, q4, #3 │ │ - vqdmulh.s q11, , d20[0] │ │ + vsra.u64 , q7, #3 │ │ vrshr.u64 d19, d22, #4 │ │ vrshr.u64 d16, d0, #3 │ │ vcge.f , q10, #0 │ │ movs r4, r2 │ │ │ │ 000c2c7c : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -37215,30 +37217,30 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ str r4, [sp, #56] @ 0x38 │ │ movs r4, r2 │ │ - @ instruction: 0xb8de │ │ + ldr r5, [sp, #864] @ 0x360 │ │ vtbl.8 d25, {d28-d31}, d30 │ │ vshr.u64 d16, d22, #3 │ │ - vcvt.f16.u16 d22, d14, #3 │ │ + vsra.u32 d21, d8, #3 │ │ vpaddl.s , q1 │ │ movs r4, r2 │ │ - str r3, [sp, #804] @ 0x324 │ │ + ldrb r3, [r0, #3] │ │ vtbl.8 d25, {d28-d31}, d10 │ │ vshr.u64 d16, d2, #3 │ │ - @ instruction: 0xfffd5bfc │ │ + vshr.u64 q10, q11, #3 │ │ vtbx.8 d25, {d12-d15}, d22 │ │ vcgt.s q8, q15, #0 │ │ vsubl.u q9, d29, d15 │ │ vtbx.8 d25, {d13-d16}, d2 │ │ vcgt.s q8, q5, #0 │ │ - vsubl.u q12, d29, d12 │ │ + vneg.f d22, d6 │ │ @ instruction: 0xfffc9afa │ │ vcgt.s d16, d2, #0 │ │ vcge.f d23, d21, #0 │ │ @ instruction: 0xfffd9b1e │ │ vcgt.s d16, d22, #0 │ │ vmlal.u , d29, d0[0] │ │ movs r4, r2 │ │ @@ -37292,15 +37294,15 @@ │ │ blx r5 │ │ add sp, #40 @ 0x28 │ │ ldmia.w sp!, {r8, r9, fp} │ │ pop {r4, r5, r6, r7, pc} │ │ nop │ │ revsh r2, r0 │ │ movs r4, r2 │ │ - ldr r4, [r5, #20] │ │ + ldr r6, [pc, #408] @ (c315c ) │ │ @ instruction: 0xfffc0fb4 │ │ movs r4, r2 │ │ │ │ 000c2fc8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -37389,19 +37391,19 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ rev r6, r6 │ │ movs r4, r2 │ │ str r0, [sp, #744] @ 0x2e8 │ │ movs r4, r2 │ │ - ldr r0, [r3, #12] │ │ + ldr r5, [pc, #840] @ (c33f8 ) │ │ vcvt.u32.f32 d16, d14, #4 │ │ movs r4, r2 │ │ lsrs r3, r7, #15 │ │ - vrev16. , │ │ + vpadal.s , │ │ vcvt.f32.u32 d31, d24, #4 │ │ vrev64. , q2 │ │ movs r4, r2 │ │ │ │ 000c30c4 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -37471,15 +37473,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrh r4, [r1, #62] @ 0x3e │ │ movs r4, r2 │ │ - str r6, [r0, #124] @ 0x7c │ │ + ldr r4, [pc, #768] @ (c3470 ) │ │ @ instruction: 0xfffc1fbc │ │ vcvt.u16.f16 , q9, #3 │ │ vqshrn.u64 d27, q8, #4 │ │ movs r4, r2 │ │ ldrh r4, [r1, #60] @ 0x3c │ │ movs r4, r2 │ │ ldrh r6, [r5, #60] @ 0x3c │ │ @@ -37557,15 +37559,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrh r4, [r1, #56] @ 0x38 │ │ movs r4, r2 │ │ - str r0, [r0, #112] @ 0x70 │ │ + ldr r3, [pc, #1000] @ (c3620 ) │ │ vtbx.8 d16, {d12-d14}, d23 │ │ vmull.u , d28, d28 │ │ vtbx.8 d27, {d12}, d26 │ │ movs r4, r2 │ │ ldrh r6, [r0, #54] @ 0x36 │ │ movs r4, r2 │ │ ldrh r0, [r5, #54] @ 0x36 │ │ @@ -37685,15 +37687,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrh r6, [r7, #48] @ 0x30 │ │ movs r4, r2 │ │ - str r4, [r0, #92] @ 0x5c │ │ + ldr r2, [pc, #760] @ (c366c ) │ │ vqshrn.u64 d16, q13, #4 │ │ @ instruction: 0xfffcfb70 │ │ vqneg.s d20, d16 │ │ @ instruction: 0xfffd09f0 │ │ vdup.32 d31, d22[1] │ │ vqabs.s d27, d26 │ │ movs r4, r2 │ │ @@ -37752,16 +37754,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrh r6, [r7, #38] @ 0x26 │ │ movs r4, r2 │ │ - str r2, [r4, #80] @ 0x50 │ │ - vtbl.8 d26, {d28-d29}, d25 │ │ + ldr r2, [pc, #112] @ (c3484 ) │ │ + @ instruction: 0xfffc8ea3 │ │ vtbx.8 d31, {d28-d30}, d14 │ │ vpadal.s , q11 │ │ movs r4, r2 │ │ ldrh r4, [r2, #38] @ 0x26 │ │ movs r4, r2 │ │ │ │ 000c3424 : │ │ @@ -37917,18 +37919,18 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrh r4, [r0, #30] │ │ movs r4, r2 │ │ - str r6, [r6, #56] @ 0x38 │ │ + ldr r0, [pc, #704] @ (c3868 ) │ │ vsra.u32 d21, d26, #4 │ │ vtbx.8 d31, {d13-d14}, d18 │ │ - vrsra.u64 d22, d2, #4 │ │ + vtbl.8 d20, {d28}, d12 │ │ vsra.u32 d21, d6, #4 │ │ vqshrn.u64 d31, q15, #3 │ │ vsli.32 d27, d4, #28 │ │ movs r4, r2 │ │ ldrh r4, [r5, #26] │ │ movs r4, r2 │ │ │ │ @@ -37975,16 +37977,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrh r4, [r1, #22] │ │ movs r4, r2 │ │ - str r2, [r0, #48] @ 0x30 │ │ - vqshl.u64 d26, d9, #60 @ 0x3c │ │ + blxns pc │ │ + @ instruction: 0xfffc8c93 │ │ vtbl.8 d31, {d28}, d30 │ │ @ instruction: 0xfffc8ab4 │ │ movs r4, r2 │ │ │ │ 000c3640 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -38219,24 +38221,24 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrh r4, [r4, #8] │ │ movs r4, r2 │ │ ldr r5, [r2, #52] @ 0x34 │ │ - vtbx.8 d19, {d29}, d17 │ │ + @ instruction: 0xfffd1ddb │ │ vqshlu.s64 d31, d8, #60 @ 0x3c │ │ - vshll.u32 , d18, #28 │ │ - @ instruction: 0xfffc38bd │ │ + @ instruction: 0xfffc9f2c │ │ + @ instruction: 0xfffc1db7 │ │ vqshlu.s32 , q10, #28 │ │ vtbl.8 d22, {d12-d15}, d27 │ │ - @ instruction: 0xfffd3899 │ │ + @ instruction: 0xfffd1d93 │ │ vqshlu.s32 , q0, #28 │ │ vqabs.s q9, │ │ - vtbx.8 d19, {d13-d14}, d15 │ │ + vqrdmlah.s , , d9[0] │ │ vqabs.s d31, d6 │ │ @ instruction: 0xfffc889e │ │ movs r4, r2 │ │ │ │ 000c38c8 ::operator()(CvMat*) const@@Base>: │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -38494,26 +38496,26 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ strh r2, [r5, #52] @ 0x34 │ │ movs r4, r2 │ │ - @ instruction: 0xb7e0 │ │ + ldr r4, [sp, #872] @ 0x368 │ │ vqshl.u64 d30, d11, #60 @ 0x3c │ │ vcvtm.u32.f32 , q9 │ │ vqshlu.s32 d24, d14, #28 │ │ movs r4, r2 │ │ add r7, sp, #768 @ 0x300 │ │ movs r4, r2 │ │ strh r4, [r7, #46] @ 0x2e │ │ movs r4, r2 │ │ strh r6, [r7, #48] @ 0x30 │ │ movs r4, r2 │ │ - add r4, sp, #820 @ 0x334 │ │ + str r1, [sp, #796] @ 0x31c │ │ vtbx.8 d30, {d12}, d7 │ │ vrsqrte.u32 d31, d14 │ │ Address 0xc3b26 is out of bounds. │ │ │ │ │ │ 000c3b28 : │ │ push {r4, r6, r7, lr} │ │ @@ -38607,15 +38609,15 @@ │ │ b.n c3c3a │ │ vrsra.u64 , , #4 │ │ vmlal.u , d29, d22[0] │ │ vsri.64 q12, q9, #4 │ │ movs r4, r2 │ │ strh r2, [r2, #40] @ 0x28 │ │ movs r4, r2 │ │ - add r3, sp, #572 @ 0x23c │ │ + str r0, [sp, #548] @ 0x224 │ │ vsri.32 , , #4 │ │ vrsra.u32 , q0, #3 │ │ Address 0xc3c1a is out of bounds. │ │ │ │ │ │ 000c3c1c : │ │ movs r1, #0 │ │ @@ -38798,15 +38800,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ strh r4, [r7, #22] │ │ movs r4, r2 │ │ lsrs r4, r0, #19 │ │ - vsri.32 d24, d15, #4 │ │ + vqshrn.u64 d22, , #4 │ │ vrev16. q9, │ │ vsli.64 , q8, #61 @ 0x3d │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ sub sp, #24 │ │ mov r5, r0 │ │ ldr r0, [pc, #476] @ (c3ff0 ) │ │ @@ -38996,31 +38998,31 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ strh r6, [r0, #20] │ │ movs r4, r2 │ │ - str r2, [r4, #104] @ 0x68 │ │ - vrshr.u64 q12, , #4 │ │ + ldr r3, [pc, #624] @ (c4268 ) │ │ + vqshl.u64 q11, , #60 @ 0x3c │ │ vshr.u32 d18, d15, #4 │ │ - @ instruction: 0xfffd9e92 │ │ - vrshr.u64 d24, d25, #4 │ │ + vneg.s d24, d12 │ │ + vqshl.u64 d22, d19, #60 @ 0x3c │ │ @ instruction: 0xfffc1ffd │ │ vsra.u64 d24, d18, #3 │ │ movs r4, r2 │ │ strh r6, [r6, #8] │ │ movs r4, r2 │ │ strh r0, [r7, #8] │ │ movs r4, r2 │ │ movs r0, #88 @ 0x58 │ │ - vrshr.u64 d24, d3, #3 │ │ + vneg.f d22, d13 │ │ @ instruction: 0xfffc1fd7 │ │ - vtbx.8 d21, {d13-d16}, d15 │ │ - @ instruction: 0xfffc8367 │ │ + vcgt.s q10, , #0 │ │ + vtbx.8 d22, {d12}, d17 │ │ vrev32. d18, d27 │ │ Address 0xc402e is out of bounds. │ │ │ │ │ │ 000c4030 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -39080,18 +39082,18 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ strh r0, [r4, #2] │ │ movs r4, r2 │ │ lsrs r2, r3, #8 │ │ - vsra.u32 q12, , #4 │ │ + vpadal.s q11, │ │ @ instruction: 0xfffc1eb9 │ │ vqshrn.u64 d24, q14, #3 │ │ - vsra.u32 q12, , #3 │ │ + vclt.f q11, , #0 │ │ @ instruction: 0xfffc1e95 │ │ vcgt.s q12, q1, #0 │ │ movs r4, r2 │ │ │ │ 000c40e4 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -39329,20 +39331,20 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #168] @ 0xa8 │ │ blx 1fe7e0 │ │ blx 1fe130 │ │ nop │ │ ldrb r2, [r5, #28] │ │ movs r4, r2 │ │ - cmp r6, #31 │ │ + asrs r1, r3, #12 │ │ vcvt.u32.f32 , , #4 │ │ vcvt.f16.u16 d17, d19, #5 │ │ @ instruction: 0xfffd7f06 │ │ movs r4, r2 │ │ - ldrh r3, [r3, #52] @ 0x34 │ │ + strb r5, [r2, #14] │ │ @ instruction: 0xfffc1d2f │ │ vshr.u32 q15, , #3 │ │ @ instruction: 0xfffb7eaa │ │ movs r4, r2 │ │ ldrb r2, [r4, #26] │ │ movs r4, r2 │ │ │ │ @@ -39641,18 +39643,18 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrb r6, [r1, #11] │ │ movs r4, r2 │ │ lsls r0, r2, #17 │ │ - vtbl.8 d22, {d12-d15}, d0 │ │ + @ instruction: 0xfffc4ffa │ │ vtbx.8 d17, {d28}, d31 │ │ - @ instruction: 0xfffdbb9d │ │ - @ instruction: 0xfffc6adc │ │ + vshr.u64 d26, d7, #3 │ │ + @ instruction: 0xfffc4fd6 │ │ vtbx.8 d17, {d28}, d11 │ │ @ instruction: 0xfffd7a7c │ │ movs r4, r2 │ │ │ │ 000c46ac : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -39987,15 +39989,15 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #72] @ 0x48 │ │ blx 1fe100 │ │ blx 1fe130 │ │ strb r0, [r7, #27] │ │ movs r4, r2 │ │ lsls r2, r5, #2 │ │ - @ instruction: 0xfffc93c5 │ │ + @ instruction: 0xfffc78bf │ │ @ instruction: 0xfffc1549 │ │ vqshlu.s64 , q1, #61 @ 0x3d │ │ movs r4, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #24 │ │ @@ -40095,18 +40097,18 @@ │ │ mov r0, r4 │ │ blx 1fe7e0 │ │ blx 1fe130 │ │ nop │ │ strb r0, [r3, #25] │ │ movs r4, r2 │ │ ldr r2, [pc, #652] @ (c4dd4 ) │ │ - vmlal.u , d29, d15[0] │ │ + vneg.f , │ │ vsri.32 , , #4 │ │ vceq.f d31, d21, #0 │ │ - vpaddl.u d25, d31 │ │ + vqneg.s d23, d25 │ │ vsri.32 d17, d19, #4 │ │ vcle.f , q13, #0 │ │ movs r4, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ mov r4, r0 │ │ @@ -40252,15 +40254,15 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ strb r4, [r5, #16] │ │ movs r4, r2 │ │ ldc2l 15, cr15, [lr, #1004] @ 0x3ec │ │ - str r0, [sp, #996] @ 0x3e4 │ │ + strb r3, [r6, #23] │ │ vrshr.u32 , , #4 │ │ vcgt.f d23, d6, #0 │ │ movs r4, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #24 │ │ @@ -40344,18 +40346,18 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ strb r4, [r1, #14] │ │ movs r4, r2 │ │ ldr r0, [pc, #28] @ (c4e00 ) │ │ - vshr.u32 d25, d19, #3 │ │ + vceq.f d23, d29, #0 │ │ vsra.u64 d17, d23, #4 │ │ vsubl.u , d29, d9 │ │ - vshr.u32 d25, d3, #4 │ │ + vabal.u , d12, d13 │ │ vsra.u64 d17, d7, #4 │ │ vabs.s , q7 │ │ movs r4, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ sub sp, #168 @ 0xa8 │ │ @@ -41414,22 +41416,22 @@ │ │ mov r0, r9 │ │ str.w r9, [sp, #48] @ 0x30 │ │ mov r0, sl │ │ str.w sl, [sp, #40] @ 0x28 │ │ strd r2, ip, [sp, #60] @ 0x3c │ │ b.n c5956 │ │ and.w r0, ip, r3, lsr #32 │ │ - add r4, sp, #8 │ │ + str r0, [sp, #1008] @ 0x3f0 │ │ vcvt.u16.f16 d24, d9, #4 │ │ vtbl.8 d30, {d13-d15}, d11 │ │ - vqshlu.s32 q9, , #28 │ │ + vtbx.8 d16, {d12-d15}, d13 │ │ vtbl.8 d24, {d28-d31}, d21 │ │ @ instruction: 0xfffde897 │ │ - vtbx.8 d17, {d12-d13}, d25 │ │ - vtbx.8 d24, {d12-d15}, d27 │ │ + vqrdmlah.s , q6, d19[0] │ │ + vtbx.8 d24, {d11-d14}, d27 │ │ vqrshrun.s64 d30, , #3 │ │ vqshrun.s64 d25, , #4 │ │ add.w r0, r0, r5, lsl #2 │ │ str r4, [r0, #0] │ │ ldr r6, [sp, #344] @ 0x158 │ │ adds r4, #1 │ │ add.w r9, r9, #4 │ │ @@ -43799,21 +43801,21 @@ │ │ b.n c72fc │ │ b.n c72fc │ │ b.n c72fc │ │ str r0, [r0, r7] │ │ movs r4, r2 │ │ str r6, [r7, r6] │ │ movs r4, r2 │ │ - subs r6, r0, r3 │ │ - vrev16. , q5 │ │ + @ instruction: 0xffc0fffb │ │ + str r2, [r1, r5] │ │ movs r4, r2 │ │ uxtb r6, r1 │ │ vcvta.u32.f32 , │ │ - vtbl.8 d17, {d28-d30}, d8 │ │ - vtbx.8 d30, {d28-d29}, d13 │ │ + @ instruction: 0xfffcff82 │ │ + vtbx.8 d30, {d27-d28}, d13 │ │ ldrh r0, [r0, #24] │ │ str.w sl, [sp, #8] │ │ b.n c7306 │ │ mov r5, r1 │ │ mov r6, r0 │ │ mov r0, r6 │ │ blx 1fe0d0 │ │ @@ -43861,20 +43863,20 @@ │ │ bl aa778 │ │ add r0, sp, #32 │ │ bl c73c4 │ │ blx 1fe130 │ │ str r6, [r1, r6] │ │ movs r4, r2 │ │ ldrb r4, [r1, #28] │ │ - vtbx.8 d18, {d29-d30}, d15 │ │ + vqrdmlah.s q8, , d9[0] │ │ vqshrn.u64 d20, q14, #4 │ │ - vceq.i d20, d3, #0 │ │ + vsli.64 q9, , #61 @ 0x3d │ │ vcvt.u32.f32 d19, d25, #4 │ │ - @ instruction: 0xfffd1993 │ │ - vtbx.8 d18, {d12}, d23 │ │ + @ instruction: 0xfffdfe8d │ │ + vqrdmulh.s q8, , d17[0] │ │ vqrdmlah.s q14, q14, d25[0] │ │ vshr.u64 d27, d17, #4 │ │ vshr.u64 d19, d12, #5 │ │ @ instruction: 0xfffd4e2e │ │ movs r4, r2 │ │ add r0, sp, #664 @ 0x298 │ │ vsli.64 , q8, #60 @ 0x3c │ │ @@ -44298,17 +44300,17 @@ │ │ b.n c78e6 │ │ nop │ │ add r7, pc, #508 @ (adr r7, c7a40 ) │ │ vdup.32 d20, d18[1] │ │ movs r4, r2 │ │ add r5, sp, #656 @ 0x290 │ │ vtbx.8 d28, {d27-d30}, d1 │ │ - vsli.32 , q7, #28 │ │ - vclz.i d18, d19 │ │ - @ instruction: 0xfffc3bd3 │ │ + @ instruction: 0xfffcfa58 │ │ + @ instruction: 0xfffb099d │ │ + vrev32. q9, │ │ vtbl.8 d19, {d12-d14}, d9 │ │ vtbx.8 d31, {d29}, d13 │ │ add sp, #0 │ │ b.n c78e6 │ │ b.n c7892 │ │ str.w fp, [sp] │ │ b.n c78e6 │ │ @@ -44405,20 +44407,20 @@ │ │ ldr r4, [pc, #392] @ (c7af4 ) │ │ movs r4, r2 │ │ ldrb r4, [r2, #15] │ │ vrsra.u32 d20, d28, #3 │ │ vtbl.8 d20, {d29}, d4 │ │ movs r4, r2 │ │ cmp r2, #188 @ 0xbc │ │ - vcgt.f , , #0 │ │ - vrsra.u64 d18, d17, #4 │ │ + vtbx.8 d31, {d13-d14}, d19 │ │ + vtbl.8 d16, {d27}, d27 │ │ vmull.u q11, d28, d27 │ │ vrsra.u32 d21, d8, #3 │ │ - vqshlu.s32 q8, , #29 │ │ - @ instruction: 0xfffcc8f1 │ │ + @ instruction: 0xfffdeb77 │ │ + @ instruction: 0xfffbc8f1 │ │ vpaddl.u q13, q5 │ │ Address 0xc7996 is out of bounds. │ │ │ │ │ │ 000c7998 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -44785,16 +44787,16 @@ │ │ bx r3 │ │ movs r4, r2 │ │ cmp r1, #169 @ 0xa9 │ │ vrsubhn.i d20, , q13 │ │ movs r4, r2 │ │ add r0, sp, #184 @ 0xb8 │ │ vcvt.f32.s32 q14, │ │ - vqrdmlsh.s q8, q14, d24[0] │ │ - vtbx.8 d30, {d28-d29}, d13 │ │ + vclz.i , q9 │ │ + vtbx.8 d30, {d27-d28}, d13 │ │ ldrh r0, [r0, #24] │ │ str.w sl, [sp, #8] │ │ b.n c7da6 │ │ mov r5, r1 │ │ mov r6, r0 │ │ mov r0, r6 │ │ blx 1fe0d0 │ │ @@ -44842,20 +44844,20 @@ │ │ bl aa778 │ │ add r0, sp, #32 │ │ bl c73c4 │ │ blx 1fe130 │ │ mov lr, sp │ │ movs r4, r2 │ │ strb r4, [r7, #23] │ │ - @ instruction: 0xfffd1f2f │ │ + vcgt.f d16, d25, #0 │ │ @ instruction: 0xfffc3e9c │ │ - vclt.f , , #0 │ │ + @ instruction: 0xfffd1b5d │ │ vsri.64 d19, d9, #4 │ │ - @ instruction: 0xfffd0ef3 │ │ - vqrdmulh.s , q14, d7[0] │ │ + vneg.s , │ │ + vcvtp.u32.f32 q8, │ │ vcls.s q14, │ │ vqshlu.s32 d26, d1, #28 │ │ vsli.64 q9, q14, #59 @ 0x3b │ │ vneg.s d20, d14 │ │ movs r4, r2 │ │ ldr r6, [sp, #24] │ │ Address 0xc7e62 is out of bounds. │ │ @@ -45244,17 +45246,17 @@ │ │ b.n c8332 │ │ nop │ │ add r3, pc, #680 @ (adr r3, c8530 > const&)@@Base+0x1c>) │ │ vcvtn.u32.f32 q10, q9 │ │ movs r4, r2 │ │ add r3, pc, #400 @ (adr r3, c8420 > const&)@@Base+0x3c>) │ │ vcvtn.u32.f32 d28, d1 │ │ - @ instruction: 0xfffc0b1e │ │ - vtbx.8 d17, {d12-d14}, d19 │ │ - vsra.u64 d19, d3, #4 │ │ + vshr.u32 d31, d8, #4 │ │ + vcvt.u32.f32 , , #5 │ │ + vcvt.f32.u32 d17, d13 │ │ vqrdmlsh.s q9, q14, d9[0] │ │ vshr.u32 d30, d11, #3 │ │ str.w fp, [sp] │ │ b.n c8332 │ │ str.w fp, [sp] │ │ b.n c8332 │ │ b.n c82de │ │ @@ -45353,19 +45355,19 @@ │ │ tst r2, r4 │ │ movs r4, r2 │ │ ldr r6, [r5, #100] @ 0x64 │ │ @ instruction: 0xfffd38f0 │ │ vcvt.f32.u32 d19, d24, #3 │ │ movs r4, r2 │ │ movs r0, #112 @ 0x70 │ │ - vtbl.8 d16, {d13-d15}, d25 │ │ - vqrshrn.u64 d17, , #4 │ │ - vpaddl.s q11, │ │ + @ instruction: 0xfffdef23 │ │ + vqrdmlah.s , , d27[0] │ │ + vcvtp.s32.f32 q11, │ │ @ instruction: 0xfffd48d8 │ │ - vcvt.f16.u16 d31, d17, #3 │ │ + vceq.i d30, d27, #0 │ │ @ instruction: 0xfffbbea5 │ │ vqrshrun.s64 d25, q15, #4 │ │ Address 0xc83e2 is out of bounds. │ │ │ │ │ │ 000c83e4 > const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ @@ -45474,16 +45476,16 @@ │ │ b.n c84f0 > const&)@@Base+0x10c> │ │ add r0, sp, #12 │ │ bl c73c4 │ │ blx 1fe130 │ │ nop │ │ subs r4, #164 @ 0xa4 │ │ movs r4, r2 │ │ - ldrsh.w pc, [lr, #4091] @ 0xffb │ │ - pop {r0, r6} │ │ + udf #184 @ 0xb8 │ │ + vdup.8 , d1[5] │ │ vdup.32 , d24[1] │ │ movs r4, r2 │ │ subs r4, #72 @ 0x48 │ │ movs r4, r2 │ │ subs r3, #210 @ 0xd2 │ │ movs r4, r2 │ │ │ │ @@ -45624,16 +45626,16 @@ │ │ blx 1fe130 │ │ b.n c867a > const&)@@Base+0x166> │ │ add r0, sp, #24 │ │ bl c73c4 │ │ blx 1fe130 │ │ subs r3, #116 @ 0x74 │ │ movs r4, r2 │ │ - str??.w pc, [r0, #251]! │ │ - hlt 0x0037 │ │ + ble.n c8740 , std::__ndk1::allocator > > const&)@@Base+0xa4> │ │ + @ instruction: 0xfffbbab7 │ │ @ instruction: 0xfffc3ade │ │ movs r4, r2 │ │ subs r2, #190 @ 0xbe │ │ movs r4, r2 │ │ subs r2, #72 @ 0x48 │ │ movs r4, r2 │ │ │ │ @@ -45810,24 +45812,24 @@ │ │ b.n c8858 , std::__ndk1::allocator > > const&)@@Base+0x1bc> │ │ add r0, sp, #32 │ │ bl c73c4 │ │ blx 1fe130 │ │ nop │ │ subs r1, #236 @ 0xec │ │ movs r4, r2 │ │ - subs r3, #11 │ │ + movs r0, #5 │ │ @ instruction: 0xfffc28dc │ │ - vdup.8 d22, d17[6] │ │ - vpaddl.u , │ │ - vqshlu.s64 d31, d30, #60 @ 0x3c │ │ - vtbl.8 d19, {d27-d29}, d23 │ │ + vsra.u32 d21, d11, #3 │ │ + vqshl.u64 , , #60 @ 0x3c │ │ + @ instruction: 0xfffbdbb8 │ │ + @ instruction: 0xfffb1fa1 │ │ vtbl.8 d18, {d28}, d4 │ │ - @ instruction: 0xfffd6bd3 │ │ - vpaddl.u d17, d17 │ │ - @ instruction: 0xfffcb8d9 │ │ + vcge.s , , #0 │ │ + vqshl.u64 d31, d11, #60 @ 0x3c │ │ + @ instruction: 0xfffbb8d9 │ │ vtbl.8 d19, {d12-d13}, d0 │ │ movs r4, r2 │ │ subs r0, #224 @ 0xe0 │ │ movs r4, r2 │ │ subs r0, #106 @ 0x6a │ │ movs r4, r2 │ │ │ │ @@ -45838,15 +45840,15 @@ │ │ ldr r2, [pc, #16] @ (c88b4 ) │ │ add r1, pc │ │ add r2, pc │ │ blx 1feb10 │ │ pop {r7, pc} │ │ nop │ │ strh r7, [r7, #42] @ 0x2a │ │ - @ instruction: 0xfffc79b9 │ │ + @ instruction: 0xfffc5eb3 │ │ vsli.64 , q8, #60 @ 0x3c │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #12 │ │ str r1, [sp, #8] │ │ mov r4, r0 │ │ ldr r0, [pc, #196] @ (c898c ) │ │ @@ -46213,16 +46215,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ adds r5, #148 @ 0x94 │ │ movs r4, r2 │ │ lsrs r0, r4, #5 │ │ - vceq.f q9, , #0 │ │ - vabal.u , d28, d25 │ │ + vshll.u32 q8, d31, #29 │ │ + vtbl.8 d17, {d28-d30}, d19 │ │ vsri.32 , q10, #4 │ │ movs r4, r2 │ │ adds r5, #90 @ 0x5a │ │ movs r4, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -46331,22 +46333,22 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ adds r3, #250 @ 0xfa │ │ movs r4, r2 │ │ lsrs r0, r0, #2 │ │ - vcgt.f q9, , #0 │ │ - vclz.i , │ │ + vtbx.8 d16, {d13-d14}, d21 │ │ + vtbx.8 d17, {d28-d29}, d3 │ │ @ instruction: 0xfffc3cbf │ │ - vcgt.f q9, , #0 │ │ - vclz.i d19, d23 │ │ + vtbx.8 d16, {d13-d14}, d3 │ │ + vtbl.8 d17, {d28-d29}, d17 │ │ vrsra.u64 d28, d31, #4 │ │ - vcls.s d18, d23 │ │ - vclz.i d19, d5 │ │ + vtbl.8 d16, {d12-d13}, d17 │ │ + vqrshrn.u64 d17, , #4 │ │ vrsra.u64 d19, d4, #4 │ │ movs r4, r2 │ │ │ │ 000c8dc4 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -46428,19 +46430,19 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ adds r2, #204 @ 0xcc │ │ movs r4, r2 │ │ ldrh r1, [r3, #48] @ 0x30 │ │ - vdup.32 , d3[1] │ │ - vrsra.u64 d19, d29, #5 │ │ - vqabs.s , │ │ - vaddw.u q13, q14, d30 │ │ - vrsra.u64 d19, d11, #4 │ │ + vsra.u32 d30, d29, #4 │ │ + @ instruction: 0xfffb18b7 │ │ + vdup.32 , d25[1] │ │ + vcvtn.u32.f32 d26, d30 │ │ + @ instruction: 0xfffc1895 │ │ vpaddl.u d19, d2 │ │ movs r4, r2 │ │ adds r2, #164 @ 0xa4 │ │ movs r4, r2 │ │ │ │ 000c8ea4 : │ │ push {r4, r5, r7, lr} │ │ @@ -46500,17 +46502,17 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ adds r1, #234 @ 0xea │ │ movs r4, r2 │ │ adds r1, #184 @ 0xb8 │ │ movs r4, r2 │ │ - asrs r5, r0, #27 │ │ - vrev16. d26, d4 │ │ - vrshr.u64 , , #4 │ │ + udiv pc, pc, fp │ │ + add r1, pc, #16 @ (adr r1, c8f48 ) │ │ + vqneg.s , │ │ Address 0xc8f3a is out of bounds. │ │ │ │ │ │ 000c8f3c : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -46603,22 +46605,22 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ adds r1, #82 @ 0x52 │ │ movs r4, r2 │ │ revsh r2, r5 │ │ - vqrdmlah.s q10, , d0[0] │ │ - vpaddl.s , │ │ - @ instruction: 0xfffc21c0 │ │ - vcvt.f32.u32 d20, d14, #4 │ │ - vpaddl.s d19, d23 │ │ + vrsra.u32 d19, d26, #5 │ │ + vqabs.s , │ │ + vqshlu.s64 d16, d26, #60 @ 0x3c │ │ + vrsra.u32 d19, d8, #4 │ │ + vqabs.s d17, d17 │ │ @ instruction: 0xfffc9ede │ │ - @ instruction: 0xfffb4dfc │ │ - vpaddl.s d19, d5 │ │ + vrshr.u64 , q11, #5 │ │ + vqshlu.s64 , , #60 @ 0x3c │ │ vrev16. , q1 │ │ movs r4, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #24 │ │ mov r4, r0 │ │ @@ -46691,19 +46693,19 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ adds r0, #70 @ 0x46 │ │ movs r4, r2 │ │ lsls r2, r7, #19 │ │ - vqshlu.s32 , , #29 │ │ - vrev16. , │ │ - vshr.u64 q9, , #4 │ │ - vqshlu.s32 d21, d23, #28 │ │ - vrev16. d19, d17 │ │ + @ instruction: 0xfffd3b53 │ │ + vqshlu.s32 d17, d29, #28 │ │ + vsli.64 q8, , #60 @ 0x3c │ │ + @ instruction: 0xfffc3b31 │ │ + vqshlu.s32 d17, d11, #28 │ │ vshr.u32 d19, d2, #4 │ │ movs r4, r2 │ │ push {r7, lr} │ │ mov r7, sp │ │ movs r0, #4 │ │ blx 1fe1a0 │ │ blx 1feb30 │ │ @@ -46732,15 +46734,15 @@ │ │ add r0, pc │ │ blx 1fe230 │ │ ldr r1, [pc, #12] @ (c916c ) │ │ add r1, pc │ │ strb r0, [r1, #0] │ │ pop {r7, pc} │ │ nop │ │ - movs r0, #9 │ │ + lsls r3, r0, #20 │ │ vtbx.8 d21, {d28}, d8 │ │ movs r4, r2 │ │ │ │ 000c9170 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -48279,15 +48281,15 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ ldr r6, [sp, #872] @ 0x368 │ │ movs r3, r2 │ │ subs r6, r7, #5 │ │ movs r4, r2 │ │ ldrh r4, [r4, #38] @ 0x26 │ │ - vsra.u32 d21, d22, #5 │ │ + vqshlu.s32 d19, d16, #27 │ │ vsri.32 d19, d30, #4 │ │ vqrdmlah.s , , d4[0] │ │ movs r4, r2 │ │ │ │ 000ca278 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -48447,18 +48449,18 @@ │ │ blx 1fe130 │ │ nop │ │ ldr r5, [sp, #488] @ 0x1e8 │ │ movs r3, r2 │ │ subs r2, r1, #0 │ │ movs r4, r2 │ │ ldrb r6, [r3, #3] │ │ - vrsra.u64 d20, d9, #4 │ │ + @ instruction: 0xfffc2893 │ │ vrshr.u64 d19, d24, #4 │ │ vabs.f , q7 │ │ - vrsra.u32 q10, , #4 │ │ + vqrshrun.s64 d18, , #4 │ │ vrshr.u64 d19, d6, #4 │ │ vcvt.u16.f16 d17, d30, #3 │ │ movs r4, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #16 │ │ @@ -49319,32 +49321,32 @@ │ │ movs r4, r2 │ │ strh r3, [r0, #32] │ │ vsra.u64 , , #5 │ │ vsli.32 q12, q0, #27 │ │ @ instruction: 0xfffc9540 │ │ movs r3, r2 │ │ str r1, [sp, #652] @ 0x28c │ │ - vsli.32 d18, d23, #27 │ │ + vshll.u32 q8, d17, #27 │ │ vsri.32 , , #4 │ │ - vqshlu.s64 , , #60 @ 0x3c │ │ - @ instruction: 0xfffc3b91 │ │ + @ instruction: 0xfffc3bf7 │ │ + vrev32. d18, d11 │ │ vsri.64 d25, d2, #4 │ │ movs r3, r2 │ │ lsls r1, r4, #16 │ │ - vcge.f q9, , #0 │ │ + @ instruction: 0xfffd09bd │ │ vpaddl.u d22, d16 │ │ vcls.s q12, q11 │ │ vsri.32 , q9, #4 │ │ movs r3, r2 │ │ cbz r1, cadc4 │ │ - vqshlu.s32 d21, d25, #28 │ │ - vtbx.8 d19, {d28-d30}, d13 │ │ + @ instruction: 0xfffc3b33 │ │ + vqrdmlsh.s , q14, d7[0] │ │ @ instruction: 0xfffc93ce │ │ movs r3, r2 │ │ - movs r4, #11 │ │ + lsrs r5, r0, #4 │ │ vcls.s d17, d6 │ │ movs r4, r2 │ │ asrs r6, r7, #15 │ │ movs r4, r2 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #8 │ │ @@ -49628,27 +49630,27 @@ │ │ movs r4, r2 │ │ strh r5, [r7, #4] │ │ @ instruction: 0xfffb8e91 │ │ vcvtp.s32.f32 d24, d12 │ │ vsra.u64 , q14, #4 │ │ movs r3, r2 │ │ ldrh r7, [r3, #50] @ 0x32 │ │ - vsra.u64 q9, , #5 │ │ + vcvt.f32.u32 q8, │ │ vrev16. d27, d31 │ │ - vrsra.u64 d21, d25, #4 │ │ - vtbx.8 d19, {d12}, d13 │ │ - vaddw.u q9, q14, d19 │ │ + @ instruction: 0xfffc38b3 │ │ + vqrdmulh.s , q6, d7[0] │ │ + vqshlu.s64 d16, d13, #60 @ 0x3c │ │ vcvt.u32.f32 , q9, #4 │ │ vsra.u32 d24, d24, #4 │ │ vrev16. , q2 │ │ movs r3, r2 │ │ sub sp, #20 │ │ - vsubw.u , q6, d13 │ │ - vqneg.s d19, d17 │ │ - vshr.u64 q9, , #4 │ │ + vtbl.8 d19, {d12}, d7 │ │ + @ instruction: 0xfffc1c9b │ │ + vsli.64 q8, , #60 @ 0x3c │ │ vshr.u64 , q6, #4 │ │ movs r4, r2 │ │ asrs r4, r2, #3 │ │ movs r4, r2 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldrb.w ip, [r1] │ │ @@ -49863,23 +49865,23 @@ │ │ movs r4, r2 │ │ ldrb r7, [r2, #23] │ │ vtbl.8 d24, {d27-d30}, d27 │ │ @ instruction: 0xfffb7f24 │ │ vcvt.u32.f32 d24, d4, #4 │ │ movs r3, r2 │ │ ldrh r5, [r6, #26] │ │ - @ instruction: 0xfffb1f09 │ │ + vrecpe.u32 d16, d3 │ │ vqrdmlah.s q13, q6, d5[0] │ │ - vrev32. , │ │ + @ instruction: 0xfffc35c9 │ │ @ instruction: 0xfffc5cba │ │ @ instruction: 0xfffc7e80 │ │ @ instruction: 0xfffc8e8c │ │ movs r3, r2 │ │ add r5, sp, #812 @ 0x32c │ │ - vshr.u32 , , #4 │ │ + @ instruction: 0xfffc354d │ │ vcvt.f32.u32 q8, q7, #4 │ │ movs r4, r2 │ │ lsrs r6, r2, #25 │ │ movs r4, r2 │ │ │ │ 000cb2fc : │ │ push {r7, lr} │ │ @@ -50084,23 +50086,23 @@ │ │ movs r4, r2 │ │ ldrb r7, [r0, #14] │ │ vqrshrn.u64 d24, , #5 │ │ @ instruction: 0xfffb7cd4 │ │ vqdmulh.s q12, q14, d4[0] │ │ movs r3, r2 │ │ ldrh r5, [r4, #8] │ │ - @ instruction: 0xfffb1cb9 │ │ + vsra.u64 d16, d19, #5 │ │ @ instruction: 0xfffcabf5 │ │ - vcvt.f32.u32 q10, , #4 │ │ + vrsra.u32 , , #4 │ │ vtbx.8 d21, {d12-d14}, d26 │ │ vcvt.f16.u16 d23, d16, #4 │ │ vcvt.f16.u16 d24, d28, #4 │ │ movs r3, r2 │ │ add r3, sp, #492 @ 0x1ec │ │ - @ instruction: 0xfffc4e03 │ │ + vrshr.u64 , , #4 │ │ vdup.32 d16, d14[1] │ │ movs r4, r2 │ │ lsrs r6, r0, #16 │ │ movs r4, r2 │ │ │ │ 000cb54c : │ │ push {r7, lr} │ │ @@ -50320,23 +50322,23 @@ │ │ movs r4, r2 │ │ ldrb r3, [r3, #4] │ │ vcvt.f32.u32 q12, │ │ vtbx.8 d23, {d11-d13}, d24 │ │ @ instruction: 0xfffc8a58 │ │ movs r3, r2 │ │ strh r1, [r7, #52] @ 0x34 │ │ - vtbx.8 d17, {d11-d13}, d13 │ │ - vtbl.8 d26, {d28-d29}, d9 │ │ - vcvt.f16.u16 d20, d3, #4 │ │ + vqrdmlsh.s , , d7[0] │ │ + vtbl.8 d26, {d27-d28}, d9 │ │ + vrev16. d19, d13 │ │ vqshl.u64 , q15, #60 @ 0x3c │ │ vtbx.8 d23, {d28-d29}, d4 │ │ @ instruction: 0xfffc89d0 │ │ movs r3, r2 │ │ add r1, sp, #60 @ 0x3c │ │ - @ instruction: 0xfffc4b97 │ │ + vshr.u64 d19, d1, #4 │ │ vtbl.8 d16, {d28-d29}, d18 │ │ movs r4, r2 │ │ lsrs r2, r3, #6 │ │ movs r4, r2 │ │ │ │ 000cb7b8 : │ │ push {r7, lr} │ │ @@ -50540,23 +50542,23 @@ │ │ movs r4, r2 │ │ strb r7, [r1, #27] │ │ vrsqrte.u32 d24, d19 │ │ vqshrun.s64 d23, q6, #5 │ │ vtbl.8 d24, {d12}, d12 │ │ movs r3, r2 │ │ strh r5, [r5, #34] @ 0x22 │ │ - vtbl.8 d17, {d11}, d1 │ │ - vqshl.u32 d26, d29, #28 │ │ - vtbx.8 d20, {d28-d29}, d7 │ │ + @ instruction: 0xfffbfcfb │ │ + vqshl.u32 d26, d29, #27 │ │ + vqrdmlah.s q9, q14, d1[0] │ │ vsli.64 d21, d18, #60 @ 0x3c │ │ vqshl.u32 , q12, #28 │ │ vqneg.s d24, d4 │ │ movs r3, r2 │ │ add r6, pc, #780 @ (adr r6, cbd04 , cv::Size_, cv::detail::CheckContext const&)@@Base+0x94>) │ │ - vtbx.8 d20, {d12-d13}, d11 │ │ + vqrdmlah.s q9, q6, d5[0] │ │ vqshl.u32 q8, q3, #28 │ │ movs r4, r2 │ │ lsls r6, r1, #29 │ │ movs r4, r2 │ │ │ │ 000cba04 : │ │ push {r7, lr} │ │ @@ -50766,23 +50768,23 @@ │ │ movs r4, r2 │ │ strb r3, [r5, #17] │ │ vrshr.u32 d24, d31, #5 │ │ vsli.64 d23, d24, #59 @ 0x3b │ │ vabal.u q12, d28, d24 │ │ movs r3, r2 │ │ strh r1, [r1, #16] │ │ - vsli.64 d17, d13, #59 @ 0x3b │ │ - vsri.64 q13, , #4 │ │ - vqabs.s q10, │ │ + @ instruction: 0xfffbfa97 │ │ + vsri.64 q13, , #5 │ │ + vcvt.f16.u16 q9, , #4 │ │ @ instruction: 0xfffc534a │ │ vsli.32 d23, d0, #28 │ │ vsli.32 d24, d12, #28 │ │ movs r3, r2 │ │ add r4, pc, #364 @ (adr r4, cbdd0 , cv::Size_, cv::detail::CheckContext const&)@@Base+0x160>) │ │ - vpadal.u q10, │ │ + @ instruction: 0xfffc2bdd │ │ vclz.i q8, q12 │ │ movs r4, r2 │ │ lsls r0, r4, #19 │ │ movs r4, r2 │ │ │ │ 000cbc70 , cv::Size_, cv::detail::CheckContext const&)@@Base>: │ │ push {r7, lr} │ │ @@ -50990,23 +50992,23 @@ │ │ movs r4, r2 │ │ strb r7, [r7, #7] │ │ @ instruction: 0xfffb7fd3 │ │ vcvtm.s32.f32 , q6 │ │ vrsra.u32 d24, d28, #4 │ │ movs r3, r2 │ │ ldrb r5, [r3, #30] │ │ - vrsra.u32 d17, d17, #5 │ │ - vpaddl.s q13, │ │ - vsri.64 q10, , #4 │ │ + vtbl.8 d31, {d11}, d27 │ │ + vcvtp.s32.f32 q13, │ │ + @ instruction: 0xfffc29f1 │ │ vrev32. , q10 │ │ vpaddl.u d23, d26 │ │ vrshr.u64 d24, d22, #4 │ │ movs r3, r2 │ │ add r1, pc, #980 @ (adr r1, cc298 ) │ │ - vsri.32 q10, , #4 │ │ + vqrshrn.u64 d18, , #4 │ │ vpaddl.u d16, d8 │ │ movs r4, r2 │ │ lsls r0, r0, #10 │ │ movs r4, r2 │ │ │ │ 000cbed0 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -51174,24 +51176,24 @@ │ │ nop │ │ lsls r6, r6, #6 │ │ movs r4, r2 │ │ ldr r7, [pc, #572] @ (cc2bc ) │ │ @ instruction: 0xfffc01c8 │ │ movs r4, r2 │ │ add r0, pc, #564 @ (adr r0, cc2bc ) │ │ - @ instruction: 0xfffcda98 │ │ + @ instruction: 0xfffcbf92 │ │ vcvtp.s32.f32 d25, d20 │ │ vshr.u32 q13, , #4 │ │ - vrshr.u64 q10, , #4 │ │ - vqshl.u32 q9, , #28 │ │ + vqshl.u64 q9, , #60 @ 0x3c │ │ + vdup.32 q8, d27[1] │ │ vshr.u32 q12, q9, #4 │ │ movs r3, r2 │ │ bl d209c │ │ - asrs r3, r5, #2 │ │ - vrev32. d16, d16 │ │ + bl ffe7209e <__cxa_new_handler@@Base+0xffc6043a> │ │ + lsls r0, r4, #2 │ │ movs r4, r2 │ │ lsls r0, r3, #2 │ │ movs r4, r2 │ │ │ │ 000cc0b0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -51351,21 +51353,21 @@ │ │ blx 1fe880 │ │ blx 1fe130 │ │ vshr.u16 d16, d3, #10 │ │ ldr r5, [pc, #700] @ (cc510 ) │ │ vqrdmlsh.s , q14, d24[0] │ │ movs r3, r2 │ │ ldr r6, [sp, #692] @ 0x2b4 │ │ - @ instruction: 0xfffcd8b8 │ │ + @ instruction: 0xfffcbdb2 │ │ vcvta.s32.f32 , q2 │ │ vcvt.f32.u32 , , #4 │ │ - vshr.u64 q10, , #4 │ │ - vsli.64 d18, d1, #60 @ 0x3c │ │ - vqrdmlah.s q8, q14, d23[0] │ │ - vqrdmlah.s , q14, d10[0] │ │ + vsli.64 q9, , #60 @ 0x3c │ │ + vtbl.8 d16, {d28-d30}, d11 │ │ + @ instruction: 0xfffcf3e1 │ │ + vqrdmlah.s , , d10[0] │ │ movs r3, r2 │ │ mcr2 0, 6, r0, cr2, cr3, {0} │ │ │ │ 000cc27c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -51502,18 +51504,18 @@ │ │ blx 1fe880 │ │ blx 1fe130 │ │ mcr2 0, 0, r0, cr10, cr3, {0} │ │ ldr r3, [pc, #908] @ (cc774 ) │ │ vcvt.f32.u32 d31, d12, #4 │ │ movs r3, r2 │ │ ldr r4, [sp, #900] @ 0x384 │ │ - vpadal.u , q14 │ │ + vtbx.8 d27, {d28-d31}, d22 │ │ vcvt.f32.u32 q12, q12, #5 │ │ vmull.u , d28, d21 │ │ - vcvt.u32.f32 d19, d17, #4 │ │ + vcls.s d18, d27 │ │ vcvt.u16.f16 d31, d22, #4 │ │ movs r3, r2 │ │ stc2 0, cr0, [lr, #-76]! @ 0xffffffb4 │ │ │ │ 000cc408 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -51749,15 +51751,15 @@ │ │ blx 1fe130 │ │ nop │ │ smlsdx r0, r0, r3, r0 │ │ ldr r1, [pc, #100] @ (cc6d8 ) │ │ @ instruction: 0xfffcfb52 │ │ movs r3, r2 │ │ ldr r2, [sp, #92] @ 0x5c │ │ - vmull.u , d28, d14 │ │ + vaddw.u q15, q14, d8 │ │ vtbl.8 d31, {d27-d29}, d28 │ │ movs r3, r2 │ │ @ instruction: 0xfaa40013 │ │ │ │ 000cc688 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -51908,18 +51910,18 @@ │ │ blx 1fe130 │ │ nop │ │ vld1.8 @ instruction: 0xf9e20013 │ │ @ instruction: 0x47bb │ │ @ instruction: 0xfffcf9f4 │ │ movs r3, r2 │ │ ldr r0, [sp, #740] @ 0x2e4 │ │ - vpaddl.u , q2 │ │ + vqshl.u64 d27, d30, #60 @ 0x3c │ │ @ instruction: 0xfffb8a50 │ │ vqrshrun.s64 d25, , #4 │ │ - vtbl.8 d19, {d12-d15}, d9 │ │ + vrev64. d18, d3 │ │ vtbl.8 d31, {d12-d13}, d12 │ │ movs r3, r2 │ │ vst4.8 {d0-d3}, [r4 :64], r3 │ │ │ │ 000cc834 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -52070,18 +52072,18 @@ │ │ blx 1fe130 │ │ nop │ │ ldrh.w r0, [r6, r3, lsl #1] │ │ mov r7, r1 │ │ vtbx.8 d31, {d12}, d8 │ │ movs r3, r2 │ │ str r7, [sp, #52] @ 0x34 │ │ - vsra.u32 d29, d8, #4 │ │ + vqshlu.s32 d27, d2, #28 │ │ vtbl.8 d24, {d27}, d20 │ │ vqshlu.s64 , , #60 @ 0x3c │ │ - vqrshrn.u64 d19, , #4 │ │ + vcvt.f32.u32 , , #4 │ │ vqabs.s , q8 │ │ movs r3, r2 │ │ @ instruction: 0xf7580013 │ │ │ │ 000cc9e0 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -52232,18 +52234,18 @@ │ │ blx 1fe130 │ │ nop │ │ @ instruction: 0xf68a0013 │ │ add r3, ip │ │ vqshlu.s64 d31, d12, #60 @ 0x3c │ │ movs r3, r2 │ │ str r5, [sp, #388] @ 0x184 │ │ - vqrdmlsh.s q14, q6, d28[0] │ │ + vcls.s , q11 │ │ vqshlu.s64 q12, q12, #59 @ 0x3b │ │ vabal.u , d12, d21 │ │ - vqshl.u64 d19, d17, #60 @ 0x3c │ │ + vmull.u , d28, d27 │ │ vsli.64 d31, d20, #60 @ 0x3c │ │ movs r3, r2 │ │ sub.w r0, ip, #9633792 @ 0x930000 │ │ │ │ 000ccb8c : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -52396,18 +52398,18 @@ │ │ blx 1fe130 │ │ nop │ │ @ instruction: 0xf4da0013 │ │ cmp r3, r6 │ │ vclz.i , q14 │ │ movs r3, r2 │ │ str r3, [sp, #708] @ 0x2c4 │ │ - @ instruction: 0xfffccdbc │ │ + vrshr.u64 d27, d22, #4 │ │ vrecpe.f32 q12, q4 │ │ vrsra.u32 , , #4 │ │ - vpadal.s d19, d1 │ │ + @ instruction: 0xfffc1afb │ │ vcls.s d31, d0 │ │ movs r3, r2 │ │ @ instruction: 0xf3f80013 │ │ │ │ 000ccd40 , cv::detail::CheckContext const&)@@Base>: │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -52558,18 +52560,18 @@ │ │ blx 1fe880 │ │ blx 1fe130 │ │ ssat16 r0, #20, r6 │ │ lsrs r7, r7 │ │ vrsra.u32 d31, d24, #4 │ │ movs r3, r2 │ │ str r1, [sp, #1012] @ 0x3f4 │ │ - vdup.32 d28, d8[1] │ │ + vrev16. d27, d2 │ │ vrsra.u64 d24, d4, #5 │ │ @ instruction: 0xfffc91c1 │ │ - vcls.s , │ │ + vtbx.8 d17, {d12-d13}, d7 │ │ vrshr.u32 , q1, #4 │ │ movs r3, r2 │ │ movw r0, #40979 @ 0xa013 │ │ │ │ 000cceec , std::__ndk1::allocator > const&, cv::detail::CheckContext const&)@@Base>: │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -52710,18 +52712,18 @@ │ │ blx 1fe880 │ │ blx 1fe130 │ │ @ instruction: 0xf1920013 │ │ subs r7, #107 @ 0x6b │ │ vaddw.u , q14, d20 │ │ movs r3, r2 │ │ str r0, [sp, #420] @ 0x1a4 │ │ - @ instruction: 0xfffcca74 │ │ + vqrdmlsh.s q13, q6, d30[0] │ │ vcvtp.s32.f32 d24, d0 │ │ vrev64. d25, d29 │ │ - vrshr.u64 d19, d25, #4 │ │ + vqshl.u64 d17, d19, #60 @ 0x3c │ │ vshr.u64 d31, d30, #4 │ │ movs r3, r2 │ │ @ instruction: 0xf0b60013 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r1 │ │ ldr r1, [pc, #44] @ (cd0b4 , std::__ndk1::allocator > const&, cv::detail::CheckContext const&)@@Base+0x1c8>) │ │ @@ -52737,16 +52739,16 @@ │ │ ldr r1, [r4, #4] │ │ blx 1fead0 │ │ ldr r1, [pc, #20] @ (cd0bc , std::__ndk1::allocator > const&, cv::detail::CheckContext const&)@@Base+0x1d0>) │ │ movs r2, #1 │ │ add r1, pc │ │ ldmia.w sp!, {r4, r6, r7, lr} │ │ b.w c50d0 │ │ - bl 2dd0ae <__cxa_new_handler@@Base+0xcb44a> │ │ - asrs r6, r7, #11 │ │ + bvc.n cd0ca , std::__ndk1::allocator > const&, bool, cv::Param, void*) const@@Base+0xa> │ │ + vrshr.u64 , q15, #5 │ │ vcgt.s d23, d3, #0 │ │ Address 0xcd0be is out of bounds. │ │ │ │ │ │ 000cd0c0 , std::__ndk1::allocator > const&, bool, cv::Param, void*) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -53213,23 +53215,23 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #96] @ 0x60 │ │ blx 1fe100 │ │ blx 1fe130 │ │ vmov.i32 d16, #67 @ 0x00000043 │ │ ldrb r2, [r1, r2] │ │ @ instruction: 0xfffc5b11 │ │ - @ instruction: 0xfffbddd8 │ │ - vsri.32 , q13, #5 │ │ - vtbx.8 d26, {d28-d29}, d11 │ │ + vrshr.u64 q14, q1, #5 │ │ + vqrshrn.u64 d31, q10, #5 │ │ + vqrdmlah.s q12, , d5[0] │ │ vqshlu.s32 d30, d22, #27 │ │ @ instruction: 0xfffc7cfb │ │ @ instruction: 0xfffcecd2 │ │ movs r3, r2 │ │ subs r6, r6, #6 │ │ - vcvt.u16.f16 , , #3 │ │ + vclt.s q15, , #0 │ │ vsli.64 , q8, #59 @ 0x3b │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ ldrb r2, [r1, #0] │ │ mov r8, r0 │ │ ldrd r0, r9, [r1, #4] │ │ adds r1, #1 │ │ @@ -53785,18 +53787,18 @@ │ │ movs r0, r0 │ │ cmp r1, #189 @ 0xbd │ │ movs r0, r0 │ │ b.n cd9c4 , std::__ndk1::allocator > const&, bool, cv::Param, void*) const@@Base+0x904> │ │ movs r3, r2 │ │ str r0, [sp, #852] @ 0x354 │ │ @ instruction: 0xfffc61ce │ │ - vcvt.f32.u32 d29, d28 │ │ + vtbl.8 d27, {d27-d30}, d22 │ │ vrsqrte.f32 q11, q8 │ │ @ instruction: 0xfffc61ee │ │ - vcvt.f32.u32 , q6 │ │ + vtbx.8 d27, {d27-d30}, d6 │ │ vqshlu.s32 q15, q2, #27 │ │ movs r3, r2 │ │ b.n cd77c , std::__ndk1::allocator > const&, bool, cv::Param, void*) const@@Base+0x6bc> │ │ movs r3, r2 │ │ │ │ 000cdbc8 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -54071,23 +54073,23 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #32] │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ b.n cd814 , std::__ndk1::allocator > const&, bool, cv::Param, void*) const@@Base+0x754> │ │ movs r3, r2 │ │ - lsrs r0, r3, #8 │ │ - vaddw.u q13, q14, d29 │ │ - vrsqrte.f32 d17, d24 │ │ - @ instruction: 0xfffc73e3 │ │ + vrecps.f16 , q9, │ │ + strh r7, [r4, #52] @ 0x34 │ │ + vtbl.8 d31, {d27-d29}, d18 │ │ + vcvtm.u32.f32 , │ │ vrsra.u32 q15, q0, #4 │ │ movs r3, r2 │ │ add r2, sp, #868 @ 0x364 │ │ vpaddl.s , │ │ - vabal.u , d28, d24 │ │ + vtbl.8 d27, {d28-d30}, d18 │ │ vsli.64 d27, d16, #59 @ 0x3b │ │ add r7, sp, #8 │ │ mov r5, r0 │ │ ldrb r0, [r1, #0] │ │ mov ip, r2 │ │ ldrd r3, r2, [r1, #4] │ │ ands.w r4, r0, #1 │ │ @@ -54475,16 +54477,16 @@ │ │ mov.w r9, #0 │ │ add r1, pc │ │ str r1, [sp, #4] │ │ movs r1, #0 │ │ str r1, [sp, #8] │ │ b.n ce31a , std::__ndk1::allocator > const&)@@Base+0x42e> │ │ nop │ │ - @ instruction: 0xb8f0 │ │ - vcvt.f32.s32 , q7 │ │ + ldr r5, [sp, #936] @ 0x3a8 │ │ + vtbx.8 d25, {d11-d14}, d8 │ │ vqrdmulh.s , , d15[0] │ │ vsli.32 d25, d15, #28 │ │ blx 1fe100 │ │ ldrd r0, r1, [sp, #136] @ 0x88 │ │ movw r2, #43691 @ 0xaaab │ │ movt r2, #43690 @ 0xaaaa │ │ add.w r9, r9, #1 │ │ @@ -55503,18 +55505,18 @@ │ │ ldr r2, [r2, #0] │ │ blx 1fe1b0 │ │ b.n cef9e , std::__ndk1::allocator > const&, char, char) const@@Base+0x5aa> │ │ add r0, sp, #184 @ 0xb8 │ │ bl d0484 │ │ add r0, sp, #184 @ 0xb8 │ │ bl aac0c │ │ - add r6, sp, #120 @ 0x78 │ │ + str r3, [sp, #96] @ 0x60 │ │ vqrdmulh.s q12, , d28[0] │ │ - vshr.u64 , q3, #4 │ │ - vcvta.u32.f32 d25, d22 │ │ + vsli.64 , q0, #60 @ 0x3c │ │ + vrsqrte.f32 d23, d16 │ │ vshr.u32 d18, d28, #5 │ │ blx 1fe1a0 │ │ ldr r1, [pc, #808] @ (cf12c , std::__ndk1::allocator > const&, char, char) const@@Base+0x738>) │ │ mov r6, r0 │ │ add r1, pc │ │ add r0, sp, #112 @ 0x70 │ │ bl aa8fc const&, std::__ndk1::basic_string, std::__ndk1::allocator > const&) const@@Base+0x78> │ │ @@ -55819,37 +55821,37 @@ │ │ itt ne │ │ ldrne r0, [sp, #224] @ 0xe0 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ bvs.n cf03c , std::__ndk1::allocator > const&, char, char) const@@Base+0x648> │ │ movs r3, r2 │ │ - b.n cf732 │ │ - @ instruction: 0xfffbab5c │ │ - vrecpe.u32 d28, d24 │ │ + ldmia r0, {r0, r2} │ │ + vshr.u32 , q3, #5 │ │ + vtbl.8 d26, {d11-d12}, d18 │ │ vrshr.u64 , q10, #5 │ │ movs r3, r2 │ │ bcs.n cf118 , std::__ndk1::allocator > const&, char, char) const@@Base+0x724> │ │ movs r3, r2 │ │ ldrh r6, [r7, #38] @ 0x26 │ │ - vqrdmlsh.s q12, q14, d24[0] │ │ - @ instruction: 0xfffb8fb8 │ │ - vrshr.u32 d30, d13, #5 │ │ - vtbx.8 d26, {d11-d13}, d30 │ │ - vrsra.u32 d28, d26, #5 │ │ + vclz.i , q9 │ │ + vsri.64 d23, d18, #5 │ │ + vqshl.u32 d28, d7, #27 │ │ + vqrdmlsh.s q12, , d24[0] │ │ + vqshrun.s64 d26, q10, #5 │ │ vcvtp.s32.f32 d29, d6 │ │ movs r3, r2 │ │ bcs.n cf15c , std::__ndk1::allocator > const&, char, char) const@@Base+0x768> │ │ movs r3, r2 │ │ ldrh r4, [r5, #32] │ │ - vcvt.u32.f32 d24, d6, #4 │ │ - vqrdmlah.s q12, , d22[0] │ │ - vcvtn.s32.f32 q15, │ │ - @ instruction: 0xfffba99c │ │ - vcvtp.s32.f32 q14, q12 │ │ + vsri.32 d23, d0, #4 │ │ + vcvtm.u32.f32 , q8 │ │ + vcvt.f32.s32 q14, │ │ + @ instruction: 0xfffb8e96 │ │ + vcvt.s32.f32 q13, q9 │ │ vsra.u32 d29, d20, #5 │ │ movs r3, r2 │ │ bne.n cf1d8 , std::__ndk1::allocator > const&, char, bool) const@@Base+0x68> │ │ movs r3, r2 │ │ bcc.n cf0d4 , std::__ndk1::allocator > const&, char, char) const@@Base+0x6e0> │ │ movs r3, r2 │ │ │ │ @@ -56121,15 +56123,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #56] @ 0x38 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldmia r7!, {r3, r4} │ │ movs r3, r2 │ │ - add r5, pc, #856 @ (adr r5, cf7ac ) │ │ + ldrh r0, [r2, #22] │ │ vmull.u q14, d27, d28 │ │ movs r3, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ ldr r5, [r0, #0] │ │ mov r4, r0 │ │ @@ -56767,16 +56769,16 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ stmia r7!, {r1, r2, r6, r7} │ │ movs r3, r2 │ │ adds r6, #10 │ │ vrev64. q14, q3 │ │ - vqshl.u32 , q4, #28 │ │ - vcvt.u16.f16 d30, d10, #5 │ │ + vcvt.f16.u16 , q1, #4 │ │ + vrshr.u32 d29, d4, #5 │ │ vqshlu.s32 q14, q2, #27 │ │ movs r3, r2 │ │ │ │ 000cfab8 : │ │ ldr r0, [r0, #0] │ │ ldrb r0, [r0, #0] │ │ eor.w r0, r0, #1 │ │ @@ -57148,15 +57150,15 @@ │ │ lsls r0, r5, #1 │ │ mov r4, r9 │ │ strb.w r0, [sp, #16] │ │ cbnz r5, cfeca │ │ b.n cfed4 │ │ nop │ │ sbcs r0, r3 │ │ - vqrdmlah.s , , d18[0] │ │ + vrsra.u32 q12, q6, #5 │ │ vcvta.s32.f32 , │ │ movs r7, r0 │ │ mov sl, r9 │ │ mov r9, fp │ │ add.w fp, r0, #1 │ │ mov r0, fp │ │ blx 1fe160 │ │ @@ -57239,25 +57241,25 @@ │ │ ldrne r0, [sp, #40] @ 0x28 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ stmia r5!, {r2, r3, r7} │ │ movs r3, r2 │ │ strb r5, [r1, r6] │ │ - @ instruction: 0xfffc9cba │ │ + vsra.u64 d24, d20, #4 │ │ vsli.32 , q5, #27 │ │ - vtbx.8 d30, {d28-d30}, d16 │ │ + @ instruction: 0xfffccfda │ │ vsra.u32 q14, q3, #5 │ │ movs r3, r2 │ │ ldr r0, [r0, #108] @ 0x6c │ │ - vtbx.8 d30, {d28-d29}, d21 │ │ - vshr.u64 d24, d8, #5 │ │ - vqshrun.s64 d30, , #5 │ │ - vtbx.8 d25, {d27-d28}, d16 │ │ - vqshl.u64 q15, q12, #59 @ 0x3b │ │ + @ instruction: 0xfffccedf │ │ + vsli.64 d22, d2, #59 @ 0x3b │ │ + @ instruction: 0xfffbcd2b │ │ + @ instruction: 0xfffb7eda │ │ + @ instruction: 0xfffbccf2 │ │ vcvtm.u32.f32 , q1 │ │ vsli.64 d27, d16, #60 @ 0x3c │ │ add r7, sp, #8 │ │ mov r5, r0 │ │ ldrb r0, [r2, #0] │ │ mov ip, r1 │ │ ldrd r3, r1, [r2, #4] │ │ @@ -57540,15 +57542,15 @@ │ │ ldr r1, [pc, #16] @ (d02ac ) │ │ add r1, pc │ │ ldr.w r0, [r1, r0, lsl #2] │ │ bx lr │ │ ldr r0, [pc, #4] @ (d02a8 ) │ │ add r0, pc │ │ bx lr │ │ - str r7, [sp, #408] @ 0x198 │ │ + ldrb r0, [r4, #17] │ │ @ instruction: 0xfffb3df6 │ │ movs r3, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #12 │ │ str r1, [sp, #8] │ │ @@ -63870,21 +63872,21 @@ │ │ add r0, sp, #588 @ 0x24c │ │ blx 1fe340 │ │ blx 1fe130 │ │ ldrb r0, [r5, #30] │ │ movs r3, r2 │ │ lsrs r3, r0, #20 │ │ vpaddl.s q10, q9 │ │ - @ instruction: 0xfffc6da4 │ │ + vrshr.u64 d21, d14, #4 │ │ vtbx.8 d30, {d11-d13}, d11 │ │ vqmovun.s64 d20, q1 │ │ - @ instruction: 0xfffc6d84 │ │ - vcvtp.s32.f32 q13, q8 │ │ + vrshr.u32 , q15, #4 │ │ + vqshl.u32 q12, q5, #27 │ │ vcvtp.s32.f32 d20, d18 │ │ - vqrdmulh.s q11, q6, d20[0] │ │ + vrshr.u32 , q7, #4 │ │ vcvt.f16.u16 d23, d8, #5 │ │ movs r3, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #80 @ 0x50 │ │ mov r4, r0 │ │ @@ -63984,17 +63986,17 @@ │ │ blx 1fe130 │ │ add r0, sp, #20 │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ ldrb r4, [r3, #11] │ │ movs r3, r2 │ │ - strh r4, [r3, r6] │ │ + subs r0, #150 @ 0x96 │ │ vrecpe.u32 d16, d20 │ │ - vcvt.s32.f32 , │ │ + vdup.8 , d25[5] │ │ vshll.u32 , d30, #27 │ │ movs r3, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ mov r4, r0 │ │ blx 1fe070 │ │ @@ -64174,15 +64176,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrb r6, [r4, #1] │ │ movs r3, r2 │ │ bge.n d493e const&, cv::TermCriteria)@@Base+0x6e> │ │ vmovn.i64 d16, q0 │ │ - vtbx.8 d22, {d27-d28}, d2 │ │ + @ instruction: 0xfffb4ebc │ │ vtbl.8 d23, {d11}, d20 │ │ movs r3, r2 │ │ │ │ 000d48d0 const&, cv::TermCriteria)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -70708,15 +70710,15 @@ │ │ movs r3, r2 │ │ @ instruction: 0xb82e │ │ movs r2, r2 │ │ @ instruction: 0xb6d2 │ │ movs r2, r2 │ │ str r7, [sp, #672] @ 0x2a0 │ │ vtrn.32 d25, d16 │ │ - vrsqrte.u32 q10, q1 │ │ + @ instruction: 0xfffb29bc │ │ Address 0xd8c76 is out of bounds. │ │ │ │ │ │ 000d8c78 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -71063,21 +71065,21 @@ │ │ movs r2, r2 │ │ b.n d88c6 │ │ vabal.u , d15, d4 │ │ movs r2, r2 │ │ bl ffe67022 <__cxa_new_handler@@Base+0xffc553be> │ │ cbz r2, d9048 │ │ vtbl.8 d30, {d27-d30}, d27 │ │ - vcvtn.s32.f32 d20, d20 │ │ + vqshlu.s32 d18, d14, #27 │ │ vmull.u , d27, d1 │ │ vcvt.u16.f16 d30, d23, #4 │ │ - vrshr.u64 d20, d16, #5 │ │ + vcvt.u32.f32 d18, d26 │ │ vsri.32 d25, d22, #5 │ │ vtbx.8 d30, {d26-d29}, d13 │ │ - vcvtn.s32.f32 q10, q3 │ │ + vcvt.f32.s32 q9, q0 │ │ vcvtn.u32.f32 , q2 │ │ movs r3, r2 │ │ │ │ 000d904c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -71476,15 +71478,15 @@ │ │ vtbx.8 d30, {d10-d12}, d22 │ │ vsri.32 d20, d0, #5 │ │ vdup.32 , d6[1] │ │ vtbl.8 d30, {d26-d27}, d12 │ │ @ instruction: 0xfffbaada │ │ vdup.16 d25, d22[2] │ │ vtbx.8 d30, {d10-d11}, d28 │ │ - vqrdmlah.s , , d10[0] │ │ + vcvtm.s32.f32 q9, q2 │ │ vtbx.8 d25, {d27-d30}, d22 │ │ vtbl.8 d30, {d10-d11}, d28 │ │ vqrdmulh.s q9, , d22[0] │ │ movs r3, r2 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ ldr r5, [r0, #0] │ │ @@ -71839,18 +71841,18 @@ │ │ bl d9480 │ │ add r0, sp, #104 @ 0x68 │ │ blx 1fe340 │ │ blx 1fe130 │ │ cmp r3, #218 @ 0xda │ │ movs r3, r2 │ │ revsh r0, r7 │ │ - vcvtm.s32.f32 , q5 │ │ + vtbx.8 d29, {d11}, d4 │ │ vsli.32 d30, d16, #26 │ │ - vcvt.u32.f32 d30, d5 │ │ - @ instruction: 0xfffaf36a │ │ + vcvt.f16.u16 q14, , #5 │ │ + vtbx.8 d29, {d10}, d20 │ │ vsli.32 q15, q0, #26 │ │ vtbl.8 d18, {d11-d12}, d26 │ │ movs r3, r2 │ │ │ │ 000d984c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -72283,16 +72285,16 @@ │ │ blx 1fe340 │ │ add r0, sp, #172 @ 0xac │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ movs r4, #244 @ 0xf4 │ │ movs r3, r2 │ │ - asrs r1, r0, #31 │ │ - vshr.u32 d19, d24, #5 │ │ + ldc2 15, cr15, [fp], #1000 @ 0x3e8 │ │ + adds r0, #56 @ 0x38 │ │ vrev32. q15, q8 │ │ vrecpe.u32 d18, d24 │ │ movs r3, r2 │ │ │ │ 000d9cd0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -75978,15 +75980,15 @@ │ │ add r0, sp, #16 │ │ bl aa700 │ │ blx 1fe130 │ │ bl aa778 │ │ nop │ │ vshr.u32 d16, d2, #24 │ │ bl fffcb59a <__cxa_new_handler@@Base+0xffdb9936> │ │ - cmp r7, #185 @ 0xb9 │ │ + asrs r3, r6, #18 │ │ vcvt.u32.f32 d17, d3, #5 │ │ @ instruction: 0xfffcfb5a │ │ movs r2, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #44 @ 0x2c │ │ @@ -76122,20 +76124,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #36] @ 0x24 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ @ instruction: 0xfad40012 │ │ ldmia r3!, {r1, r5, r6} │ │ - vcvtn.s32.f32 q9, q14 │ │ + vcvt.f32.s32 q8, q11 │ │ @ instruction: 0xfffb1dab │ │ vshll.u32 , d10, #28 │ │ movs r2, r2 │ │ - cmp r6, #75 @ 0x4b │ │ - vcvtn.s32.f32 q9, q5 │ │ + asrs r5, r0, #13 │ │ + vcvt.f32.s32 q8, q2 │ │ @ instruction: 0xfffb1d89 │ │ vsli.64 , q8, #60 @ 0x3c │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ ldr.w ip, [r7, #20] │ │ cmp.w ip, #0 │ │ beq.n dc772 const&, void*, int, int)@@Base+0x6da> │ │ @@ -77300,15 +77302,15 @@ │ │ blx 1fe340 │ │ add r0, sp, #24 │ │ bl aa700 │ │ blx 1fe130 │ │ ldrb r6, [r2, #4] │ │ movs r2, r2 │ │ and.w r0, r2, #18 │ │ - adds r0, #2 │ │ + asrs r4, r7, #19 │ │ vtbx.8 d30, {d11-d12}, d0 │ │ vcvtn.s32.f32 , │ │ vsri.32 d28, d22, #4 │ │ vqshrn.u64 d30, q7, #5 │ │ vcvtn.s32.f32 , │ │ vrsra.u32 , q4, #4 │ │ movs r3, r2 │ │ @@ -77918,19 +77920,19 @@ │ │ sub.w r0, r7, #88 @ 0x58 │ │ blx 1fe340 │ │ add r0, sp, #72 @ 0x48 │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ ldrd r0, r0, [r2, #72]! @ 0x48 │ │ - lsrs r2, r1, #29 │ │ - vtbx.8 d31, {d27}, d31 │ │ + bl ffd22a5c <__cxa_new_handler@@Base+0xffb10df8> │ │ + ble.n dda3e │ │ @ instruction: 0xfffa0b5d │ │ vcvt.u32.f32 d26, d18, #4 │ │ - vtbl.8 d31, {d11}, d27 │ │ + @ instruction: 0xfffbdd25 │ │ @ instruction: 0xfffa0a99 │ │ vqrdmulh.s q8, q6, d28[0] │ │ movs r3, r2 │ │ bl 3d7a82 <__cxa_new_handler@@Base+0x1c5e1e> │ │ bl 26da86 <__cxa_new_handler@@Base+0x5be22> │ │ b.n dd884 │ │ movs r2, r2 │ │ @@ -78686,15 +78688,15 @@ │ │ mov.w r0, r9, lsl #2 │ │ str r0, [sp, #48] @ 0x30 │ │ addw r0, pc, #1308 @ 0x51c │ │ vld1.64 {d8-d9}, [r0 :128] │ │ b.n de2b8 const&)@@Base+0x3e8> │ │ ldr r4, [r1, #48] @ 0x30 │ │ movs r2, r2 │ │ - b.n de4da const&)@@Base+0x60a> │ │ + stmia r6!, {r0, r2, r4} │ │ vrint?.f32 q13, q5 │ │ vcvtp.s32.f32 q8, │ │ vtbl.8 d25, {d12}, d12 │ │ add.w sl, sl, #1 │ │ cmp sl, fp │ │ add r5, r0 │ │ bge.n de316 const&)@@Base+0x446> │ │ @@ -79527,21 +79529,21 @@ │ │ add r0, sp, #152 @ 0x98 │ │ blx 1fe340 │ │ blx 1fe130 │ │ b.n deb3a │ │ nop │ │ bhi.n deab0 │ │ movs r2, r2 │ │ - strh r2, [r6, #54] @ 0x36 │ │ + ldr r4, [r5, #60] @ 0x3c │ │ vsri.64 d20, d30, #6 │ │ vtbl.8 d31, {d26-d27}, d15 │ │ - vshr.u64 d26, d26, #5 │ │ + vsli.64 d24, d20, #59 @ 0x3b │ │ vrinta.f32 d20, d22 │ │ @ instruction: 0xfffaf9f7 │ │ - vrsqrte.u32 , │ │ + @ instruction: 0xfffb79bb │ │ vrintx.f32 q10, q9 │ │ @ instruction: 0xfffaf9b3 │ │ @ instruction: 0xfffb39f8 │ │ vrinta.f32 d20, d4 │ │ @ instruction: 0xfffaf9d5 │ │ vcvt.s32.f32 d29, d28 │ │ movs r2, r2 │ │ @@ -79930,16 +79932,16 @@ │ │ add r0, sp, #44 @ 0x2c │ │ blx 1fe340 │ │ add r0, sp, #100 @ 0x64 │ │ blx 1fe340 │ │ blx 1fe130 │ │ bcs.n defc4 │ │ movs r2, r2 │ │ - lsls r0, r5, #24 │ │ - vcvta.u32.f32 d25, d24 │ │ + @ instruction: 0xeb22fffa │ │ + strb r2, [r4, #22] │ │ vsli.32 , , #26 │ │ vcvtn.u32.f32 d29, d20 │ │ movs r2, r2 │ │ cmp r1, #1 │ │ itt lt │ │ movlt r0, #0 │ │ bxlt lr │ │ @@ -80311,24 +80313,24 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ ldr r0, [r7, r0] │ │ movs r2, r2 │ │ ldmia r6!, {r1, r5, r7} │ │ movs r2, r2 │ │ - asrs r3, r5, #1 │ │ - vtbx.8 d17, {d27-d30}, d28 │ │ - vtbl.8 d25, {d27}, d9 │ │ + bl ffe4536c <__cxa_new_handler@@Base+0xffc33708> │ │ + subs r4, r5, r7 │ │ + @ instruction: 0xfffb7d83 │ │ vtbl.8 d21, {d10}, d4 │ │ movs r2, r2 │ │ ldrsb r0, [r0, r7] │ │ movs r2, r2 │ │ adds r0, #140 @ 0x8c │ │ vtbx.8 d17, {d26-d29}, d12 │ │ - vtbx.8 d25, {d11}, d25 │ │ + vqrdmulh.s , , d19[0] │ │ vqrdmulh.s q14, q13, d26[0] │ │ movs r2, r2 │ │ │ │ 000df398 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -80679,15 +80681,15 @@ │ │ sub.w r0, r7, #88 @ 0x58 │ │ blx 1fe340 │ │ blx 1fe130 │ │ ldmia r4!, {r2, r3, r5, r6, r7} │ │ movs r2, r2 │ │ movs r7, #118 @ 0x76 │ │ @ instruction: 0xfffb2dbf │ │ - vrintn.f32 , │ │ + vtbx.8 d23, {d10-d11}, d25 │ │ @ instruction: 0xfffac9d0 │ │ movs r2, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov fp, r0 │ │ @@ -81399,24 +81401,24 @@ │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ blx 1fe130 │ │ stmia r3!, {r2, r7} │ │ movs r2, r2 │ │ sbcs r4, r0 │ │ - vrsra.u64 d29, d23, #5 │ │ + @ instruction: 0xfffbb8b1 │ │ vaddl.u q9, d10, d21 │ │ - vcvt.s32.f32 d26, d23 │ │ - vrsra.u64 d29, d7, #6 │ │ + vdup.8 d24, d17[5] │ │ + @ instruction: 0xfffab891 │ │ vaddl.u q9, d10, d5 │ │ - @ instruction: 0xfffb7ef8 │ │ - vrsra.u32 , , #6 │ │ + vrsra.u64 q11, q9, #5 │ │ + vqrshrun.s64 d27, , #6 │ │ vqrdmlsh.s , q13, d21[0] │ │ vtbx.8 d28, {d11-d14}, d3 │ │ - vrsra.u64 , , #5 │ │ + @ instruction: 0xfffbb8d1 │ │ vmla.i q9, q5, d5[0] │ │ vcvtp.u32.f32 d28, d6 │ │ movs r2, r2 │ │ │ │ 000dff0c &, cv::Point_&) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -82078,15 +82080,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ cbnz r4, e0640 │ │ movs r2, r2 │ │ bl 1f15fa <__cxa_demangle@@Base+0x91ba> │ │ cmp r4, #61 @ 0x3d │ │ - vshll.u32 , d3, #27 │ │ + @ instruction: 0xfffb5f0d │ │ Address 0xe060a is out of bounds. │ │ │ │ │ │ 000e060c : │ │ push {r7, lr} │ │ mov r7, sp │ │ bl e058c │ │ @@ -82609,15 +82611,15 @@ │ │ blx 1fe100 │ │ blx 1fe130 │ │ @ instruction: 0xb810 │ │ movs r2, r2 │ │ bge.n e0a4a >, int, std::__ndk1::vector >)@@Base+0x1d6> │ │ vsli.64 d18, d12, #59 @ 0x3b │ │ vqshlu.s32 d21, d25, #26 │ │ - vcvta.s32.f32 , q12 │ │ + vrecpe.f32 , q9 │ │ vsli.32 q9, q13, #26 │ │ vqshlu.s32 d21, d7, #26 │ │ vsli.64 , q7, #59 @ 0x3b │ │ movs r2, r2 │ │ │ │ 000e0b60 > const&) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ @@ -83093,15 +83095,15 @@ │ │ cbz r0, e1084 >, cv::Range, cv::Range) const@@Base+0x2bc> │ │ ldr r0, [sp, #24] │ │ str r0, [sp, #80] @ 0x50 │ │ blx 1fe100 │ │ blx 1fe130 │ │ uxtb r2, r0 │ │ movs r2, r2 │ │ - stmia r1!, {r0, r2, r5, r6, r7} │ │ + add r6, pc, #892 @ (adr r6, e140c ) │ │ vcvt.f16.u16 d27, d5, #6 │ │ vshr.u64 , , #5 │ │ vcvta.u32.f32 d27, d18 │ │ movs r2, r2 │ │ │ │ 000e109c : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -83189,15 +83191,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ add r7, sp, #944 @ 0x3b0 │ │ movs r2, r2 │ │ - ldrh r5, [r7, #14] │ │ + ldr r7, [r6, #108] @ 0x6c │ │ @ instruction: 0xfffabaf9 │ │ vqrdmlsh.s q10, , d1[0] │ │ vqrdmlsh.s q13, , d28[0] │ │ movs r2, r2 │ │ │ │ 000e1190 >, cv::Range, cv::Range) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ @@ -83400,15 +83402,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ add r5, sp, #416 @ 0x1a0 │ │ movs r2, r2 │ │ b.n e1a88 │ │ @ instruction: 0xfffb1ea1 │ │ - vcvt.f16.u16 q11, , #5 │ │ + vsra.u32 , , #5 │ │ Address 0xe13a6 is out of bounds. │ │ │ │ │ │ 000e13a8 : │ │ bx lr │ │ │ │ 000e13aa >, int)@@Base>: │ │ @@ -83518,15 +83520,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ add r4, sp, #432 @ 0x1b0 │ │ movs r2, r2 │ │ b.n e198c │ │ @ instruction: 0xfffb1da5 │ │ - @ instruction: 0xfffb6b7b │ │ + vshr.u32 , , #5 │ │ Address 0xe14a2 is out of bounds. │ │ │ │ │ │ 000e14a4 : │ │ push {r7, lr} │ │ mov r7, sp │ │ bl e1424 │ │ @@ -83705,24 +83707,24 @@ │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ blx 1fe130 │ │ add r3, sp, #864 @ 0x360 │ │ movs r2, r2 │ │ cmp r1, #214 @ 0xd6 │ │ - vdup.8 d27, d9[5] │ │ + vcvtn.s32.f32 d26, d3 │ │ vsra.u64 q14, , #6 │ │ - vcvt.u32.f32 q12, , #5 │ │ - vtbx.8 d27, {d26-d29}, d23 │ │ + vsri.32 , , #5 │ │ + vtrn.32 q13, │ │ vsra.u64 d28, d29, #6 │ │ - vcvt.s32.f32 q11, q3 │ │ - vtbx.8 d27, {d26-d29}, d5 │ │ + vdup.8 q10, d0[5] │ │ + vshr.u64 d26, d31, #6 │ │ vsra.u64 d28, d11, #6 │ │ vrsra.u64 d27, d7, #5 │ │ - vdup.8 d27, d27[5] │ │ + vcvtn.s32.f32 d26, d21 │ │ vmovn.i64 d28, │ │ @ instruction: 0xfffbaada │ │ movs r2, r2 │ │ │ │ 000e16c0 : │ │ bx lr │ │ │ │ @@ -83789,15 +83791,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ add r1, sp, #704 @ 0x2c0 │ │ movs r2, r2 │ │ svc 188 @ 0xbc │ │ vtbx.8 d17, {d27-d29}, d25 │ │ - @ instruction: 0xfffb68bf │ │ + @ instruction: 0xfffb4db9 │ │ Address 0xe175e is out of bounds. │ │ │ │ │ │ 000e1760 : │ │ push {r7, lr} │ │ mov r7, sp │ │ bl e16e0 │ │ @@ -84201,15 +84203,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ add r6, pc, #848 @ (adr r6, e1d80 ) │ │ movs r2, r2 │ │ bgt.n e19f4 │ │ vtbl.8 d17, {d11}, d13 │ │ - vrsqrte.f32 q11, │ │ + @ instruction: 0xfffb4add │ │ Address 0xe1a3a is out of bounds. │ │ │ │ │ │ 000e1a3c const&)@@Base>: │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ @@ -84442,17 +84444,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ add r4, pc, #888 @ (adr r4, e1fb8 ) │ │ movs r2, r2 │ │ - ldrb r0, [r6, #19] │ │ - vqshlu.s64 , q7, #58 @ 0x3a │ │ - vshll.u32 q12, d10, #26 │ │ + str r2, [r5, #28] │ │ + @ instruction: 0xfffa9bd8 │ │ + vcvt.u32.f32 d22, d4, #6 │ │ vrintx.f32 d26, d18 │ │ movs r2, r2 │ │ │ │ 000e1c50 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -84495,17 +84497,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r4, pc, #248 @ (adr r4, e1db4 ) │ │ movs r2, r2 │ │ - ldrb r6, [r6, #17] │ │ + str r0, [r6, #20] │ │ vtbl.8 d16, {d10}, d23 │ │ - vtbl.8 d24, {d26-d27}, d16 │ │ + @ instruction: 0xfffa6e9a │ │ vrintn.f32 d26, d24 │ │ movs r2, r2 │ │ │ │ 000e1ccc : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -84562,17 +84564,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r3, pc, #784 @ (adr r3, e2068 ) │ │ movs r2, r2 │ │ - ldrb r2, [r3, #15] │ │ + str r4, [r2, #12] │ │ vsri.32 q10, , #6 │ │ - vtbl.8 d24, {d11-d12}, d4 │ │ + @ instruction: 0xfffb6dfe │ │ sha1su1.32 q13, q12 │ │ movs r2, r2 │ │ add r3, pc, #560 @ (adr r3, e1f9c ) │ │ movs r2, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -84695,17 +84697,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r2, pc, #592 @ (adr r2, e20dc ) │ │ movs r2, r2 │ │ - ldrb r6, [r4, #10] │ │ + ldrsh r0, [r4, r6] │ │ vrintn.f32 d17, d16 │ │ - vqshl.u64 q12, q0, #59 @ 0x3b │ │ + vqdmulh.s q11, , d10[0] │ │ vqmovn.s64 d26, q1 │ │ movs r2, r2 │ │ add r2, pc, #352 @ (adr r2, e2000 ) │ │ movs r2, r2 │ │ │ │ 000e1ea0 : │ │ push {r4, r6, r7, lr} │ │ @@ -84751,17 +84753,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ add r1, pc, #952 @ (adr r1, e22c8 ) │ │ movs r2, r2 │ │ - ldrb r2, [r4, #8] │ │ + ldrsh r4, [r3, r4] │ │ @ instruction: 0xfffa7896 │ │ - vcvt.s32.f32 q12, q6 │ │ + vdup.8 q11, d6[5] │ │ vsra.u64 q13, q2, #6 │ │ movs r2, r2 │ │ │ │ 000e1f20 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -84831,20 +84833,20 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ add r1, pc, #440 @ (adr r1, e2184 ) │ │ movs r2, r2 │ │ - ldrb r4, [r1, #6] │ │ + ldrsh r6, [r0, r2] │ │ vcvt.f32.u32 d21, d4, #6 │ │ - vqshlu.s64 d24, d22, #59 @ 0x3b │ │ - vtbx.8 d23, {d10-d11}, d24 │ │ + @ instruction: 0xfffb6bb0 │ │ + vqrdmlah.s , q5, d18[0] │ │ @ instruction: 0xfffa5df0 │ │ - vqshlu.s64 d24, d2, #59 @ 0x3b │ │ + vtbl.8 d22, {d27-d30}, d12 │ │ vsra.u32 d26, d30, #6 │ │ movs r2, r2 │ │ │ │ 000e1fe8 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -84971,27 +84973,27 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r0, pc, #664 @ (adr r0, e23b8 ) │ │ movs r2, r2 │ │ strh r4, [r3, #42] @ 0x2a │ │ vqshl.u32 d23, d20, #27 │ │ - vsli.64 q12, q3, #59 @ 0x3b │ │ + @ instruction: 0xfffb6ad0 │ │ @ instruction: 0xfffa4cba │ │ vqshl.u32 d23, d0, #27 │ │ - vsli.64 d24, d18, #59 @ 0x3b │ │ + vtbl.8 d22, {d27-d29}, d28 │ │ @ instruction: 0xfffa2a94 │ │ vrintm.f32 , q14 │ │ - vrsqrte.f32 d24, d14 │ │ + vtbl.8 d22, {d27-d29}, d8 │ │ vrintm.f32 , q1 │ │ vcvt.f32.u32 d23, d20 │ │ - vrecpe.f32 q12, q3 │ │ + vtbx.8 d22, {d11-d13}, d0 │ │ vcvt.f32.u32 d30, d1, #6 │ │ vrintm.f32 , q4 │ │ - vrecpe.f32 q12, q13 │ │ + vtbx.8 d22, {d11-d13}, d20 │ │ vshr.u32 q13, q7, #6 │ │ movs r2, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #24 │ │ mov r4, r0 │ │ @@ -85117,23 +85119,23 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldr r7, [sp, #168] @ 0xa8 │ │ movs r2, r2 │ │ - strb r0, [r0, #27] │ │ + ldrh r2, [r7, r6] │ │ vtbx.8 d21, {d10-d13}, d8 │ │ - vcvtm.u32.f32 q12, q13 │ │ + vtbx.8 d22, {d27}, d20 │ │ vqshlu.s32 d27, d21, #26 │ │ vtbx.8 d26, {d11-d13}, d13 │ │ - vcvtm.u32.f32 q12, q3 │ │ + vtbx.8 d22, {d27}, d0 │ │ vqshrn.u64 d18, q2, #6 │ │ @ instruction: 0xfffaaa95 │ │ - vrecpe.u32 d24, d14 │ │ + vtbl.8 d22, {d11-d12}, d8 │ │ @ instruction: 0xfffa9e9a │ │ movs r2, r2 │ │ │ │ 000e22c0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -85248,23 +85250,23 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldr r5, [sp, #800] @ 0x320 │ │ movs r2, r2 │ │ - strb r2, [r5, #21] │ │ - vtbx.8 d27, {d10-d13}, d8 │ │ - vrshr.u64 d24, d4, #6 │ │ - vrinta.f32 , q3 │ │ - vtbl.8 d27, {d10-d13}, d20 │ │ - vrshr.u32 q12, q8, #6 │ │ + ldrh r4, [r4, r1] │ │ + vmla.i q13, q5, d2[0] │ │ + vrintp.f32 d22, d14 │ │ + vtbx.8 d21, {d10-d12}, d0 │ │ + vshr.u32 d26, d14, #6 │ │ + vrint?.f32 q11, q13 │ │ vtbl.8 d17, {d10-d13}, d27 │ │ - vtbx.8 d27, {d10-d13}, d28 │ │ - vrshr.u64 d24, d24, #6 │ │ + vmla.i q13, q5, d22[0] │ │ + vqshl.u64 d22, d18, #58 @ 0x3a │ │ vcvt.u16.f16 , q1, #6 │ │ movs r2, r2 │ │ │ │ 000e2418 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -85367,23 +85369,23 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r4, [sp, #448] @ 0x1c0 │ │ movs r2, r2 │ │ - strb r0, [r4, #17] │ │ - vtbl.8 d21, {d26-d29}, d28 │ │ - vzip.32 d24, d10 │ │ - vsri.32 d23, d28, #6 │ │ - vtbl.8 d21, {d26-d29}, d8 │ │ - vuzp.32 q12, q11 │ │ + ldr r2, [r3, r5] │ │ + vtrn.32 d20, d22 │ │ + vrintm.f32 d22, d4 │ │ + vqshrn.u64 d21, q11, #6 │ │ + vtrn.32 d20, d2 │ │ + vrint?.f32 q11, q8 │ │ @ instruction: 0xfffa2df5 │ │ - vtbx.8 d21, {d11-d14}, d20 │ │ - vuzp.32 q12, q1 │ │ + vshr.u32 q10, q7, #5 │ │ + vqshlu.s32 d22, d28, #26 │ │ vcvt.f16.u16 d25, d6, #6 │ │ movs r2, r2 │ │ │ │ 000e2548 : │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r3, [r0, #24] │ │ @@ -85512,17 +85514,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldr r2, [sp, #872] @ 0x368 │ │ movs r2, r2 │ │ - strb r2, [r6, #10] │ │ + ldrsb r4, [r5, r6] │ │ vqshl.u32 , , #26 │ │ - @ instruction: 0xfffb7fdc │ │ + vsri.64 q11, q3, #5 │ │ sha256su0.32 , q15 │ │ vtbx.8 d25, {d11-d13}, d24 │ │ movs r2, r2 │ │ │ │ 000e2694 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -85680,17 +85682,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldr r1, [sp, #704] @ 0x2c0 │ │ movs r2, r2 │ │ - strb r6, [r1, #4] │ │ + ldrsb r0, [r1, r0] │ │ @ instruction: 0xfffa2b1c │ │ - vcvt.f32.u32 d23, d24, #5 │ │ + vrsra.u32 d22, d18, #5 │ │ vtbx.8 d25, {d26}, d6 │ │ movs r2, r2 │ │ │ │ 000e2834 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -85767,17 +85769,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r0, [sp, #344] @ 0x158 │ │ movs r2, r2 │ │ - strb r4, [r5, #0] │ │ + strb r6, [r4, r4] │ │ @ instruction: 0xfffaaf9c │ │ - vcvt.u16.f16 , q3, #5 │ │ + vrshr.u32 q11, q0, #5 │ │ vrintp.f32 , q9 │ │ movs r2, r2 │ │ │ │ 000e2918 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -85938,23 +85940,23 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ str r7, [sp, #456] @ 0x1c8 │ │ movs r2, r2 │ │ - ldr r0, [r2, #108] @ 0x6c │ │ - vzip.32 d22, d28 │ │ - @ instruction: 0xfffa7bfa │ │ - @ instruction: 0xfffa6eac │ │ - vzip.32 d22, d8 │ │ - @ instruction: 0xfffa7bd6 │ │ - @ instruction: 0xfffa6e88 │ │ - vuzp.32 q11, q10 │ │ - @ instruction: 0xfffa7bb2 │ │ + strh r2, [r1, r7] │ │ + vrintm.f32 d20, d22 │ │ + vshr.u64 q11, q10, #6 │ │ + sha1su1.32 , q11 │ │ + vrintm.f32 d20, d2 │ │ + vshr.u64 q11, q0, #6 │ │ + sha1su1.32 , q1 │ │ + vqshlu.s32 q10, q7, #26 │ │ + vtrn.32 d22, d28 │ │ vrintm.f32 d25, d6 │ │ movs r2, r2 │ │ │ │ 000e2ad8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -86080,23 +86082,23 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ str r5, [sp, #704] @ 0x2c0 │ │ movs r2, r2 │ │ - ldr r0, [r0, #96] @ 0x60 │ │ + strh r2, [r7, r3] │ │ vcvt.u16.f16 q13, q4, #6 │ │ - vtbl.8 d23, {d11-d14}, d26 │ │ - vcvt.u16.f16 d22, d16, #6 │ │ + vcvta.s32.f32 d22, d20 │ │ + vmovn.i64 d21, q13 │ │ vmull.u q13, d26, d8 │ │ - @ instruction: 0xfffb7a5a │ │ + vcvt.u32.f32 , q2, #5 │ │ vrsra.u32 d17, d8, #6 │ │ vdup.16 q13, d20[2] │ │ - vshll.u32 , d22, #27 │ │ + vcvt.u32.f32 d21, d16, #5 │ │ vrintx.f32 , q12 │ │ movs r2, r2 │ │ │ │ 000e2c54 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -86153,17 +86155,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ str r4, [sp, #232] @ 0xe8 │ │ movs r2, r2 │ │ - ldr r6, [r1, #68] @ 0x44 │ │ + str r0, [r1, r5] │ │ @ instruction: 0xfffa8faa │ │ - vqrshrn.u64 d23, q12, #5 │ │ + vcvt.f32.u32 , q9, #5 │ │ vrintn.f32 d25, d0 │ │ movs r2, r2 │ │ │ │ 000e2cf4 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -86239,20 +86241,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ str r3, [sp, #616] @ 0x268 │ │ movs r2, r2 │ │ - ldr r6, [r4, #56] @ 0x38 │ │ + str r0, [r4, r2] │ │ vzip.32 , │ │ - @ instruction: 0xfffa78d0 │ │ - vtbl.8 d22, {d26-d29}, d2 │ │ + vqrdmulh.s , q13, d10[0] │ │ + vshr.u32 , q14, #6 │ │ @ instruction: 0xfffa8ede │ │ - vtbl.8 d23, {d27}, d28 │ │ + @ instruction: 0xfffb5da6 │ │ vrsra.u32 , q4, #6 │ │ movs r2, r2 │ │ │ │ 000e2dd0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -86329,22 +86331,22 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ str r2, [sp, #752] @ 0x2f0 │ │ movs r2, r2 │ │ - ldr r2, [r1, #44] @ 0x2c │ │ + ldr r7, [pc, #784] @ (e31a4 ) │ │ vtbx.8 d21, {d10-d13}, d11 │ │ - vqshl.u64 , q10, #59 @ 0x3b │ │ + vqdmulh.s , , d30[0] │ │ vqmovn.s64 d25, q0 │ │ movs r2, r2 │ │ - str r5, [sp, #176] @ 0xb0 │ │ + ldrb r6, [r4, #8] │ │ vtbl.8 d21, {d10-d13}, d23 │ │ - vqshl.u64 , q0, #59 @ 0x3b │ │ + vqdmulh.s , , d10[0] │ │ Address 0xe2eaa is out of bounds. │ │ │ │ │ │ 000e2eac : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -86440,22 +86442,22 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ str r1, [sp, #872] @ 0x368 │ │ movs r2, r2 │ │ - ldr r6, [r6, #24] │ │ + ldr r6, [pc, #704] @ (e3268 ) │ │ vrsra.u64 q9, q2, #6 │ │ - vcvt.f32.u32 , q8 │ │ + @ instruction: 0xfffb5bda │ │ vuzp.32 , q15 │ │ movs r2, r2 │ │ - str r4, [sp, #96] @ 0x60 │ │ + ldrb r2, [r2, #4] │ │ vshll.u32 , d3, #26 │ │ - vqshlu.s64 d23, d28, #59 @ 0x3b │ │ + @ instruction: 0xfffb5bb6 │ │ Address 0xe2fbe is out of bounds. │ │ │ │ │ │ 000e2fc0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -86544,22 +86546,22 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ str r0, [sp, #792] @ 0x318 │ │ movs r2, r2 │ │ - ldr r6, [r6, #8] │ │ - vrsra.u64 d24, d24, #6 │ │ - vrintz.f32 , q8 │ │ + ldr r5, [pc, #704] @ (e3368 ) │ │ + @ instruction: 0xfffa68b2 │ │ + @ instruction: 0xfffa5ada │ │ vmla.i , q5, d28[0] │ │ movs r2, r2 │ │ - str r3, [sp, #96] @ 0x60 │ │ + ldrb r2, [r2, #0] │ │ vqshrn.u64 d21, , #6 │ │ - vsli.64 d23, d28, #59 @ 0x3b │ │ + @ instruction: 0xfffb5ab6 │ │ vsli.64 , q8, #58 @ 0x3a │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #28 │ │ str r1, [sp, #8] │ │ mov fp, r0 │ │ ldr r0, [pc, #580] @ (e3314 ) │ │ @@ -86778,25 +86780,25 @@ │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrh r0, [r1, #62] @ 0x3e │ │ movs r2, r2 │ │ ldrb r4, [r2, #25] │ │ - vrshr.u64 q14, q3, #5 │ │ - @ instruction: 0xfffa736e │ │ + vqshl.u64 q13, q0, #59 @ 0x3b │ │ + vtbx.8 d21, {d10}, d24 │ │ @ instruction: 0xfffadd8e │ │ - sha256su0.32 q14, q15 │ │ - vrintx.f32 d23, d6 │ │ + vtbx.8 d26, {d26}, d24 │ │ + vtbl.8 d21, {d26-d27}, d0 │ │ @ instruction: 0xfffaecdc │ │ - vrshr.u64 q14, q13, #6 │ │ - vrsra.u64 d23, d2, #6 │ │ + vqshl.u64 q13, q10, #58 @ 0x3a │ │ + vtbl.8 d21, {d26}, d12 │ │ vshr.u32 d16, d0, #6 │ │ - vrshr.u64 d28, d18, #5 │ │ - @ instruction: 0xfffa734a │ │ + vcvt.u32.f32 d26, d28 │ │ + vtbx.8 d21, {d10}, d4 │ │ @ instruction: 0xfffa8e24 │ │ movs r2, r2 │ │ │ │ 000e334c : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -86854,17 +86856,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrh r4, [r0, #42] @ 0x2a │ │ movs r2, r2 │ │ - str r4, [r2, #84] @ 0x54 │ │ - vmla.i q12, q5, d23[0] │ │ - vrshr.u32 , q15, #6 │ │ + ldr r2, [pc, #312] @ (e351c ) │ │ + vrinta.f32 q11, │ │ + vqshl.u32 , q12, #26 │ │ @ instruction: 0xfffa8d06 │ │ movs r2, r2 │ │ │ │ 000e33f0 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -86932,17 +86934,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrh r4, [r3, #36] @ 0x24 │ │ movs r2, r2 │ │ - str r6, [r3, #72] @ 0x48 │ │ + ldr r1, [pc, #608] @ (e36f8 ) │ │ vqrdmulh.s q9, q5, d13[0] │ │ - vcvtn.u32.f32 , q4 │ │ + vcvt.f32.u32 , q1 │ │ vrintz.f32 q14, q5 │ │ vcvt.f16.u16 q12, q2, #5 │ │ movs r2, r2 │ │ │ │ 000e34a8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -87028,20 +87030,20 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrh r2, [r4, #30] │ │ movs r2, r2 │ │ - str r4, [r3, #60] @ 0x3c │ │ + ldr r0, [pc, #856] @ (e38d8 ) │ │ @ instruction: 0xfffa1e08 │ │ - vcvtn.s32.f32 d23, d6 │ │ + vcvt.f32.s32 d21, d0 │ │ vtbl.8 d16, {d10-d12}, d31 │ │ vqrdmulh.s , q13, d20[0] │ │ - vcvta.u32.f32 , q9 │ │ + vsli.64 , q6, #59 @ 0x3b │ │ @ instruction: 0xfffa8b94 │ │ movs r2, r2 │ │ │ │ 000e3598 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -87138,23 +87140,23 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrh r6, [r6, #22] │ │ movs r2, r2 │ │ - str r0, [r7, #44] @ 0x2c │ │ + @ instruction: 0x47f2 │ │ vrinta.f32 , │ │ - vaddl.u , d10, d18 │ │ - vrshr.u64 q11, q2, #6 │ │ + vsli.32 d21, d12, #26 │ │ + vrintp.f32 q10, q7 │ │ vrinta.f32 d17, d19 │ │ - @ instruction: 0xfffa6ffe │ │ - vrinta.f32 d22, d28 │ │ + vsri.64 , q12, #6 │ │ + vtbl.8 d20, {d10-d12}, d22 │ │ vsri.64 , , #6 │ │ - @ instruction: 0xfffa6fda │ │ + vsri.64 , q2, #6 │ │ vtbl.8 d24, {d26-d28}, d26 │ │ movs r2, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #24 │ │ mov r8, r0 │ │ @@ -87286,23 +87288,23 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrh r0, [r3, #14] │ │ movs r2, r2 │ │ - pop {r0, r3, r5, r6, r7, pc} │ │ - vrintn.f32 , q1 │ │ - vqrdmlah.s q11, q5, d26[0] │ │ - vcvt.f16.u16 , , #6 │ │ - vsri.32 d21, d14, #6 │ │ - vqrdmlah.s q11, q5, d6[0] │ │ + add r2, pc, #908 @ (adr r2, e3bac ) │ │ + vqshrn.u64 d19, q14, #6 │ │ + @ instruction: 0xfffa5364 │ │ + vuzp.32 q11, │ │ + vqshrn.u64 d19, q4, #6 │ │ + @ instruction: 0xfffa5340 │ │ vtbx.8 d16, {d10-d13}, d22 │ │ - vrecpe.u32 , q11 │ │ - @ instruction: 0xfffa6e8e │ │ + vtbx.8 d19, {d11-d12}, d16 │ │ + sha1su1.32 , q4 │ │ vqshrn.u64 d24, q5, #6 │ │ movs r2, r2 │ │ │ │ 000e3844 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -87391,20 +87393,20 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrh r6, [r0, #2] │ │ movs r2, r2 │ │ - str r0, [r7, #0] │ │ + cmp r2, r6 │ │ vrintx.f32 d19, d2 │ │ - vqrdmulh.s q11, , d18[0] │ │ - vtbx.8 d25, {d10-d11}, d9 │ │ + vrshr.u32 , q6, #5 │ │ + vqrdmlah.s , q5, d3[0] │ │ vsri.32 , q7, #6 │ │ - vcvt.u16.f16 d22, d30, #5 │ │ + vrshr.u32 d21, d24, #5 │ │ vqshl.u64 q12, q8, #58 @ 0x3a │ │ movs r2, r2 │ │ │ │ 000e393c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -87497,20 +87499,20 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ strh r6, [r1, #58] @ 0x3a │ │ movs r2, r2 │ │ - ldrsh r0, [r6, r4] │ │ - vqrshrun.s64 d25, q8, #6 │ │ - vcvt.f16.u16 q11, q5, #6 │ │ - @ instruction: 0xfffa5f0c │ │ - vtbx.8 d25, {d10}, d12 │ │ - vcvt.f16.u16 d22, d22, #6 │ │ + add r2, r5 │ │ + vqrdmulh.s , q5, d26[0] │ │ + vsra.u32 , q2, #6 │ │ + vrintn.f32 d20, d6 │ │ + vqrdmulh.s , q5, d6[0] │ │ + vsra.u32 d21, d16, #6 │ │ vqshlu.s64 q12, q8, #58 @ 0x3a │ │ movs r2, r2 │ │ strh r2, [r1, #56] @ 0x38 │ │ movs r2, r2 │ │ │ │ 000e3a48 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -87784,33 +87786,33 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ strh r0, [r0, #50] @ 0x32 │ │ movs r2, r2 │ │ - ldrb r2, [r5, r1] │ │ - vsli.32 d19, d27, #26 │ │ - @ instruction: 0xfffa6994 │ │ - vdup.16 , d6[2] │ │ - vsli.32 d19, d7, #26 │ │ - vqrshrn.u64 d22, q8, #6 │ │ + adcs r4, r4 │ │ + vshll.u32 , d21, #26 │ │ + @ instruction: 0xfffa4e8e │ │ + vuzp.32 q10, q0 │ │ + vshll.u32 , d1, #26 │ │ + vqrdmlah.s q10, q5, d26[0] │ │ vqshlu.s32 d24, d4, #26 │ │ movs r2, r2 │ │ strh r4, [r5, #46] @ 0x2e │ │ movs r2, r2 │ │ - str r5, [sp, #496] @ 0x1f0 │ │ - vsri.64 , , #6 │ │ - vtbx.8 d22, {d10-d11}, d12 │ │ + ldrb r6, [r6, #9] │ │ + vtbx.8 d17, {d26-d27}, d29 │ │ + vqrdmlah.s q10, q5, d6[0] │ │ vzip.32 q10, q6 │ │ - vrsqrte.f32 , │ │ - vshll.u32 q11, d30, #26 │ │ - vtrn.32 d21, d24 │ │ - vqshlu.s32 , , #26 │ │ - @ instruction: 0xfffa6ad8 │ │ + @ instruction: 0xfffb1adf │ │ + vcvt.u32.f32 d20, d24, #6 │ │ + vrintz.f32 d19, d18 │ │ + @ instruction: 0xfffa1b79 │ │ + @ instruction: 0xfffa4fd2 │ │ vrintn.f32 d24, d18 │ │ movs r2, r2 │ │ │ │ 000e3d60 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -88024,20 +88026,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ strh r6, [r4, #24] │ │ movs r2, r2 │ │ - ldr r2, [r0, r7] │ │ + subs r6, #188 @ 0xbc │ │ vcvt.f16.u16 d16, d10, #6 │ │ - vrintm.f32 q11, q14 │ │ + vtbx.8 d20, {d26-d29}, d22 │ │ vuzp.32 d31, d24 │ │ @ instruction: 0xfff90bf6 │ │ - vrintm.f32 q11, q4 │ │ + vtbx.8 d20, {d26-d29}, d2 │ │ vrshr.u64 q12, q10, #6 │ │ movs r2, r2 │ │ strh r4, [r1, #22] │ │ movs r2, r2 │ │ strh r2, [r0, #12] │ │ movs r2, r2 │ │ strh r4, [r3, #12] │ │ @@ -88231,21 +88233,21 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ strh r6, [r0, #6] │ │ movs r2, r2 │ │ subs r4, #134 @ 0x86 │ │ @ instruction: 0xfffb8b10 │ │ - vsri.64 q11, q7, #5 │ │ - vqmovn.u64 d23, q0 │ │ + @ instruction: 0xfffb49d8 │ │ + vqshl.u64 d21, d26, #58 @ 0x3a │ │ vtbx.8 d24, {d26-d28}, d28 │ │ - vsri.64 d22, d26, #5 │ │ - vzip.32 d25, d15 │ │ + @ instruction: 0xfffb49b4 │ │ + vrintm.f32 d23, d9 │ │ @ instruction: 0xfffa8bb6 │ │ - vrsqrte.f32 d22, d4 │ │ + @ instruction: 0xfffb4a7e │ │ @ instruction: 0xfffa7fd0 │ │ movs r2, r2 │ │ │ │ 000e41d0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -88436,24 +88438,24 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrb r6, [r6, #26] │ │ movs r2, r2 │ │ subs r2, #114 @ 0x72 │ │ vdup.8 d31, d29[5] │ │ - sha1h.32 q11, q5 │ │ - vtrn.32 d23, d28 │ │ + vneg.f32 q10, q2 │ │ + vrintz.f32 d21, d22 │ │ vdup.16 d31, d9[2] │ │ - vsubl.u q11, d25, d22 │ │ - @ instruction: 0xfffa9bde │ │ + vneg.f32 d20, d16 │ │ + vshr.u64 q12, q4, #6 │ │ vcvt.f16.u16 , , #6 │ │ - vrsra.u32 d22, d2, #7 │ │ - @ instruction: 0xfffa9bba │ │ + vtbl.8 d20, {d9}, d12 │ │ + vshr.u64 d24, d20, #6 │ │ vcvt.f16.u16 , , #6 │ │ - sha1h.32 q11, q15 │ │ + vneg.f32 q10, q12 │ │ @ instruction: 0xfffa7e06 │ │ movs r2, r2 │ │ │ │ 000e43f0 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -88496,17 +88498,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrb r0, [r4, #18] │ │ movs r2, r2 │ │ - strb r4, [r2, r3] │ │ + subs r1, #206 @ 0xce │ │ vqshrun.s64 d24, , #6 │ │ - vsra.u64 q11, q15, #5 │ │ + vqshlu.s64 q10, q12, #59 @ 0x3b │ │ @ instruction: 0xfffa7c90 │ │ movs r2, r2 │ │ │ │ 000e4470 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -88734,23 +88736,23 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrb r0, [r3, #16] │ │ movs r2, r2 │ │ - cmp r3, #167 @ 0xa7 │ │ - vshll.u32 , d12, #26 │ │ - vqrdmlsh.s , q13, d24[0] │ │ + asrs r1, r4, #2 │ │ + vcvt.u32.f32 d17, d6, #6 │ │ + vrintx.f32 q10, q9 │ │ @ instruction: 0xfffa5f26 │ │ - @ instruction: 0xfffb39d4 │ │ - @ instruction: 0xfffa5fa0 │ │ - vdup.16 d24, d10[2] │ │ - @ instruction: 0xfffa39f8 │ │ - vqrdmlsh.s , q13, d4[0] │ │ + vqrdmlah.s , , d14[0] │ │ + vsri.64 d20, d10, #6 │ │ + vuzp.32 d23, d4 │ │ + @ instruction: 0xfffa1ef2 │ │ + vsri.64 d20, d30, #6 │ │ @ instruction: 0xfffa7ad8 │ │ movs r2, r2 │ │ │ │ 000e46e8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -89032,20 +89034,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #48] @ 0x30 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrb r6, [r3, #6] │ │ movs r2, r2 │ │ - cmp r0, #115 @ 0x73 │ │ - vqrshrun.s64 d18, , #6 │ │ - @ instruction: 0xfffa5cb4 │ │ + lsrs r5, r5, #21 │ │ + vcvt.u16.f16 q8, , #6 │ │ + vzip.32 d20, d30 │ │ vqshrn.u64 d31, q14, #6 │ │ - vqrshrun.s64 d18, , #6 │ │ - @ instruction: 0xfffa5c90 │ │ + vcvt.u16.f16 q8, , #6 │ │ + vzip.32 d20, d10 │ │ vqshl.u32 , q11, #26 │ │ movs r2, r2 │ │ strb r2, [r2, #29] │ │ movs r2, r2 │ │ │ │ 000e49f0 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -89430,16 +89432,16 @@ │ │ ldr r1, [r3, #16] │ │ str r1, [sp, #132] @ 0x84 │ │ ldr r6, [r3, #12] │ │ mla r2, r2, r6, r1 │ │ strd r1, r2, [sp, #136] @ 0x88 │ │ b.n e4db6 │ │ strh r0, [r5, #16] │ │ - vqshrn.u64 d23, , #5 │ │ - @ instruction: 0xfffa5bd0 │ │ + vcvt.f32.u32 d21, d19, #5 │ │ + vtrn.32 q10, q5 │ │ vtbl.8 d25, {d10}, d30 │ │ ldr r1, [pc, #244] @ (e4f10 ) │ │ add r1, pc │ │ ldr r1, [r1, #0] │ │ ldr r1, [r1, #0] │ │ cmp r1, r0 │ │ ittt eq │ │ @@ -89511,26 +89513,26 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #40] @ 0x28 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ strb r6, [r2, #26] │ │ movs r2, r2 │ │ - ldr r7, [r6, r1] │ │ - vsli.32 , , #26 │ │ - vqshl.u64 , q8, #58 @ 0x3a │ │ + subs r5, #113 @ 0x71 │ │ + @ instruction: 0xfffa5a53 │ │ + vqdmulh.s , q13, d26[0] │ │ vrintx.f32 q8, q0 │ │ - vsli.32 d23, d1, #27 │ │ - vrintp.f32 d21, d24 │ │ - vrintn.f32 d24, d21 │ │ - vsli.32 d23, d21, #26 │ │ - vrintp.f32 , q6 │ │ - @ instruction: 0xfffa4a5a │ │ - vrintx.f32 , │ │ - vrintp.f32 d21, d4 │ │ + vtbl.8 d21, {d11-d13}, d11 │ │ + vmull.u , d26, d18 │ │ + vqshrn.u64 d22, , #6 │ │ + vtbl.8 d21, {d10-d12}, d31 │ │ + vqdmulh.s , q13, d6[0] │ │ + vcvt.u32.f32 q9, q2, #6 │ │ + vtbx.8 d21, {d26-d27}, d23 │ │ + vcvt.f16.u16 , q15, #6 │ │ vrshr.u32 , q14, #6 │ │ movs r2, r2 │ │ │ │ 000e4f14 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -91520,50 +91522,50 @@ │ │ ldrb.w r0, [sp, #252] @ 0xfc │ │ lsls r0, r0, #31 │ │ beq.n e6326 │ │ ldr r0, [sp, #260] @ 0x104 │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ - strb r6, [r0, #0] │ │ + strb r0, [r0, r4] │ │ vdup.16 d26, d30[2] │ │ - vrsra.u32 q10, q8, #6 │ │ + vtbx.8 d18, {d10}, d26 │ │ @ instruction: 0xfffacfbc │ │ vdup.16 d26, d12[2] │ │ - @ instruction: 0xfffa434e │ │ - vqshlu.s64 d19, d28, #58 @ 0x3a │ │ + vtbx.8 d18, {d10}, d8 │ │ + @ instruction: 0xfffa1bb6 │ │ vqrdmlsh.s , q5, d27[0] │ │ - sha256su0.32 q10, q11 │ │ - vrintm.f32 , q8 │ │ + vtbx.8 d18, {d26}, d16 │ │ + @ instruction: 0xfffa1bda │ │ @ instruction: 0xfffaff8f │ │ - vrintn.f32 d20, d10 │ │ - vqshlu.s64 d19, d8, #58 @ 0x3a │ │ - vqrshrn.u64 d18, q10, #6 │ │ - sha256su0.32 q10, q1 │ │ - vqshlu.s32 , q10, #26 │ │ - vqrshrn.u64 d18, q0, #6 │ │ - vrsra.u64 d20, d14, #6 │ │ - vrint?.f32 d19, d24 │ │ + vtbl.8 d18, {d10-d11}, d4 │ │ + @ instruction: 0xfffa1b92 │ │ + vqrdmlah.s q8, q5, d30[0] │ │ + @ instruction: 0xfffa28bc │ │ + vtbx.8 d17, {d10-d13}, d30 │ │ + vqrdmlah.s q8, q5, d10[0] │ │ + @ instruction: 0xfffa2898 │ │ + vdup.16 d17, d18[2] │ │ @ instruction: 0xfffaffd7 │ │ - vsri.32 q10, q1, #6 │ │ - vqshl.u32 , q8, #26 │ │ + vtbx.8 d18, {d10-d11}, d12 │ │ + vdup.16 , d26[2] │ │ vshr.u32 d16, d15, #6 │ │ - vsri.64 d20, d10, #5 │ │ - vqshl.u64 d19, d24, #58 @ 0x3a │ │ + @ instruction: 0xfffb2994 │ │ + @ instruction: 0xfffa1cb2 │ │ vmla.i q8, q5, d23[0] │ │ - vrsqrte.u32 q10, q9 │ │ - vrint?.f32 d19, d4 │ │ + @ instruction: 0xfffb29dc │ │ + @ instruction: 0xfffa1bfe │ │ @ instruction: 0xfffaffb3 │ │ - vrintn.f32 d20, d30 │ │ - vrint?.f32 , q6 │ │ + vtbl.8 d18, {d10-d11}, d24 │ │ + vdup.16 , d6[2] │ │ @ instruction: 0xfffafffb │ │ - vsri.32 q10, q11, #6 │ │ - vqshl.u64 d19, d4, #58 @ 0x3a │ │ + vqrshrn.u64 d18, q8, #6 │ │ + vmull.u , d26, d14 │ │ vmla.i q8, q5, d3[0] │ │ - vsri.64 d20, d30, #5 │ │ + @ instruction: 0xfffb29b8 │ │ Address 0xe63ba is out of bounds. │ │ │ │ │ │ 000e63bc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -91847,23 +91849,23 @@ │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrb r2, [r1, r3] │ │ movs r2, r2 │ │ - ldr r6, [r0, #76] @ 0x4c │ │ - vrshr.u64 d24, d1, #6 │ │ - vshr.u32 d20, d16, #6 │ │ + str r0, [r0, r7] │ │ + vrintp.f32 d22, d11 │ │ + vrinta.f32 d18, d26 │ │ @ instruction: 0xfffabeb9 │ │ - vclt.s32 q12, , #0 │ │ - vaddl.u q10, d10, d14 │ │ + vabs.f32 q11, │ │ + vrinta.f32 d18, d8 │ │ vcvt.f16.u16 q14, q4, #6 │ │ - vqmovun.s64 d24, │ │ - vqrdmlsh.s , q13, d26[0] │ │ + vrint?.f32 q11, │ │ + vrintx.f32 q9, q10 │ │ vtbx.8 d21, {d26-d28}, d8 │ │ movs r2, r2 │ │ │ │ 000e66a0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -92000,17 +92002,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r2, [r5, r7] │ │ movs r2, r2 │ │ - adds r1, #40 @ 0x28 │ │ + asrs r2, r4, #24 │ │ vshr.u64 d23, d8, #6 │ │ - vcvt.f32.u32 , q1, #5 │ │ + vcvtm.s32.f32 q9, q6 │ │ @ instruction: 0xfffa5992 │ │ movs r2, r2 │ │ │ │ 000e681c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -92451,29 +92453,29 @@ │ │ itt ne │ │ ldrne r0, [sp, #72] @ 0x48 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r2, [r4, r1] │ │ movs r2, r2 │ │ - cmp r5, #4 │ │ + asrs r6, r7, #7 │ │ vrsra.u64 d29, d15, #6 │ │ - vtbl.8 d19, {d9-d11}, d30 │ │ - vqdmulh.s q9, q13, d16[0] │ │ + @ instruction: 0xfff91f28 │ │ + vsra.u64 , q5, #6 │ │ vrsra.u32 , , #6 │ │ - vtbl.8 d19, {d9-d11}, d10 │ │ - @ instruction: 0xfffa2cbc │ │ + @ instruction: 0xfff91f04 │ │ + vsra.u64 d17, d22, #6 │ │ vrsra.u32 , , #6 │ │ - vtbx.8 d19, {d25-d26}, d22 │ │ - @ instruction: 0xfffa2fd2 │ │ + vqrdmlah.s , , d16[0] │ │ + vrintx.f32 , q6 │ │ vshll.i32 , d30, #32 │ │ - @ instruction: 0xfffb3cfc │ │ + vsra.u64 q9, q11, #5 │ │ vrsra.u64 , q7, #6 │ │ vneg.s32 , │ │ - @ instruction: 0xfff93a52 │ │ + vqrdmlsh.s , , d12[0] │ │ vrintx.f32 , q12 │ │ movs r2, r2 │ │ │ │ 000e6cc0 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -92535,20 +92537,20 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ strh r0, [r2, r7] │ │ movs r2, r2 │ │ - cmp r3, #212 @ 0xd4 │ │ - @ instruction: 0xfffa399d │ │ - @ instruction: 0xfffa38fe │ │ - vcvt.f16.u16 d18, d14, #6 │ │ - vtbx.8 d19, {d26-d27}, d23 │ │ - vtbx.8 d19, {d10-d11}, d8 │ │ + asrs r6, r1, #3 │ │ + @ instruction: 0xfffa1e97 │ │ + @ instruction: 0xfffa1df8 │ │ + vsra.u32 d17, d8, #6 │ │ + vqrdmlah.s , q13, d17[0] │ │ + vqrdmlah.s , q5, d2[0] │ │ sha1su1.32 , q3 │ │ movs r2, r2 │ │ │ │ 000e6d7c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -92662,20 +92664,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ strh r4, [r1, r4] │ │ movs r2, r2 │ │ - cmp r2, #178 @ 0xb2 │ │ + lsrs r4, r5, #30 │ │ vqmovn.s64 d20, │ │ - vqshl.u64 , q6, #59 @ 0x3b │ │ + @ instruction: 0xfffb1cd6 │ │ vmovn.i64 d28, q11 │ │ vsubl.u q10, d25, d9 │ │ - vqshl.u64 d19, d24, #59 @ 0x3b │ │ + @ instruction: 0xfffb1cb2 │ │ vqmovun.s64 d21, q13 │ │ movs r2, r2 │ │ │ │ 000e6ec4 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -92762,15 +92764,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ str r2, [r1, r7] │ │ movs r2, r2 │ │ b.n e67b4 │ │ @ instruction: 0xfffa9f90 │ │ - vrintm.f32 , q4 │ │ + vtbx.8 d17, {d26-d29}, d2 │ │ vsra.u32 , q0, #6 │ │ movs r2, r2 │ │ │ │ 000e6fa4 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -92817,17 +92819,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ str r2, [r5, r3] │ │ movs r2, r2 │ │ - cmp r1, #24 │ │ + lsrs r2, r2, #24 │ │ vmull.u , d26, d3 │ │ - vcvt.f32.s32 , q1 │ │ + @ instruction: 0xfffb1b3c │ │ vtrn.32 , q5 │ │ movs r2, r2 │ │ │ │ 000e702c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -92886,17 +92888,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ str r4, [r3, r1] │ │ movs r2, r2 │ │ - cmp r0, #174 @ 0xae │ │ + lsrs r0, r5, #22 │ │ vrshr.u32 q14, q0, #6 │ │ - vsli.64 , q4, #58 @ 0x3a │ │ + @ instruction: 0xfffa1ad2 │ │ vaddl.u , d10, d8 │ │ movs r2, r2 │ │ │ │ 000e70d0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -92967,20 +92969,20 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldr r7, [pc, #744] @ (e7470 ) │ │ movs r2, r2 │ │ - movs r7, #208 @ 0xd0 │ │ + lsrs r2, r1, #19 │ │ vzip.32 d28, d0 │ │ - vsri.64 , q13, #6 │ │ - vrintp.f32 d18, d28 │ │ + @ instruction: 0xfffa19f4 │ │ + vmull.u q8, d26, d22 │ │ @ instruction: 0xfffa5b17 │ │ - vsri.64 , q3, #5 │ │ + @ instruction: 0xfffb19d0 │ │ @ instruction: 0xfffa4f86 │ │ movs r2, r2 │ │ │ │ 000e71a4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -93058,17 +93060,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r6, [pc, #920] @ (e7600 ) │ │ movs r2, r2 │ │ - movs r6, #204 @ 0xcc │ │ + lsrs r6, r0, #15 │ │ vrint?.f32 q11, │ │ - vrsra.u64 , q11, #5 │ │ + @ instruction: 0xfffb18f0 │ │ @ instruction: 0xfffa4e8a │ │ movs r2, r2 │ │ │ │ 000e7278 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -93153,20 +93155,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r6, [pc, #64] @ (e7394 ) │ │ movs r2, r2 │ │ - movs r6, #6 │ │ - @ instruction: 0xfffa2891 │ │ - vrsra.u32 d19, d16, #6 │ │ + lsrs r0, r0, #12 │ │ + @ instruction: 0xfffa0d8b │ │ + vtbl.8 d17, {d10}, d26 │ │ vtbx.8 d25, {d26-d29}, d28 │ │ - vtbx.8 d18, {d10}, d29 │ │ - vshll.i32 , d12, #32 │ │ + vqrdmulh.s q8, q5, d23[0] │ │ + vtbl.8 d17, {d10}, d6 │ │ @ instruction: 0xfffa4dbe │ │ movs r2, r2 │ │ │ │ 000e7370 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -93340,26 +93342,26 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldr r5, [pc, #104] @ (e759c ) │ │ movs r2, r2 │ │ - movs r5, #108 @ 0x6c │ │ + lsrs r6, r4, #9 │ │ vrint?.f32 d17, d14 │ │ - vrshr.u64 d19, d6, #5 │ │ - vqshlu.s64 d18, d17, #58 @ 0x3a │ │ + vqshl.u64 d17, d0, #59 @ 0x3b │ │ + vtbl.8 d16, {d26-d29}, d27 │ │ vrintx.f32 d17, d22 │ │ - vcvtn.s32.f32 d19, d30 │ │ + vcvt.f32.s32 d17, d24 │ │ @ instruction: 0xfffacaf0 │ │ vcge.f32 , q5, #0 │ │ - vsra.u32 , q1, #5 │ │ + vcvt.f32.s32 , q6 │ │ @ instruction: 0xffface88 │ │ vsli.32 d17, d18, #26 │ │ - vsra.u64 d19, d26, #5 │ │ + vqshlu.s64 d17, d20, #59 @ 0x3b │ │ @ instruction: 0xfffa4bde │ │ movs r2, r2 │ │ │ │ 000e7568 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -93479,20 +93481,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r3, [pc, #128] @ (e7710 ) │ │ movs r2, r2 │ │ - movs r2, #166 @ 0xa6 │ │ + lsls r0, r4, #30 │ │ vtbx.8 d30, {d10-d13}, d23 │ │ - @ instruction: 0xfffa2fd0 │ │ + vrintx.f32 , q5 │ │ @ instruction: 0xfffabc93 │ │ vtbl.8 d30, {d26-d29}, d11 │ │ - @ instruction: 0xfffa2ff4 │ │ + vrintx.f32 , q15 │ │ vtbl.8 d20, {d26-d28}, d2 │ │ movs r2, r2 │ │ │ │ 000e76ac : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -93587,20 +93589,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r1, [pc, #904] @ (e7b18 ) │ │ movs r2, r2 │ │ - movs r2, #52 @ 0x34 │ │ - vtbl.8 d22, {d10}, d24 │ │ - vcvt.u32.f32 q9, q7, #6 │ │ - vsri.32 q9, , #6 │ │ - vqshl.u64 d22, d10, #58 @ 0x3a │ │ - @ instruction: 0xfffa2ed0 │ │ + lsls r6, r5, #28 │ │ + @ instruction: 0xfffa4d22 │ │ + vsri.32 , q4, #6 │ │ + vtbx.8 d16, {d10-d11}, d13 │ │ + @ instruction: 0xfffa4c94 │ │ + sha256su0.32 , q5 │ │ vqrshrn.u64 d20, q4, #6 │ │ movs r2, r2 │ │ │ │ 000e77ac : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -93730,15 +93732,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r0, [pc, #904] @ (e7c70 ) │ │ movs r2, r2 │ │ stmdb sl!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ asrs r6, r3, #3 │ │ - vcvt.u16.f16 q9, q11, #5 │ │ + vrshr.u32 , q8, #5 │ │ vtbl.8 d20, {d10}, d4 │ │ movs r2, r2 │ │ │ │ 000e78f8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -93907,21 +93909,21 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ blx r1 │ │ movs r2, r2 │ │ b.n e79d4 │ │ vsra.u32 d29, d4, #6 │ │ - @ instruction: 0xfff92bda │ │ + vshr.u64 , q2, #7 │ │ vrintp.f32 d30, d0 │ │ vshr.u64 , q8, #6 │ │ - @ instruction: 0xfff92bb6 │ │ + vshr.u64 d17, d16, #7 │ │ vzip.32 d29, d20 │ │ vcle.s32 d29, d4, #0 │ │ - vdup.8 q9, d10[4] │ │ + vceq.i32 , q2, #0 │ │ vqshlu.s32 q10, q8, #26 │ │ movs r2, r2 │ │ │ │ 000e7adc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -94053,17 +94055,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ cmp sl, r5 │ │ movs r2, r2 │ │ - adds r0, r2, #4 │ │ + lsls r2, r1, #8 │ │ vqrshrn.u64 d22, q12, #6 │ │ - vshll.u32 q9, d26, #27 │ │ + vcvt.u32.f32 d16, d20, #5 │ │ vrintx.f32 q10, q6 │ │ movs r2, r2 │ │ │ │ 000e7c34 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -94191,17 +94193,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r2, fp │ │ movs r2, r2 │ │ - subs r4, r0, r7 │ │ + lsls r6, r7, #2 │ │ vsri.64 q15, q3, #6 │ │ - vtbx.8 d18, {d26}, d30 │ │ + vqrdmulh.s q8, q13, d24[0] │ │ vrsra.u32 q10, q14, #6 │ │ movs r2, r2 │ │ │ │ 000e7d80 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -94254,17 +94256,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ orrs r6, r1 │ │ movs r2, r2 │ │ - subs r6, r5, r4 │ │ + movs r0, r5 │ │ @ instruction: 0xfffaef87 │ │ - vqrshrun.s64 d18, q4, #6 │ │ + vcvt.u16.f16 q8, q1, #6 │ │ vqmovn.u64 d20, q8 │ │ movs r2, r2 │ │ │ │ 000e7e14 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -94371,20 +94373,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ negs r2, r7 │ │ movs r2, r2 │ │ - subs r2, r4, r0 │ │ - vmull.u q14, d26, d27 │ │ - vabs.f32 q9, q6 │ │ - vtbx.8 d17, {d10-d12}, d6 │ │ - vqdmulh.s q14, q13, d15[0] │ │ - vqshl.u32 q9, q8, #25 │ │ + vmaxnm.f16 , q14, │ │ + ldmia r4!, {r0, r1, r3, r5, r7} │ │ + vdup.8 q8, d6[4] │ │ + vqrdmlsh.s , q5, d0[0] │ │ + vqdmulh.s q14, , d15[0] │ │ + vdup.8 q8, d26[4] │ │ vsra.u64 q10, q12, #6 │ │ movs r2, r2 │ │ │ │ 000e7f30 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -94561,24 +94563,24 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ adcs r0, r3 │ │ movs r2, r2 │ │ ldmia r3, {r2, r3, r4, r6} │ │ @ instruction: 0xfff99f09 │ │ - vrintz.f32 q9, q8 │ │ - vzip.32 d31, d20 │ │ + @ instruction: 0xfffa0ada │ │ + vqshlu.s64 d29, d14, #58 @ 0x3a │ │ vqrdmlah.s , , d21[0] │ │ - vsli.64 d18, d28, #58 @ 0x3a │ │ - vtbx.8 d17, {d10}, d30 │ │ - vsri.32 d26, d15, #6 │ │ - vsli.64 d18, d8, #57 @ 0x39 │ │ - vtbx.8 d17, {d10}, d12 │ │ - vqmovun.s64 d27, │ │ - vsli.32 q9, q11, #26 │ │ + @ instruction: 0xfffa0ab6 │ │ + vqrdmulh.s , q5, d24[0] │ │ + vsri.32 d26, d15, #7 │ │ + @ instruction: 0xfff90a92 │ │ + vqrdmulh.s , q5, d6[0] │ │ + vclt.s32 , , #0 │ │ + @ instruction: 0xfffa0a70 │ │ vtrn.32 d20, d14 │ │ movs r2, r2 │ │ │ │ 000e8120 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -94636,15 +94638,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ subs r7, #110 @ 0x6e │ │ movs r2, r2 │ │ bkpt 0x0074 │ │ vtbx.8 d16, {d9}, d1 │ │ - vsri.64 d18, d18, #5 │ │ + vtbl.8 d16, {d27-d28}, d28 │ │ vcvt.u32.f32 d19, d26, #6 │ │ movs r2, r2 │ │ │ │ 000e81bc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -94910,20 +94912,20 @@ │ │ lsls r0, r0, #31 │ │ beq.n e8474 │ │ ldr r0, [sp, #32] │ │ blx 1fe100 │ │ blx 1fe130 │ │ subs r6, #198 @ 0xc6 │ │ movs r2, r2 │ │ - subs r7, #150 @ 0x96 │ │ - vrshr.u64 d18, d27, #6 │ │ - vrshr.u32 d18, d0, #6 │ │ - vrintx.f32 , q1 │ │ - vrintn.f32 , │ │ - vcvtn.u32.f32 q9, q14 │ │ + movs r4, #144 @ 0x90 │ │ + vqshl.u64 d16, d21, #58 @ 0x3a │ │ + vrint?.f32 d16, d10 │ │ + @ instruction: 0xfffaf9bc │ │ + vcgt.f32 , , #0 │ │ + vcvt.f32.u32 q8, q11 │ │ @ instruction: 0xfffa3cd6 │ │ movs r2, r2 │ │ │ │ 000e8498 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -95173,23 +95175,23 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ subs r3, #238 @ 0xee │ │ movs r2, r2 │ │ - str r5, [r4, #28] │ │ + mov pc, fp │ │ @ instruction: 0xfffa9e20 │ │ - vqrdmlsh.s , , d28[0] │ │ + vcgt.f32 q8, q11, #0 │ │ @ instruction: 0xfffa1eaa │ │ @ instruction: 0xfffb9dd8 │ │ - @ instruction: 0xfff91f24 │ │ - vrshr.u32 d17, d14, #6 │ │ - vzip.32 d21, d14 │ │ - vqrdmlsh.s , , d8[0] │ │ + vsri.32 d16, d14, #7 │ │ + vqshl.u32 d31, d8, #26 │ │ + vcle.s32 d21, d14, #0 │ │ + vrecpe.u32 q8, q1 │ │ @ instruction: 0xfffa39fa │ │ movs r2, r2 │ │ │ │ 000e8764 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -95266,16 +95268,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ subs r1, #38 @ 0x26 │ │ movs r2, r2 │ │ adds r2, r0, #7 │ │ - @ instruction: 0xfffb4ad9 │ │ - vcvt.f32.u32 d17, d28, #6 │ │ + @ instruction: 0xfffb2fd3 │ │ + vrsra.u32 d16, d22, #6 │ │ vtbx.8 d19, {d26}, d10 │ │ movs r2, r2 │ │ │ │ 000e8830 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -95336,20 +95338,20 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ subs r0, #94 @ 0x5e │ │ movs r2, r2 │ │ - asrs r4, r1, #2 │ │ - vqshl.u64 d27, d1, #58 @ 0x3a │ │ - @ instruction: 0xfff91db6 │ │ - vmla.i , q5, d24[0] │ │ - vrint?.f32 , │ │ - @ instruction: 0xfff91d92 │ │ + bl ffe6f8c2 <__cxa_new_handler@@Base+0xffc5dc5e> │ │ + @ instruction: 0xb791 │ │ + vrshr.u64 d16, d16, #7 │ │ + vrinta.f32 , q9 │ │ + vabs.f32 , │ │ + vsubl.u q8, d25, d12 │ │ vqshrun.s64 d19, q15, #6 │ │ movs r2, r2 │ │ │ │ 000e88e8 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -95418,17 +95420,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ adds r7, #166 @ 0xa6 │ │ movs r2, r2 │ │ - adds r7, #246 @ 0xf6 │ │ + adds r0, r6, #3 │ │ vshll.u32 q14, d4, #26 │ │ - vqdmulh.s , q13, d14[0] │ │ + vzip.32 q8, q4 │ │ vqshl.u32 , q3, #26 │ │ movs r2, r2 │ │ │ │ 000e89a0 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -95496,20 +95498,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ adds r6, #238 @ 0xee │ │ movs r2, r2 │ │ - lsrs r2, r2, #28 │ │ - vtbx.8 d23, {d10-d11}, d5 │ │ - vcvt.f16.u16 d17, d28, #6 │ │ - @ instruction: 0xfffa48d1 │ │ - vtbl.8 d23, {d10-d11}, d17 │ │ - vcvt.f16.u16 d17, d8, #6 │ │ + bl ffcf5a3e <__cxa_new_handler@@Base+0xffae3dda> │ │ + ldrsh r7, [r7, r0] │ │ + vsra.u32 d16, d22, #6 │ │ + vqrdmulh.s q9, q13, d11[0] │ │ + vcvt.f32.u32 d21, d11, #6 │ │ + vsra.u32 d16, d2, #6 │ │ vrintm.f32 , q2 │ │ movs r2, r2 │ │ │ │ 000e8a64 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -95595,25 +95597,25 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ adds r6, #44 @ 0x2c │ │ movs r2, r2 │ │ - lsrs r2, r0, #25 │ │ - @ instruction: 0xfffa6abf │ │ - vtbx.8 d17, {d10-d13}, d28 │ │ - vtbx.8 d19, {d26}, d17 │ │ - @ instruction: 0xfffa6a9b │ │ - vtbx.8 d17, {d10-d13}, d8 │ │ + bl 425b32 <__cxa_new_handler@@Base+0x213ece> │ │ + ldr r7, [pc, #740] @ (e8e28 ) │ │ + vmla.i q8, q5, d22[0] │ │ + @ instruction: 0xfffa1ddb │ │ + @ instruction: 0xfffa4f95 │ │ + vmla.i q8, q5, d2[0] │ │ vsli.64 , q10, #58 @ 0x3a │ │ movs r2, r2 │ │ sbcs r0, r4 │ │ - @ instruction: 0xfffb6a77 │ │ - vtbl.8 d17, {d10-d13}, d20 │ │ + vcvt.u32.f32 q10, , #5 │ │ + vshr.u32 d16, d14, #6 │ │ Address 0xe8b62 is out of bounds. │ │ │ │ │ │ 000e8b64 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -95683,18 +95685,18 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ adds r5, #38 @ 0x26 │ │ movs r2, r2 │ │ - lsrs r2, r4, #20 │ │ - vqshlu.s64 q13, , #58 @ 0x3a │ │ - vtbx.8 d17, {d10-d12}, d12 │ │ - vsri.64 , q2, #6 │ │ + bl 305c06 <__cxa_new_handler@@Base+0xf3fa2> │ │ + add r6, pc, #988 @ (adr r6, e8ff4 ) │ │ + vqrdmlsh.s , q5, d6[0] │ │ + vsri.64 , q2, #7 │ │ movs r2, r2 │ │ │ │ 000e8c20 : │ │ b.w 1fd9c8 <__emutls_get_address@@Base+0x3380> │ │ │ │ 000e8c24 : │ │ b.w 1fd9d4 <__emutls_get_address@@Base+0x338c> │ │ @@ -95751,18 +95753,18 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ adds r4, #92 @ 0x5c │ │ movs r2, r2 │ │ - lsrs r0, r2, #18 │ │ - @ instruction: 0xfffa3ffb │ │ - @ instruction: 0xfffb19ba │ │ - vrintn.f32 , q6 │ │ + bl 273c9a <__cxa_new_handler@@Base+0x62036> │ │ + subs r7, #251 @ 0xfb │ │ + @ instruction: 0xfffbfeb4 │ │ + vcgt.f32 , q6, #0 │ │ movs r2, r2 │ │ │ │ 000e8cb4 : │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r3, [r0, #24] │ │ cmp r3, r1 │ │ @@ -95853,15 +95855,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ adds r3, #112 @ 0x70 │ │ movs r2, r2 │ │ str r2, [r2, #92] @ 0x5c │ │ - vqshlu.s64 d19, d13, #59 @ 0x3b │ │ + @ instruction: 0xfffb1b97 │ │ vmovn.i64 d24, │ │ Address 0xe8d9a is out of bounds. │ │ │ │ │ │ 000e8d9c : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -95954,15 +95956,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ adds r2, #120 @ 0x78 │ │ movs r2, r2 │ │ str r2, [r3, #76] @ 0x4c │ │ - vcvtm.u32.f32 q15, q12 │ │ + vtbx.8 d28, {d27}, d18 │ │ vceq.i32 d24, d15, #0 │ │ Address 0xe8e96 is out of bounds. │ │ │ │ │ │ 000e8e98 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -96056,15 +96058,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ adds r1, #120 @ 0x78 │ │ movs r2, r2 │ │ str r2, [r3, #60] @ 0x3c │ │ - vqdmulh.s , , d16[0] │ │ + vsra.u64 q15, q5, #5 │ │ vcgt.s32 d24, d15, #0 │ │ Address 0xe8f96 is out of bounds. │ │ │ │ │ │ 000e8f98 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -96311,15 +96313,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ cmp r6, #248 @ 0xf8 │ │ movs r2, r2 │ │ str r2, [r3, #20] │ │ - vcvt.u16.f16 q10, , #5 │ │ + vrshr.u32 , , #5 │ │ @ instruction: 0xfffa7d8f │ │ Address 0xe9216 is out of bounds. │ │ │ │ │ │ 000e9218 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -96362,15 +96364,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ cmp r6, #120 @ 0x78 │ │ movs r2, r2 │ │ str r2, [r3, #12] │ │ - vrshr.u32 d18, d17, #5 │ │ + vcvt.s32.f32 d16, d27 │ │ @ instruction: 0xfffa7d0f │ │ Address 0xe9296 is out of bounds. │ │ │ │ │ │ 000e9298 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -97000,15 +97002,15 @@ │ │ bne.n e98f6 const&, cv::_InputArray const&, cv::TermCriteria)@@Base+0x5de> │ │ blx 1fe130 │ │ ldr r0, [sp, #164] @ 0xa4 │ │ blx 1fe100 │ │ blx 1fe130 │ │ cmp r1, #122 @ 0x7a │ │ movs r2, r2 │ │ - subs r2, #96 @ 0x60 │ │ + subs r2, r3, #5 │ │ vqrdmlah.s q15, q5, d18[0] │ │ vqrshrun.s64 d17, q14, #6 │ │ @ instruction: 0xfffbaad0 │ │ @ instruction: 0xfffaee84 │ │ @ instruction: 0xfffa189e │ │ vqshrun.s64 d18, q9, #5 │ │ movs r2, r2 │ │ @@ -97312,15 +97314,15 @@ │ │ blx 1fe130 │ │ nop │ │ movs r6, #166 @ 0xa6 │ │ movs r2, r2 │ │ str r7, [sp, #732] @ 0x2dc │ │ vshll.u32 q8, d7, #26 │ │ vrsqrte.f32 d17, d6 │ │ - vqshrun.s64 d18, q4, #5 │ │ + vcvt.u16.f16 d16, d2, #5 │ │ @ instruction: 0xfffa09d7 │ │ vrecpe.f32 , q3 │ │ vcvta.u32.f32 q9, q7 │ │ @ instruction: 0xfffb09f7 │ │ vrecpe.f32 , q11 │ │ vsli.32 d18, d4, #27 │ │ movs r2, r2 │ │ @@ -97689,16 +97691,16 @@ │ │ b.n ea096 const&, cv::_InputArray const&, cv::TermCriteria)@@Base+0xd7e> │ │ nop │ │ nop │ │ movs r0, r0 │ │ movs r0, r0 │ │ movs r0, r0 │ │ ldrb r0, [r6, #31] │ │ - b.n ea6fe │ │ - vabs.f32 d18, d5 │ │ + ldmia r0, {r0, r1, r6} │ │ + @ instruction: 0xfff90bff │ │ vrsra.u64 , q14, #6 │ │ @ instruction: 0xfffbeef0 │ │ subs r3, #98 @ 0x62 │ │ vsub.f64 d18, d19, d18 │ │ adds r2, #8 │ │ adds r6, #1 │ │ vabs.f64 d18, d18 │ │ @@ -97886,24 +97888,24 @@ │ │ blx 1fe130 │ │ nop │ │ movs r4, #14 │ │ movs r2, r2 │ │ lsrs r6, r2, #31 │ │ vtbx.8 d17, {d27-d29}, d15 │ │ vqrdmlsh.s q8, , d10[0] │ │ - vrsqrte.u32 q8, │ │ - @ instruction: 0xfffadbba │ │ + vtbx.8 d30, {d27-d28}, d9 │ │ + @ instruction: 0xfff9dbba │ │ @ instruction: 0xfffa0f06 │ │ @ instruction: 0xfffb1f02 │ │ movs r2, r2 │ │ lsrs r4, r6, #30 │ │ vtbl.8 d17, {d27-d29}, d29 │ │ @ instruction: 0xfffb0f28 │ │ - @ instruction: 0xfffbdeb7 │ │ - vrshr.u32 q9, , #7 │ │ + vrsra.u64 d28, d17, #5 │ │ + vabs.f32 q8, │ │ vqrdmlsh.s q8, q5, d26[0] │ │ vsli.64 , q8, #59 @ 0x3b │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #24 │ │ mov ip, r1 │ │ ldr r1, [pc, #224] @ (ea3b0 const&, cv::_InputArray const&, cv::TermCriteria)@@Base+0x1098>) │ │ @@ -98129,16 +98131,16 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ adds r6, r7, #2 │ │ movs r2, r2 │ │ subs r6, r3, r7 │ │ movs r2, r2 │ │ - bgt.n ea55a │ │ - vqrdmlsh.s , , d13[0] │ │ + stmia r1!, {r0, r1, r3} │ │ + vcge.f32 q8, , #0 │ │ vqdmulh.s q8, q13, d4[0] │ │ Address 0xea53e is out of bounds. │ │ │ │ │ │ 000ea540 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -98598,15 +98600,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ asrs r0, r5, #29 │ │ movs r2, r2 │ │ movs r2, #189 @ 0xbd │ │ vqshlu.s64 d24, d18, #59 @ 0x3b │ │ - vclt.s32 d30, d21, #0 │ │ + vqshl.u32 d28, d15, #25 │ │ vrshr.u32 d26, d2, #7 │ │ movs r1, r2 │ │ add r1, pc, #992 @ (adr r1, eae44 ) │ │ movs r1, r2 │ │ asrs r4, r4, #26 │ │ movs r2, r2 │ │ push {r4, r5, r6, r7, lr} │ │ @@ -99271,18 +99273,18 @@ │ │ nop │ │ ldr r3, [sp, #376] @ 0x178 │ │ movs r1, r2 │ │ asrs r2, r3, #4 │ │ movs r2, r2 │ │ lsls r7, r4, #2 │ │ vqshlu.s64 d30, d4, #59 @ 0x3b │ │ - vtbl.8 d29, {d10-d13}, d11 │ │ + vaddl.u q14, d10, d5 │ │ @ instruction: 0xfff9d8d1 │ │ vqshlu.s64 d30, d22, #58 @ 0x3a │ │ - vtbl.8 d29, {d10-d13}, d29 │ │ + vaddl.u q14, d10, d23 │ │ @ instruction: 0xfff90faa │ │ movs r2, r2 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ ldr r4, [r0, #4] │ │ cbz r4, eb1f4 │ │ adds r1, r4, #4 │ │ @@ -99489,15 +99491,15 @@ │ │ b.n eb3e2 │ │ ldr r0, [sp, #520] @ 0x208 │ │ movs r1, r2 │ │ lsrs r6, r2, #24 │ │ movs r2, r2 │ │ adds r2, #172 @ 0xac │ │ @ instruction: 0xfffb6cd3 │ │ - vqshrn.u64 d29, , #6 │ │ + vcvt.f32.u32 d27, d21, #6 │ │ @ instruction: 0xfff9f89d │ │ adds r0, #217 @ 0xd9 │ │ lsls r3, r3, #25 │ │ itte mi │ │ ldrbmi.w r3, [sp, #161] @ 0xa1 │ │ ubfxmi r3, r3, #6, #1 │ │ movpl r3, #0 │ │ @@ -101793,15 +101795,15 @@ │ │ blx 1fe340 │ │ add r0, sp, #96 @ 0x60 │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ b.n ed4c6 │ │ vshr.u32 , , #6 │ │ - vqdmulh.s , q13, d23[0] │ │ + vzip.32 q13, │ │ vceq.i32 , q10, #0 │ │ movs r1, r2 │ │ │ │ 000ecfcc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -102072,15 +102074,15 @@ │ │ blx 1fe130 │ │ nop │ │ ldrb r6, [r5, #7] │ │ movs r1, r2 │ │ vqadd.s32 d16, d14, d1 │ │ strh r7, [r5, r2] │ │ vqshlu.s32 q8, q8, #25 │ │ - vtbx.8 d27, {d27-d28}, d31 │ │ + vqrdmlah.s , , d25[0] │ │ vqrdmlah.s q15, , d28[0] │ │ movs r1, r2 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ ldr r4, [r0, #4] │ │ cbz r4, ed300 │ │ adds r1, r4, #4 │ │ @@ -102309,18 +102311,18 @@ │ │ add r0, sp, #156 @ 0x9c │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ stcl 0, cr0, [r0], {17} │ │ push {r0, r2, r3, r4, r5, r6, lr} │ │ vdup.16 q11, d0[2] │ │ - vneg.f32 d27, d19 │ │ - @ instruction: 0xfff9ef96 │ │ + @ instruction: 0xfff99c9d │ │ + vsri.64 d29, d0, #7 │ │ vcvt.f16.u16 d22, d14, #7 │ │ - vneg.f32 d27, d1 │ │ + vcvt.f16.u16 , , #7 │ │ vdup.8 d30, d16[4] │ │ movs r1, r2 │ │ │ │ 000ed52c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -102430,15 +102432,15 @@ │ │ blx 1fe130 │ │ add r0, sp, #172 @ 0xac │ │ blx 1fe340 │ │ blx 1fe130 │ │ adcs.w r0, r4, r1, lsr #32 │ │ ldrh r4, [r5, #32] │ │ @ instruction: 0xfffa6ad6 │ │ - vqshlu.s32 d27, d19, #25 │ │ + vtbl.8 d25, {d9-d12}, d29 │ │ @ instruction: 0xfff9eab0 │ │ movs r1, r2 │ │ │ │ 000ed668 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -102529,16 +102531,16 @@ │ │ blx 1fe130 │ │ add r0, sp, #100 @ 0x64 │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ ands.w r0, sl, r1, lsr #32 │ │ strb r6, [r0, r3] │ │ - vcvt.f16.u16 d18, d22, #6 │ │ - vrinta.f32 d27, d21 │ │ + vsra.u32 d17, d16, #6 │ │ + vshll.u32 , d15, #26 │ │ vtbl.8 d30, {d25-d26}, d18 │ │ movs r1, r2 │ │ │ │ 000ed770 : │ │ movw r1, #38303 @ 0x959f │ │ movt r1, #32436 @ 0x7eb4 │ │ cmp r0, r1 │ │ @@ -103261,20 +103263,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #76] @ 0x4c │ │ blxne 1fe100 │ │ blx 1fe130 │ │ @ instruction: 0xe8240011 │ │ cmp r8, r5 │ │ sha1h.32 q12, │ │ - vqdmulh.s q13, q13, d3[0] │ │ + vsra.u64 d25, d29, #6 │ │ vneg.f32 , q14 │ │ @ instruction: 0xfffb38b9 │ │ vcvt.f32.s32 q14, │ │ vrshr.u64 d24, d27, #6 │ │ - @ instruction: 0xfffaac9b │ │ + vsra.u64 d25, d5, #6 │ │ vceq.i32 q15, q7, #0 │ │ movs r1, r2 │ │ b.w ee00c │ │ b.w ef1fc │ │ b.w ef528 │ │ b.w ef948 │ │ b.w f0af0 │ │ @@ -104272,32 +104274,32 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #136] @ 0x88 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ b.n eec7c │ │ movs r1, r2 │ │ - lsrs r1, r1, #11 │ │ - vtbl.8 d27, {d10-d13}, d13 │ │ - vuzp.32 d26, d23 │ │ + @ instruction: 0xefc3fff9 │ │ + cbnz r5, eebde │ │ + vrint?.f32 d24, d17 │ │ vsra.u64 , q12, #7 │ │ @ instruction: 0xfffabb55 │ │ - vuzp.32 q13, │ │ + vrint?.f32 q12, │ │ vrshr.u32 d29, d12, #7 │ │ @ instruction: 0xfffabb79 │ │ - vsra.u64 d26, d3, #6 │ │ + vrintm.f32 d24, d13 │ │ vclt.s32 d24, d19, #0 │ │ vtbx.8 d27, {d26-d28}, d5 │ │ - vshr.u64 q13, , #6 │ │ + vsli.64 q12, , #58 @ 0x3a │ │ vclt.s32 d29, d13, #0 │ │ @ instruction: 0xfffabb31 │ │ - vuzp.32 q13, │ │ - vneg.f32 q15, │ │ + vrint?.f32 q12, │ │ + vqdmulh.s q14, , d21[0] │ │ vtbx.8 d27, {d25-d27}, d25 │ │ - vuzp.32 d26, d3 │ │ + vsli.64 q12, , #58 @ 0x3a │ │ vclt.f32 , q13, #0 │ │ movs r1, r2 │ │ cmp r2, #1 │ │ it lt │ │ bxlt lr │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -105003,16 +105005,16 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldmia r6!, {r1, r3, r7} │ │ movs r1, r2 │ │ ldr r4, [pc, #68] @ (ef560 ) │ │ - vabs.f32 d26, d15 │ │ - vqshl.u32 , , #25 │ │ + vdup.8 d24, d9[4] │ │ + vdup.8 , d13[4] │ │ @ instruction: 0xfff9cbda │ │ movs r1, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8-d9} │ │ @@ -105340,18 +105342,18 @@ │ │ blx 1fe130 │ │ movs r0, r0 │ │ movs r0, r0 │ │ ldmia r3, {r2, r3, r4, r6} │ │ movs r1, r2 │ │ ldr r0, [pc, #148] @ (ef9c4 ) │ │ vsri.32 d28, d23, #7 │ │ - @ instruction: 0xfffa9367 │ │ + vtbx.8 d23, {d10}, d17 │ │ vqrshrn.u64 d22, , #7 │ │ vsri.32 d28, d3, #6 │ │ - @ instruction: 0xfffa9343 │ │ + vqshrun.s64 d23, , #6 │ │ vneg.f32 q14, q15 │ │ movs r1, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8} │ │ @@ -106314,32 +106316,32 @@ │ │ itt ne │ │ ldrne r0, [sp, #136] @ 0x88 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ stmia r7!, {r1, r2, r4, r5} │ │ movs r1, r2 │ │ - bl 2b0496 <__cxa_new_handler@@Base+0x9e832> │ │ - add r2, pc, #12 @ (adr r2, f04b4 ) │ │ - vqshrun.s64 d24, , #6 │ │ + bvs.n f0416 │ │ + vclt.s32 d26, d3, #0 │ │ + vcvt.u16.f16 d22, d7, #6 │ │ vtbx.8 d27, {d25}, d30 │ │ vqmovun.s64 d26, │ │ - vtbx.8 d24, {d10}, d21 │ │ + vcvt.u16.f16 q11, , #6 │ │ vqshrn.u64 d27, q1, #7 │ │ vqmovun.s64 d26, │ │ - vtbl.8 d24, {d26}, d9 │ │ + @ instruction: 0xfffa6d83 │ │ vqshrn.u64 d22, , #7 │ │ vsra.u64 d26, d27, #6 │ │ - vqshl.u64 q12, , #58 @ 0x3a │ │ + vqdmulh.s q11, q13, d15[0] │ │ vtbl.8 d27, {d9-d10}, d3 │ │ vmovn.i64 d26, │ │ - vtbx.8 d24, {d10}, d1 │ │ - vqrdmlah.s q14, , d17[0] │ │ + vcvt.u16.f16 d22, d27, #6 │ │ + vrsra.u64 , , #7 │ │ vsra.u64 q13, , #7 │ │ - vqshl.u64 q12, , #58 @ 0x3a │ │ + @ instruction: 0xfffa6cf3 │ │ vcvt.u16.f16 , q4, #7 │ │ movs r1, r2 │ │ cmp r2, #1 │ │ it lt │ │ bxlt lr │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -107037,16 +107039,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ push {r1, r2, r4, r7, lr} │ │ movs r1, r2 │ │ adds r3, #47 @ 0x2f │ │ - @ instruction: 0xfff98e2d │ │ - vcvt.f32.u32 , , #7 │ │ + vabs.s32 d23, d23 │ │ + vabs.s32 q11, │ │ vrshr.u64 , q12, #7 │ │ movs r1, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8-d9} │ │ @@ -107366,18 +107368,18 @@ │ │ ldrne r0, [sp, #24] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ sxtb r4, r7 │ │ movs r1, r2 │ │ cmp r7, #77 @ 0x4d │ │ @ instruction: 0xfff9ab5f │ │ - vtbl.8 d23, {d26-d28}, d15 │ │ + @ instruction: 0xfffa5f89 │ │ vshr.u64 d21, d15, #7 │ │ @ instruction: 0xfffaab3b │ │ - vtbx.8 d23, {d10-d12}, d27 │ │ + vqrdmlsh.s , q5, d21[0] │ │ vcvt.u32.f32 d26, d6, #7 │ │ movs r1, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #16 │ │ mov r5, r0 │ │ @@ -109053,17 +109055,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #76] @ 0x4c │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r2, sp, #440 @ 0x1b8 │ │ movs r1, r2 │ │ - ldrb r0, [r1, r4] │ │ + tst r2, r0 │ │ @ instruction: 0xfff949f9 │ │ - @ instruction: 0xfffa689f │ │ + @ instruction: 0xfffa4d99 │ │ @ instruction: 0xfff99d80 │ │ movs r1, r2 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ add.w ip, r1, #1 │ │ mov r5, r0 │ │ cmp r2, #4 │ │ @@ -109766,20 +109768,20 @@ │ │ blxne 1fe390 │ │ blx 1fe130 │ │ nop │ │ ldr r2, [sp, #840] @ 0x348 │ │ movs r1, r2 │ │ str r5, [sp, #656] @ 0x290 │ │ movs r1, r2 │ │ - pop {r0, r1, r2, r3, r4, r7, pc} │ │ - vqshrun.s64 d29, q10, #7 │ │ - vsra.u32 d22, d13, #7 │ │ - vtbx.8 d23, {d25-d28}, d1 │ │ + add r2, pc, #612 @ (adr r2, f2e14 ) │ │ + @ instruction: 0xfff9bd2e │ │ + vqshlu.s32 d20, d7, #25 │ │ + vshr.u64 d22, d27, #7 │ │ vsri.32 q15, q14, #7 │ │ - vshr.u64 q11, , #7 │ │ + vsli.64 q10, , #57 @ 0x39 │ │ vdup.8 q15, d30[4] │ │ @ instruction: 0xfffaeeb2 │ │ vsli.64 d27, d16, #58 @ 0x3a │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ ldr.w r0, [r0, #1256] @ 0x4e8 │ │ add.w r5, r4, #1264 @ 0x4f0 │ │ @@ -110693,15 +110695,15 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ adds r2, r3, r5 │ │ movs r1, r2 │ │ ldrh r6, [r5, #44] @ 0x2c │ │ movs r1, r2 │ │ @ instruction: 0xe837fffa │ │ - ldr r3, [r0, #4] │ │ + ldr r5, [pc, #244] @ (f3714 , std::__ndk1::allocator >, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > >&, bool)@@Base+0x440>) │ │ vtbx.8 d24, {d25-d27}, d24 │ │ movs r1, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #164 @ 0xa4 │ │ strd r3, r2, [sp, #12] │ │ @@ -111035,15 +111037,15 @@ │ │ nop │ │ ldrh r6, [r3, #18] │ │ movs r1, r2 │ │ ldrh r0, [r1, #0] │ │ movs r1, r2 │ │ strh r5, [r2, #34] @ 0x22 │ │ vcvt.u16.f16 d26, d28, #6 │ │ - vaddl.u , d10, d8 │ │ + vrinta.f32 d25, d2 │ │ Address 0xf3976 is out of bounds. │ │ │ │ │ │ 000f3978 , std::__ndk1::allocator > const&, std::__ndk1::basic_string, std::__ndk1::allocator > const&, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > >&, bool, bool)@@Base>: │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #16 │ │ @@ -111458,15 +111460,15 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ asrs r4, r2, #4 │ │ movs r1, r2 │ │ strh r6, [r6, #40] @ 0x28 │ │ movs r1, r2 │ │ - stmia r6!, {r0, r1, r2, r3, r4, r6} │ │ + add r3, sp, #356 @ 0x164 │ │ vtbx.8 d30, {d9}, d0 │ │ vqshlu.s64 q8, , #56 @ 0x38 │ │ vshr.u64 , q7, #6 │ │ movs r1, r2 │ │ asrs r2, r3, #2 │ │ movs r1, r2 │ │ b.n f3aa4 , std::__ndk1::allocator > const&, std::__ndk1::basic_string, std::__ndk1::allocator > const&, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > >&, bool, bool)@@Base+0xc4> │ │ @@ -113053,32 +113055,32 @@ │ │ blx 1fe130 │ │ bl aa778 │ │ nop │ │ ... │ │ @ instruction: 0xffffffff │ │ vqrdmlsh.s , , d31[0] │ │ ldrh r6, [r2, #24] │ │ - @ instruction: 0xfffa9b90 │ │ - vtbx.8 d21, {d9-d10}, d8 │ │ + vtrn.32 d24, d10 │ │ + vqrdmlah.s , , d2[0] │ │ vqrdmlah.s , , d18[0] │ │ movs r0, r2 │ │ bvc.n f502e │ │ - vtbx.8 d25, {d8-d11}, d20 │ │ - vqshrn.u64 d21, q6, #7 │ │ - vcle.f32 d24, d26, #0 │ │ - @ instruction: 0xfff99bb2 │ │ - vtbx.8 d21, {d9-d10}, d26 │ │ + vshr.u32 q12, q7, #8 │ │ + vcvt.f32.u32 d19, d6, #7 │ │ + vtbl.8 d22, {d25-d27}, d20 │ │ + vcge.s32 d24, d28, #0 │ │ + vqrdmlah.s , , d20[0] │ │ vcge.f32 , q7, #0 │ │ movs r1, r2 │ │ - add r0, sp, #512 @ 0x200 │ │ + ldrh r2, [r7, #42] @ 0x2a │ │ vqrshrun.s64 d29, q3, #7 │ │ - @ instruction: 0xfff85994 │ │ - vcvt.f16.u16 d25, d11, #7 │ │ - vdup.8 d25, d6[4] │ │ - @ instruction: 0xfff959be │ │ + @ instruction: 0xfff83e8e │ │ + vsra.u32 d24, d5, #7 │ │ + vceq.i32 d24, d0, #0 │ │ + @ instruction: 0xfff93eb8 │ │ vcle.f32 d27, d0, #0 │ │ mov r7, sp │ │ blx 1fea80 │ │ ldmia.w sp!, {r7, lr} │ │ b.w 1fd8e4 <__emutls_get_address@@Base+0x329c> │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -115439,19 +115441,19 @@ │ │ add r0, sp, #28 │ │ bl aa700 │ │ blx 1fe130 │ │ b.n f68a4 │ │ movs r0, r2 │ │ ldrh r0, [r2, r0] │ │ movs r1, r2 │ │ - lsrs r3, r1, #4 │ │ - vcvt.f16.u16 , q1, #7 │ │ + mcr 15, 0, pc, cr5, cr8, {7} @ │ │ + pop {r1, r4, r6} │ │ vtbx.8 d31, {d24}, d28 │ │ - vabs.f32 , q0 │ │ - vcvt.f16.u16 d27, d16, #7 │ │ + vcvt.f16.u16 d31, d26, #7 │ │ + vcvt.f16.u16 d27, d16, #8 │ │ vtbx.8 d31, {d24}, d10 │ │ vabs.f32 , q2 │ │ movs r1, r2 │ │ │ │ 000f6a38 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -116290,21 +116292,21 @@ │ │ bl aa778 │ │ add r0, sp, #88 @ 0x58 │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ ldrsb r0, [r0, r1] │ │ movs r1, r2 │ │ - str r0, [sp, #232] @ 0xe8 │ │ + strb r4, [r6, #20] │ │ vtbx.8 d16, {d25-d27}, d11 │ │ vqrdmlsh.s q15, q5, d2[0] │ │ vmull.u , d25, d4 │ │ vtbl.8 d16, {d25-d27}, d25 │ │ @ instruction: 0xfffaef20 │ │ - vceq.i32 q10, q1, #0 │ │ + vqshlu.s32 d18, d28, #25 │ │ vtbl.8 d16, {d25-d27}, d7 │ │ @ instruction: 0xfffaeefe │ │ vcvt.u32.f32 q15, q7, #7 │ │ vtbx.8 d16, {d9-d11}, d21 │ │ @ instruction: 0xfffaeedc │ │ @ instruction: 0xfff94d9c │ │ movs r1, r2 │ │ @@ -116706,24 +116708,24 @@ │ │ blx 1fe340 │ │ sub.w r0, r7, #88 @ 0x58 │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ ldr r3, [pc, #392] @ (f7a84 ) │ │ movs r1, r2 │ │ - stc2 15, cr15, [r0], #-992 @ 0xfffffc20 │ │ - lsls r6, r6, #29 │ │ + b.n f7b34 │ │ + vqshl.u32 q8, q11, #24 │ │ vtbx.8 d30, {d26-d29}, d22 │ │ vcle.s32 d18, d6, #0 │ │ vqshl.u32 d16, d28, #26 │ │ vtbl.8 d30, {d26-d29}, d28 │ │ - @ instruction: 0xfff98b51 │ │ + vcgt.s32 , , #0 │ │ vcle.f32 q8, q4, #0 │ │ vshll.u32 q15, d24, #26 │ │ - vcge.s32 d18, d30, #0 │ │ + vcle.f32 d16, d24, #0 │ │ vcle.f32 d16, d22, #0 │ │ vshll.u32 q15, d6, #26 │ │ vtbl.8 d20, {d25}, d6 │ │ movs r1, r2 │ │ │ │ 000f7930 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -116960,15 +116962,15 @@ │ │ bmi.n f7b8c │ │ movs r0, r2 │ │ bx sl │ │ movs r1, r2 │ │ b.n f7b7a │ │ vqrshrun.s64 d27, , #7 │ │ vabs.f32 q15, q5 │ │ - vtbl.8 d24, {d9}, d16 │ │ + vcvt.u16.f16 d22, d10, #7 │ │ vqrshrun.s64 d27, , #7 │ │ vabs.f32 d30, d24 │ │ vsli.64 d20, d10, #57 @ 0x39 │ │ movs r1, r2 │ │ │ │ 000f7bec : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -118112,18 +118114,18 @@ │ │ add r0, r3 │ │ movs r1, r2 │ │ cbnz r2, f8974 │ │ vqneg.s32 q12, │ │ vtbx.8 d29, {d9-d11}, d26 │ │ vcle.f32 q14, q14, #0 │ │ movs r0, r2 │ │ - str.w pc, [sp, #4088] @ 0xff8 │ │ - strh r3, [r7, #58] @ 0x3a │ │ + ble.n f8906 │ │ + vqshl.u32 q12, , #24 │ │ vshll.u32 , d12, #25 │ │ - vtbl.8 d30, {d9-d11}, d22 │ │ + @ instruction: 0xfff9cf20 │ │ vqshl.u32 q12, , #24 │ │ @ instruction: 0xfff9d9fa │ │ vtbx.8 d19, {d25}, d2 │ │ movs r1, r2 │ │ stmia r3!, {r0, r1, r2, r3, r7} │ │ vqshl.u64 d24, d13, #56 @ 0x38 │ │ vshll.u32 , d30, #25 │ │ @@ -119029,16 +119031,16 @@ │ │ blxne 1fe390 │ │ sub.w r0, r7, #88 @ 0x58 │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ adds r1, #64 @ 0x40 │ │ movs r1, r2 │ │ - strb r4, [r2, #2] │ │ - vcgt.s32 d30, d24, #0 │ │ + strb r6, [r1, r6] │ │ + vceq.f32 d28, d18, #0 │ │ @ instruction: 0xfff8cf9c │ │ vqrdmulh.s q9, , d26[0] │ │ movs r1, r2 │ │ │ │ 000f9394 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -119513,15 +119515,15 @@ │ │ blx 1fe130 │ │ add r0, sp, #28 │ │ blx 1fe340 │ │ blx 1fe130 │ │ cmp r2, #154 @ 0x9a │ │ movs r1, r2 │ │ ldmia r2!, {r1, r4, r5, r6, r7} │ │ - @ instruction: 0xfff96b98 │ │ + vshr.u64 d21, d2, #7 │ │ @ instruction: 0xfff9ca54 │ │ @ instruction: 0xfff929f2 │ │ movs r1, r2 │ │ cmp r1, #92 @ 0x5c │ │ movs r1, r2 │ │ cmp r1, #168 @ 0xa8 │ │ movs r1, r2 │ │ @@ -119640,15 +119642,15 @@ │ │ blx 1fe340 │ │ add r0, sp, #100 @ 0x64 │ │ blx 1fe340 │ │ blx 1fe130 │ │ cmp r0, #16 │ │ movs r1, r2 │ │ b.n f9418 │ │ - vqshlu.s64 d20, d2, #57 @ 0x39 │ │ + vtbl.8 d18, {d25-d28}, d12 │ │ vtbl.8 d28, {d25-d26}, d16 │ │ vqshl.u32 q9, q6, #25 │ │ movs r1, r2 │ │ │ │ 000f9998 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -119773,15 +119775,15 @@ │ │ blx 1fe340 │ │ add r0, sp, #172 @ 0xac │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ movs r6, #232 @ 0xe8 │ │ movs r1, r2 │ │ - cmp r2, #156 @ 0x9c │ │ + lsrs r6, r2, #30 │ │ vneg.s32 , q1 │ │ vtbx.8 d28, {d10}, d18 │ │ vclt.f32 d18, d10, #0 │ │ movs r1, r2 │ │ │ │ 000f9af0 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -120039,18 +120041,18 @@ │ │ b.n f9d94 │ │ add r0, sp, #460 @ 0x1cc │ │ blx 1fe340 │ │ blx 1fe130 │ │ movs r5, #142 @ 0x8e │ │ movs r1, r2 │ │ strh r5, [r7, #22] │ │ - vtbx.8 d21, {d9-d10}, d20 │ │ + vcvt.f32.u32 , q7, #7 │ │ vceq.f32 q14, q2, #0 │ │ vcge.s32 , , #0 │ │ - vtbl.8 d21, {d25-d26}, d6 │ │ + @ instruction: 0xfff93e80 │ │ vceq.f32 q14, q11, #0 │ │ vrsra.u64 d18, d20, #7 │ │ movs r1, r2 │ │ │ │ 000f9dd0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -120508,18 +120510,18 @@ │ │ movs r1, r2 │ │ ldrh r1, [r2, #60] @ 0x3c │ │ @ instruction: 0xfff86e87 │ │ vceq.i32 d28, d18, #0 │ │ vqrdmlah.s , , d12[0] │ │ vqrdmlah.s q11, , d21[0] │ │ vceq.i32 d28, d0, #0 │ │ - vceq.i32 , , #0 │ │ + vqshlu.s32 , , #25 │ │ vqrdmlah.s q11, q4, d3[0] │ │ vshr.u64 q14, q7, #7 │ │ - vqshl.u64 d20, d26, #57 @ 0x39 │ │ + @ instruction: 0xfff92cb4 │ │ @ instruction: 0xfff96e21 │ │ vshr.u64 d28, d28, #7 │ │ vtbl.8 d26, {d9-d11}, d22 │ │ @ instruction: 0xfff86dff │ │ vshr.u64 d28, d10, #7 │ │ vcvt.u32.f32 , q8, #7 │ │ movs r1, r2 │ │ @@ -120734,15 +120736,15 @@ │ │ b.n fa4d2 │ │ add r0, sp, #408 @ 0x198 │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ adds r0, r6, #6 │ │ movs r1, r2 │ │ - subs r2, r2, #7 │ │ + lsls r4, r1, #19 │ │ @ instruction: 0xfff90dd7 │ │ vqrdmulh.s , q13, d30[0] │ │ vcvt.f16.u16 d17, d26, #7 │ │ movs r1, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -122453,16 +122455,16 @@ │ │ blx 1fe340 │ │ blx 1fe130 │ │ lsrs r0, r6, #11 │ │ movs r1, r2 │ │ ldr r5, [r3, #8] │ │ @ instruction: 0xfff989b1 │ │ vsli.32 q8, q14, #24 │ │ - @ instruction: 0xfffa0d07 │ │ - vtbl.8 d24, {d25-d26}, d5 │ │ + vmovn.i64 d31, │ │ + vtbl.8 d24, {d24-d25}, d5 │ │ vsli.32 q8, q0, #24 │ │ vqshrn.u64 d16, q3, #6 │ │ movs r1, r2 │ │ │ │ 000fb870 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -122963,24 +122965,24 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ lsrs r0, r1, #32 │ │ movs r1, r2 │ │ add r6, pc, #732 @ (adr r6, fc0ac ) │ │ vsli.32 d24, d25, #25 │ │ vshr.u64 q8, q8, #8 │ │ - vqshlu.s64 q10, q15, #58 @ 0x3a │ │ + @ instruction: 0xfffa2bf8 │ │ vsli.32 d24, d1, #25 │ │ vrev32.32 q8, q4 │ │ vsra.u32 , q4, #6 │ │ vrintx.f32 q12, │ │ vrev32.32 d16, d22 │ │ - vrint?.f32 , q8 │ │ + @ instruction: 0xfffa9b5a │ │ vclz.i32 q12, │ │ vshr.u32 q8, q15, #8 │ │ - vtbl.8 d30, {d26-d28}, d30 │ │ + @ instruction: 0xfffacfa8 │ │ vclz.i32 d24, d21 │ │ vshr.u32 q8, q6, #8 │ │ vshll.u32 q15, d5, #26 │ │ vsli.32 q12, , #25 │ │ vsra.u32 d16, d2, #8 │ │ vrintx.f32 d16, d22 │ │ movs r1, r2 │ │ @@ -123891,22 +123893,22 @@ │ │ add r0, sp, #292 @ 0x124 │ │ blx 1fe340 │ │ add r0, sp, #68 @ 0x44 │ │ blx 1fe340 │ │ blx 1fe130 │ │ ldc2 0, cr0, [r8], #-64 @ 0xffffffc0 │ │ subs r6, r5, #5 │ │ - vqshrun.s64 d17, , #6 │ │ - vclt.f32 d31, d0, #0 │ │ - vsubl.u q9, d25, d31 │ │ - vtbl.8 d17, {d25}, d7 │ │ - vclt.f32 , q7, #0 │ │ + vcvt.u16.f16 d31, d19, #6 │ │ + vpadal.s32 d31, d0 │ │ + vneg.f32 d16, d25 │ │ + @ instruction: 0xfff9fd81 │ │ + vpadal.s32 , q7 │ │ @ instruction: 0xfff9f9fc │ │ movs r0, r2 │ │ - b.n fc90c │ │ + stmia r5!, {r1, r4, r7} │ │ vcvt.u32.f32 , q15, #8 │ │ vrint?.f32 d31, d20 │ │ Address 0xfc7e2 is out of bounds. │ │ │ │ │ │ 000fc7e4 : │ │ push {r4, r6, r7, lr} │ │ @@ -123988,15 +123990,15 @@ │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ add r0, sp, #24 │ │ blx 1fe180 │ │ blx 1fe130 │ │ ldrb.w r0, [r2, #16] │ │ - cbnz r3, fc8ba , std::__ndk1::allocator > const&) const@@Base+0xbe> │ │ + ldr r6, [sp, #20] │ │ @ instruction: 0xfff8c1e7 │ │ vcge.f32 , q2, #0 │ │ vtbx.8 d31, {d9}, d10 │ │ movs r0, r2 │ │ │ │ 000fc8c4 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -124201,23 +124203,23 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ @ instruction: 0xf7c40010 │ │ cmp r0, #126 @ 0x7e │ │ vcvt.f32.u32 q10, , #6 │ │ - vqrdmlsh.s q13, , d12[0] │ │ + vcgt.f32 , q3, #0 │ │ vqrdmulh.s q15, q12, d15[0] │ │ vtbx.8 d18, {d9-d11}, d10 │ │ vcvt.f32.u32 d20, d23, #6 │ │ - @ instruction: 0xfff9af28 │ │ + vcgt.f32 d25, d18, #0 │ │ @ instruction: 0xfff8edab │ │ vshll.u32 q9, d22, #25 │ │ vcvt.f32.u32 d20, d3, #6 │ │ - @ instruction: 0xfff9af04 │ │ + vrsra.u64 , q15, #7 │ │ @ instruction: 0xfff8ed87 │ │ vqshlu.s32 , q12, #25 │ │ movs r0, r2 │ │ │ │ 000fcaf8 , std::__ndk1::allocator > const&)@@Base>: │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -124286,16 +124288,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ add r0, sp, #24 │ │ blx 1fe180 │ │ blx 1fe130 │ │ @ instruction: 0xf5960010 │ │ - @ instruction: 0xea48fff8 │ │ - add r7, pc, #768 @ (adr r7, fceb8 ) │ │ + ldmia r7!, {r1, r6} │ │ + @ instruction: 0xfff88cba │ │ @ instruction: 0xfff8f1c8 │ │ vceq.f32 , q7, #0 │ │ movs r0, r2 │ │ │ │ 000fcbc0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -124771,16 +124773,16 @@ │ │ str r0, [sp, #40] @ 0x28 │ │ blx 1faee4 <__emutls_get_address@@Base+0x89c> │ │ ldr r0, [sp, #28] │ │ cmp r0, #1 │ │ bge.n fd0ca │ │ b.n fd116 │ │ @ instruction: 0xf1820010 │ │ - adds r4, #30 │ │ - vcle.f32 d31, d0, #0 │ │ + adds r0, r3, r4 │ │ + @ instruction: 0xfff9da7a │ │ vrev16.32 d31, d22 │ │ movs r0, r2 │ │ movs r0, #0 │ │ str r0, [sp, #40] @ 0x28 │ │ ldr r0, [sp, #28] │ │ cmp r0, #1 │ │ blt.n fd116 │ │ @@ -126043,15 +126045,15 @@ │ │ blx 1fe340 │ │ ldr r0, [sp, #16] │ │ blx 1fe340 │ │ blx 1fe130 │ │ b.n fd770 │ │ movs r0, r2 │ │ strb r3, [r7, #25] │ │ - vqshl.u64 d30, d0, #57 @ 0x39 │ │ + vmull.u q14, d25, d10 │ │ vcvt.u32.f32 , q13, #8 │ │ vabs.s32 d30, d4 │ │ movs r0, r2 │ │ │ │ 000fde4c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -127784,18 +127786,18 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #92] @ 0x5c │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r5, pc, #140 @ (adr r5, ff45c ) │ │ - vclt.s32 d28, d22, #0 │ │ + vabs.f32 d26, d16 │ │ @ instruction: 0xfff8c990 │ │ @ instruction: 0xfff9bef0 │ │ - vclt.s32 q14, q5, #0 │ │ + vabs.f32 q13, q2 │ │ @ instruction: 0xfff8c9b4 │ │ vrsra.u64 , q7, #7 │ │ movs r0, r2 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ ldr r0, [r0, #4] │ │ @@ -128114,15 +128116,15 @@ │ │ mov r0, r4 │ │ blx 1fe260 │ │ blx 1fe130 │ │ nop │ │ @ instruction: 0xf5920010 │ │ ldmia r2, {r2, r3} │ │ movs r0, r2 │ │ - bgt.n ff656 │ │ + stmia r1!, {r0, r1, r3, r7} │ │ @ instruction: 0xfff8c9f4 │ │ movs r0, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ ldr r6, [pc, #88] @ (ff79c ) │ │ add r6, pc │ │ @@ -128924,15 +128926,15 @@ │ │ movs r0, r2 │ │ stmia r3!, {r1, r2, r4, r6, r7} │ │ movs r0, r2 │ │ strh r5, [r4, #8] │ │ vqshl.u32 d20, d2, #25 │ │ vabs.s32 q14, q12 │ │ movs r0, r2 │ │ - strh r3, [r2, #30] │ │ + ldr r5, [r1, #12] │ │ vpadal.u32 d20, d4 │ │ vrshr.u64 q14, q5, #7 │ │ movs r0, r2 │ │ ldr r1, [pc, #644] @ (100204 ) │ │ add r1, pc │ │ add r0, sp, #32 │ │ movs r2, #7 │ │ @@ -129168,30 +129170,30 @@ │ │ nop │ │ stmia r4!, {r2, r5, r6, r7} │ │ movs r0, r2 │ │ stmia r4!, {r2, r6, r7} │ │ movs r0, r2 │ │ subs r4, r3, #5 │ │ vsubl.u , d25, d2 │ │ - vtbl.8 d26, {d25-d26}, d7 │ │ + @ instruction: 0xfff98e81 │ │ vpadal.s32 d20, d4 │ │ vrshr.u32 q14, q5, #7 │ │ movs r0, r2 │ │ - lsls r7, r6, #20 │ │ - vcle.f32 d20, d4, #0 │ │ + @ instruction: 0xea31fff8 │ │ + cmp ip, r0 │ │ vsra.u64 q14, q5, #7 │ │ movs r0, r2 │ │ add r9, sp │ │ vcge.f32 q10, q1, #0 │ │ vsra.u32 d28, d8, #7 │ │ movs r0, r2 │ │ stmia r0!, {r3, r6, r7} │ │ movs r0, r2 │ │ adds r1, #3 │ │ - vpadal.u32 q15, │ │ + @ instruction: 0xfff8cbbf │ │ vrev32.32 d28, d14 │ │ movs r0, r2 │ │ stmia r0!, {r2, r4, r7} │ │ movs r0, r2 │ │ itte hi │ │ movhi r0, r2 │ │ │ │ @@ -129547,15 +129549,15 @@ │ │ ldrb.w r0, [sp, #4] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ - strh r3, [r6, #60] @ 0x3c │ │ + ldr r5, [r5, #72] @ 0x48 │ │ vtbx.8 d27, {d8-d11}, d18 │ │ movs r0, r2 │ │ cbnz r2, 100600 │ │ movs r0, r2 │ │ ldr r0, [pc, #4] @ (1005c0 ) │ │ add r0, pc │ │ b.w ff60c │ │ @@ -130939,23 +130941,23 @@ │ │ movs r0, r0 │ │ movs r1, r0 │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ - sxth r1, r2 │ │ + str r7, [sp, #44] @ 0x2c │ │ @ instruction: 0xfff8ba9e │ │ - vqshlu.s32 , , #25 │ │ + @ instruction: 0xfff9bb51 │ │ vsubw.u , q4, d9 │ │ @ instruction: 0xfff9ba7c │ │ - vqshlu.s32 d29, d21, #25 │ │ + vtbl.8 d27, {d9-d12}, d31 │ │ vqrdmlsh.s q10, q12, d31[0] │ │ vtbx.8 d27, {d25-d27}, d0 │ │ - vqshlu.s32 , , #25 │ │ + @ instruction: 0xfff9bb73 │ │ @ instruction: 0xfff8ad8e │ │ movs r0, r2 │ │ subs r3, #18 │ │ movs r0, r2 │ │ bmi.n 1014b8 │ │ bmi.n 1014ba │ │ push {r4, r5, r6, r7, lr} │ │ @@ -131379,18 +131381,18 @@ │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r3, sp, #400 @ 0x190 │ │ movs r0, r2 │ │ cmp r3, #111 @ 0x6f │ │ @ instruction: 0xfff93b53 │ │ - vcge.f32 q14, , #0 │ │ + @ instruction: 0xfff9a9df │ │ vtbx.8 d18, {d8-d11}, d11 │ │ vtbl.8 d19, {d9-d12}, d31 │ │ - vcge.f32 q14, , #0 │ │ + @ instruction: 0xfff9a9bb │ │ vqshl.u64 d26, d26, #56 @ 0x38 │ │ movs r0, r2 │ │ │ │ 00101984 : │ │ push {r7, lr} │ │ mov r7, sp │ │ sub sp, #8 │ │ @@ -131677,15 +131679,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r4, pc, #504 @ (adr r4, 101eb8 ) │ │ movs r0, r2 │ │ movs r7, #231 @ 0xe7 │ │ vneg.f32 , │ │ - vsra.u32 q14, , #7 │ │ + vqshlu.s32 q13, , #25 │ │ vcls.s32 d26, d24 │ │ movs r0, r2 │ │ │ │ 00101cd0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -131948,16 +131950,16 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ adds r1, #232 @ 0xe8 │ │ movs r0, r2 │ │ add r3, pc, #712 @ (adr r3, 10226c ) │ │ movs r0, r2 │ │ lsls r3, r5, #6 │ │ - vcvt.u16.f16 d23, d21, #7 │ │ - vpadal.u32 d26, d6 │ │ + vclt.s32 d22, d31, #0 │ │ + vtbl.8 d24, {d24-d27}, d0 │ │ vrev32.32 , q9 │ │ movs r0, r2 │ │ adds r0, #242 @ 0xf2 │ │ movs r0, r2 │ │ add r2, pc, #0 @ (adr r2, 101fbc ) │ │ movs r0, r2 │ │ push {r4, r5, r6, r7, lr} │ │ @@ -132068,15 +132070,15 @@ │ │ add r0, sp, #120 @ 0x78 │ │ blx 1fe340 │ │ blx 1fe130 │ │ add r0, pc, #824 @ (adr r0, 102428 ) │ │ movs r0, r2 │ │ movs r3, #211 @ 0xd3 │ │ vcge.s32 q10, q10, #0 │ │ - vsri.64 q13, q7, #7 │ │ + @ instruction: 0xfff989d8 │ │ vrev64.32 d26, d10 │ │ movs r0, r2 │ │ push {r7, lr} │ │ mov r7, sp │ │ blx 1fea80 │ │ ldmia.w sp!, {r7, lr} │ │ b.w 1fd8e4 <__emutls_get_address@@Base+0x329c> │ │ @@ -132744,16 +132746,16 @@ │ │ blx 1fe130 │ │ nop │ │ cmp r1, #62 @ 0x3e │ │ movs r0, r2 │ │ ldr r2, [sp, #632] @ 0x278 │ │ movs r0, r2 │ │ subs r3, r6, r4 │ │ - @ instruction: 0xfff89f9f │ │ - vpadal.u32 d22, d26 │ │ + vsri.64 d24, d9, #8 │ │ + vtbl.8 d20, {d24-d27}, d20 │ │ vtbl.8 d25, {d8-d9}, d0 │ │ movs r0, r2 │ │ │ │ 00102854 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -133015,15 +133017,15 @@ │ │ blx 1fe130 │ │ movs r6, #226 @ 0xe2 │ │ movs r0, r2 │ │ ldr r0, [sp, #184] @ 0xb8 │ │ movs r0, r2 │ │ adds r5, r0, r3 │ │ vsli.32 d26, d16, #24 │ │ - vsri.32 d22, d28, #7 │ │ + vqshrn.u64 d20, q11, #7 │ │ vpadal.s32 d25, d28 │ │ movs r0, r2 │ │ │ │ 00102b28 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -133370,20 +133372,20 @@ │ │ add r0, sp, #64 @ 0x40 │ │ bl aa700 │ │ blx 1fe130 │ │ movs r4, #34 @ 0x22 │ │ movs r0, r2 │ │ str r5, [sp, #360] @ 0x168 │ │ movs r0, r2 │ │ - str r7, [sp, #836] @ 0x344 │ │ - vqrshrun.s64 d28, q0, #8 │ │ - vqrdmlah.s , q12, d6[0] │ │ + ldrb r3, [r1, #19] │ │ + vqrdmulh.s q13, q4, d10[0] │ │ + @ instruction: 0xfff843c0 │ │ @ instruction: 0xfff87896 │ │ - vqrshrun.s64 d28, q9, #7 │ │ - vqrdmlah.s , q12, d24[0] │ │ + vqrdmulh.s q13, , d28[0] │ │ + @ instruction: 0xfff843e2 │ │ vrshr.u64 d25, d4, #8 │ │ movs r0, r2 │ │ │ │ 00102ef8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -133767,23 +133769,23 @@ │ │ blx 1fe340 │ │ add r0, sp, #64 @ 0x40 │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ str r1, [sp, #544] @ 0x220 │ │ movs r0, r2 │ │ - str r3, [sp, #996] @ 0x3e4 │ │ - vsubw.u q12, q12, d27 │ │ - vtbx.8 d21, {d24-d26}, d30 │ │ - @ instruction: 0xfff85b95 │ │ - @ instruction: 0xfff883cd │ │ - @ instruction: 0xfff85b10 │ │ + ldrb r3, [r6, #3] │ │ + vtbl.8 d22, {d24}, d21 │ │ + vqrdmlsh.s , q12, d24[0] │ │ + vrev32.32 d20, d15 │ │ + vtbx.8 d22, {d24}, d7 │ │ + vrev64.32 d20, d10 │ │ vqrdmlah.s q15, q12, d19[0] │ │ - vsubw.u q12, q12, d9 │ │ - vtbx.8 d21, {d24-d26}, d12 │ │ + vtbl.8 d22, {d24}, d3 │ │ + vqrdmlsh.s , q12, d6[0] │ │ @ instruction: 0xfff88ebc │ │ movs r0, r2 │ │ │ │ 00103320 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -133954,15 +133956,15 @@ │ │ blx 1fe130 │ │ adds r2, r2, #1 │ │ movs r0, r2 │ │ ldrh r4, [r4, #42] @ 0x2a │ │ movs r0, r2 │ │ stcl 15, cr15, [r1], #992 @ 0x3e0 │ │ ldc2 15, cr15, [sp, #-988]! @ 0xfffffc24 │ │ - ldr r4, [r4, r2] │ │ + subs r5, #158 @ 0x9e │ │ vcvt.f16.u16 q12, q0, #8 │ │ movs r0, r2 │ │ │ │ 00103504 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -134133,15 +134135,15 @@ │ │ blx 1fe130 │ │ subs r2, r0, r2 │ │ movs r0, r2 │ │ ldrh r0, [r0, #28] │ │ movs r0, r2 │ │ @ instruction: 0xeafdfff8 │ │ cbz r0, 1036e4 │ │ - vmlsl.u , d25, d0[0] │ │ + @ instruction: 0xfff93bba │ │ vtbx.8 d24, {d8-d10}, d28 │ │ movs r0, r2 │ │ │ │ 001036e8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -134922,15 +134924,15 @@ │ │ ldrb r0, [r0, #30] │ │ ldrh r0, [r2, #12] │ │ movs r0, r2 │ │ strh r4, [r6, #16] │ │ movs r0, r2 │ │ b.n 103928 │ │ @ instruction: 0xfff7a8d2 │ │ - vcvt.f32.u32 q10, q15, #7 │ │ + vrsra.u32 , q12, #7 │ │ Address 0x103f52 is out of bounds. │ │ │ │ │ │ 00103f54 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #16 │ │ @@ -135850,20 +135852,20 @@ │ │ movs r0, r0 │ │ @ instruction: 0xffc0ffff │ │ rors r7, r3 │ │ ldrb r2, [r7, #17] │ │ movs r0, r2 │ │ cmn r0, r4 │ │ vtbx.8 d30, {d9-d11}, d14 │ │ - vrsqrte.f16 d20, d10 │ │ + vtbl.8 d18, {d23-d25}, d4 │ │ vqrdmlsh.s , q12, d8[0] │ │ movs r0, r2 │ │ ldr r5, [r6, #40] @ 0x28 │ │ @ instruction: 0xfff9e9d8 │ │ - vsli.32 d20, d4, #23 │ │ + vtbl.8 d18, {d7-d9}, d14 │ │ vqrshrn.u64 d23, q0, #8 │ │ movs r0, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #36 @ 0x24 │ │ mov r8, r0 │ │ @@ -136206,15 +136208,15 @@ │ │ ldrb r0, [r0, #30] │ │ lsls r6, r5, #22 │ │ movs r0, r2 │ │ strb r2, [r7, #24] │ │ movs r0, r2 │ │ subs r6, #167 @ 0xa7 │ │ vqshlu.s64 q11, , #57 @ 0x39 │ │ - vceq.i32 q10, q3, #0 │ │ + vclt.f32 q9, q0, #0 │ │ vsri.64 , q14, #8 │ │ movs r0, r2 │ │ │ │ 00104c58 : │ │ b.w 1fda58 <__emutls_get_address@@Base+0x3410> │ │ │ │ 00104c5c : │ │ @@ -136455,20 +136457,20 @@ │ │ add r0, sp, #224 @ 0xe0 │ │ blx 1fe340 │ │ add r0, sp, #280 @ 0x118 │ │ blx 1fe340 │ │ blx 1fe130 │ │ strb r0, [r4, #16] │ │ movs r0, r2 │ │ - @ instruction: 0xb739 │ │ - vqshl.u32 , q7, #24 │ │ - vshr.u32 d20, d0, #8 │ │ + ldr r4, [sp, #204] @ 0xcc │ │ + vcvt.f16.u16 , q4, #8 │ │ + vabal.u q9, d8, d10 │ │ vqshl.u32 d16, d2, #24 │ │ - vqshlu.s64 , q10, #57 @ 0x39 │ │ - @ instruction: 0xfff83fa6 │ │ + vtbx.8 d25, {d25-d28}, d30 │ │ + vclz.i32 d18, d16 │ │ vpaddl.s32 , q2 │ │ movs r0, r2 │ │ │ │ 00104ee0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -136700,23 +136702,23 @@ │ │ blx 1fe340 │ │ add r0, sp, #280 @ 0x118 │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ strb r6, [r4, #6] │ │ movs r0, r2 │ │ - ldr r5, [pc, #100] @ (105194 ) │ │ + adds r2, #19 │ │ @ instruction: 0xfff8fc9e │ │ - @ instruction: 0xfff73da0 │ │ + vrshr.u64 d18, d10, #9 │ │ vqneg.s32 d25, d18 │ │ vcvt.f16.u16 d31, d28, #7 │ │ - vcvt.u16.f16 d19, d30, #9 │ │ + vrshr.u32 d18, d24, #9 │ │ vcvt.u16.f16 q11, , #8 │ │ @ instruction: 0xfff9fbd6 │ │ - @ instruction: 0xfff73cd8 │ │ + vsra.u64 q9, q1, #9 │ │ vqrdmlsh.s q11, q12, d18[0] │ │ movs r0, r2 │ │ │ │ 00105154 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -136805,16 +136807,16 @@ │ │ blx 1fe130 │ │ add r0, sp, #100 @ 0x64 │ │ blx 1fe340 │ │ blx 1fe130 │ │ ldr r6, [r5, #112] @ 0x70 │ │ movs r0, r2 │ │ pop {r0, r1, r2, r5, r6, r7, pc} │ │ - @ instruction: 0xfff84ab6 │ │ - @ instruction: 0xfff83b10 │ │ + @ instruction: 0xfff82fb0 │ │ + vrev64.32 d18, d10 │ │ @ instruction: 0xfff86ebc │ │ movs r0, r2 │ │ │ │ 00105254 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -136904,15 +136906,15 @@ │ │ add r0, sp, #100 @ 0x64 │ │ blx 1fe340 │ │ blx 1fe130 │ │ ldr r6, [r5, #96] @ 0x60 │ │ movs r0, r2 │ │ pop {r0, r1, r2, r5, r6, r7} │ │ vsra.u32 , , #8 │ │ - vshll.u32 , d0, #24 │ │ + @ instruction: 0xfff81f0a │ │ @ instruction: 0xfff86dbc │ │ movs r0, r2 │ │ │ │ 00105354 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -137008,15 +137010,15 @@ │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ ldr r6, [r5, #80] @ 0x50 │ │ movs r0, r2 │ │ cbnz r5, 1054ca │ │ vrsra.u64 d25, d3, #8 │ │ - vtbl.8 d19, {d9-d10}, d6 │ │ + @ instruction: 0xfff91e00 │ │ @ instruction: 0xfff86cb2 │ │ movs r0, r2 │ │ │ │ 00105460 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -137722,19 +137724,19 @@ │ │ strb r5, [r2, r5] │ │ strb r5, [r2, r5] │ │ strb r5, [r2, r5] │ │ subs r7, #213 @ 0xd5 │ │ ldr r6, [r3, #52] @ 0x34 │ │ movs r0, r2 │ │ bvc.n 105c60 │ │ - @ instruction: 0xfff84b9f │ │ - vrev32.32 , q10 │ │ - @ instruction: 0xfff84b94 │ │ - @ instruction: 0xfff84b7d │ │ - vrev32.32 , q1 │ │ + vshr.u64 d19, d9, #8 │ │ + vsli.64 , q7, #56 @ 0x38 │ │ + vrev32.32 d19, d14 │ │ + vshr.u32 , , #8 │ │ + vsli.64 d17, d28, #56 @ 0x38 │ │ vabal.u q11, d8, d20 │ │ movs r0, r2 │ │ │ │ 00105cc0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -138371,20 +138373,20 @@ │ │ strb r5, [r2, r5] │ │ subs r7, #213 @ 0xd5 │ │ lsls r0, r6, #20 │ │ b.n 105d72 │ │ vqrdmulh.s32 d2, d14, d27 │ │ str r0, [r7, #56] @ 0x38 │ │ movs r0, r2 │ │ - strb r3, [r3, #0] │ │ - vsubw.u , q4, d14 │ │ - vqrshrn.u64 d18, q12, #8 │ │ + strb r5, [r2, r4] │ │ + vtbl.8 d23, {d8}, d8 │ │ + vcvt.f32.u32 q8, q9, #8 │ │ vshr.u64 q15, , #8 │ │ - vpaddl.u32 , q14 │ │ - vqrshrn.u64 d18, q3, #8 │ │ + vqneg.s32 , q11 │ │ + vcvt.f32.u32 q8, q0, #8 │ │ vcvt.u16.f16 d21, d18, #8 │ │ movs r0, r2 │ │ │ │ 00106478 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -138478,17 +138480,17 @@ │ │ blx 1fe130 │ │ add r0, sp, #156 @ 0x9c │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ ldrb r2, [r1, r0] │ │ movs r0, r2 │ │ - strh r3, [r2, #40] @ 0x28 │ │ + ldr r5, [r1, #32] │ │ @ instruction: 0xfff8ccb9 │ │ - vcvt.u16.f16 q9, q13 │ │ + vqdmulh.s q8, , d20[0] │ │ @ instruction: 0xfff85b98 │ │ movs r0, r2 │ │ │ │ 00106584 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -138582,17 +138584,17 @@ │ │ blx 1fe130 │ │ add r0, sp, #156 @ 0x9c │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ ldrh r6, [r7, r3] │ │ movs r0, r2 │ │ - tst r3, r6 │ │ + movs r7, #45 @ 0x2d │ │ vrshr.u64 d19, d20, #8 │ │ - vqshlu.s64 q9, q7, #57 @ 0x39 │ │ + @ instruction: 0xfff90bd8 │ │ vtbl.8 d21, {d24-d26}, d10 │ │ movs r0, r2 │ │ ldr r0, [pc, #4] @ (106698 ) │ │ add r0, pc │ │ bx lr │ │ nop │ │ @ instruction: 0xb62a │ │ @@ -147455,15 +147457,15 @@ │ │ cmp r0, r4 │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 1fe390 │ │ blx 1fe130 │ │ nop │ │ @ instruction: 0xfaa8000f │ │ - add r7, pc, #816 @ (adr r7, 10cfc4 ) │ │ + ldrh r6, [r0, #38] @ 0x26 │ │ vcvtm.s16.f16 , q7 │ │ @ instruction: 0xfff8ccf4 │ │ vcls.s32 , q12 │ │ movs r7, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -148397,15 +148399,15 @@ │ │ ldr r0, [sp, #76] @ 0x4c │ │ cmp r0, r4 │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 1fe390 │ │ blx 1fe130 │ │ cdp 0, 15, cr0, cr4, cr15, {0} │ │ - ldr r4, [sp, #760] @ 0x2f8 │ │ + strh r0, [r7, #12] │ │ vtbx.8 d26, {d7}, d0 │ │ @ instruction: 0xfff8c1e6 │ │ vqrshrn.u64 d30, q5, #8 │ │ movs r7, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -149344,15 +149346,15 @@ │ │ cmp r0, r4 │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 1fe390 │ │ blx 1fe130 │ │ b.n 10dad8 │ │ movs r7, r1 │ │ - str r1, [sp, #840] @ 0x348 │ │ + strb r4, [r1, #27] │ │ vcvt.u16.f16 , q2, #9 │ │ vqshlu.s64 , q13, #56 @ 0x38 │ │ vcvt.f32.u32 , q8, #8 │ │ movs r7, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -150280,15 +150282,15 @@ │ │ cmp r0, r4 │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 1fe390 │ │ blx 1fe130 │ │ bhi.n 10ec58 │ │ movs r7, r1 │ │ - strh r2, [r1, #56] @ 0x38 │ │ + ldr r4, [r0, #64] @ 0x40 │ │ vcvtp.u16.f16 d25, d12 │ │ vcvt.f16.u16 d26, d18, #8 │ │ vsubw.u , q12, d24 │ │ movs r7, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -151260,15 +151262,15 @@ │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 1fe390 │ │ blx 1fe130 │ │ nop │ │ ldmia r6!, {r1} │ │ movs r7, r1 │ │ - ldrb r4, [r5, #14] │ │ + str r6, [r4, #8] │ │ vcvt.s16.f16 d24, d30 │ │ vshr.u64 q13, q2, #8 │ │ vtbx.8 d28, {d8}, d10 │ │ movs r7, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -152201,15 +152203,15 @@ │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 1fe390 │ │ blx 1fe130 │ │ nop │ │ stmia r2!, {r2, r5, r6} │ │ movs r7, r1 │ │ - strb r0, [r3, #3] │ │ + strb r2, [r2, r7] │ │ vcvt.f16.u16 , q5, #9 │ │ vpadal.s32 d25, d0 │ │ vcvt.u16.f16 , q11, #8 │ │ movs r7, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -153147,15 +153149,15 @@ │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 1fe390 │ │ blx 1fe130 │ │ nop │ │ @ instruction: 0xb7d4 │ │ movs r7, r1 │ │ - str r4, [r5, #92] @ 0x5c │ │ + ldr r2, [pc, #920] @ (11120c ) │ │ vcvtn.s16.f16 , q15 │ │ @ instruction: 0xfff88b14 │ │ vpaddl.u32 d27, d10 │ │ movs r7, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -154023,15 +154025,15 @@ │ │ cmp r0, r4 │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 1fe390 │ │ blx 1fe130 │ │ add r5, sp, #160 @ 0xa0 │ │ movs r7, r1 │ │ - ldrh r6, [r0, r7] │ │ + lsrs r0, r0 │ │ vcvt.s16.f16 q11, q4 │ │ vrev32.32 q12, q15 │ │ vtbx.8 d26, {d8}, d20 │ │ movs r7, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -154876,15 +154878,15 @@ │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 1fe390 │ │ blx 1fe130 │ │ nop │ │ add r3, pc, #144 @ (adr r3, 1122e8 ) │ │ movs r7, r1 │ │ - strh r4, [r0, r0] │ │ + adds r6, #254 @ 0xfe │ │ @ instruction: 0xfff75d86 │ │ vqabs.s32 d23, d28 │ │ @ instruction: 0xfff89ea2 │ │ movs r7, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -156067,39 +156069,39 @@ │ │ add r0, sp, #348 @ 0x15c │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ str r6, [sp, #760] @ 0x2f8 │ │ movs r7, r1 │ │ cbnz r1, 112f5a │ │ - vshr.u32 , , #8 │ │ + vsli.32 , , #24 │ │ vcvta.u16.f16 q13, q0 │ │ - vrev32.32 d22, d1 │ │ - vshr.u32 , , #9 │ │ + vsli.32 q10, , #24 │ │ + vsli.32 , , #23 │ │ vshr.u64 d26, d14, #9 │ │ vsubw.u , q12, d27 │ │ - @ instruction: 0xfff76fd1 │ │ + vrsqrte.u16 , │ │ vshr.u32 d26, d6, #9 │ │ vmull.u q13, d24, d7 │ │ - @ instruction: 0xfff86faf │ │ + vclz.i32 d21, d25 │ │ @ instruction: 0xfff79ff4 │ │ @ instruction: 0xfff8f3ef │ │ - vshr.u32 d23, d5, #9 │ │ + vrecpe.f16 d21, d15 │ │ vshr.u32 q13, q5, #9 │ │ vqdmulh.s q13, q12, d11[0] │ │ - @ instruction: 0xfff86ff3 │ │ + vclz.i32 , │ │ vshr.u32 d26, d24, #9 │ │ @ instruction: 0xfff8bb36 │ │ - vshr.u32 d23, d23, #8 │ │ + vsli.32 d21, d17, #24 │ │ vshr.u32 q13, q14, #9 │ │ vpaddl.u32 d21, d9 │ │ - vaddw.u , q12, d29 │ │ + vpadal.u32 d21, d23 │ │ vsra.u64 q13, q9, #9 │ │ vrev64.32 q10, q3 │ │ - @ instruction: 0xfff86f8d │ │ + vclz.i32 d21, d7 │ │ @ instruction: 0xfff79fd2 │ │ vrsra.u32 , q0, #8 │ │ movs r7, r1 │ │ bmi.n 112f18 │ │ bmi.n 112f1a │ │ │ │ 00112f70 : │ │ @@ -156655,15 +156657,15 @@ │ │ movs r0, r0 │ │ subs r4, #176 @ 0xb0 │ │ str r1, [sp, #56] @ 0x38 │ │ movs r7, r1 │ │ lsrs r3, r2, #23 │ │ @ instruction: 0xfff74b10 │ │ vtbx.8 d25, {d24-d25}, d22 │ │ - vpaddl.s32 q14, q9 │ │ + vqshl.u32 q13, q6, #24 │ │ vtbx.8 d20, {d23-d25}, d12 │ │ vtbl.8 d25, {d24-d25}, d18 │ │ vpaddl.s32 d18, d0 │ │ movs r7, r1 │ │ movs r0, #208 @ 0xd0 │ │ movs r7, r1 │ │ movs r1, #244 @ 0xf4 │ │ @@ -156969,26 +156971,26 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ subs r4, r3, #0 │ │ movs r7, r1 │ │ ldrh r4, [r4, #22] │ │ movs r7, r1 │ │ - iteet eq │ │ - vcvteq.f16.u16 , q14 │ │ - vcvtne.f16.s16 , q1 │ │ - vqshrnne.u64 d30, , #8 │ │ - vcvteq.f16.u16 , q5 │ │ + add r4, pc, #28 @ (adr r4, 1138fc ) │ │ + vtbx.8 d19, {d23-d26}, d22 │ │ + vcvt.f16.s16 , q1 │ │ + vqshrn.u64 d30, , #8 │ │ + vtbx.8 d19, {d23-d26}, d4 │ │ vcvt.f16.s16 d25, d16 │ │ @ instruction: 0xfff81d82 │ │ movs r7, r1 │ │ strh r5, [r1, #26] │ │ vabdl.u q12, d15, d3 │ │ vqdmulh.s q8, , d12[0] │ │ - @ instruction: 0xfff83b7b │ │ + vshr.u32 q9, , #8 │ │ vsra.u32 d22, d4, #9 │ │ vtbx.8 d24, {d24}, d12 │ │ movs r7, r1 │ │ │ │ 00113910 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -157284,27 +157286,27 @@ │ │ blx 1fe130 │ │ nop │ │ subs r6, r6, r2 │ │ movs r7, r1 │ │ strh r2, [r5, #58] @ 0x3a │ │ movs r7, r1 │ │ add r5, sp, #716 @ 0x2cc │ │ - vtbx.8 d28, {d24-d25}, d22 │ │ + vqrdmlah.s q13, q12, d16[0] │ │ vcvtp.u16.f16 , q12 │ │ vqabs.s32 , │ │ - vtbx.8 d28, {d24-d25}, d4 │ │ + @ instruction: 0xfff8aebe │ │ vcvtp.u16.f16 , q3 │ │ vtbx.8 d17, {d8-d10}, d24 │ │ movs r7, r1 │ │ strh r5, [r3, #56] @ 0x38 │ │ @ instruction: 0xffff874d │ │ vsli.32 q12, q12, #31 │ │ movs r7, r1 │ │ lsrs r2, r6, #5 │ │ - @ instruction: 0xfff8aeb9 │ │ + vrsra.u64 d25, d19, #8 │ │ @ instruction: 0xfff75dba │ │ Address 0x113c7a is out of bounds. │ │ │ │ │ │ 00113c7c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -157647,18 +157649,18 @@ │ │ movs r7, r1 │ │ ldr r7, [r1, #0] │ │ vsli.64 d17, d30, #56 @ 0x38 │ │ vcvt.u32.f32 d24, d24, #8 │ │ @ instruction: 0xfff82f9b │ │ vsli.64 d17, d12, #56 @ 0x38 │ │ vcvt.u32.f32 d24, d6, #8 │ │ - vtbl.8 d26, {d8-d11}, d21 │ │ + vshr.u32 d25, d15, #8 │ │ vsli.32 , q13, #23 │ │ @ instruction: 0xfff88ef4 │ │ - vrev64.32 , │ │ + @ instruction: 0xfff83541 │ │ vcvt.f16.s16 d17, d2 │ │ vcvt.u32.f32 q12, q14, #8 │ │ vsubw.u q15, q4, d3 │ │ vrsqrte.f16 , q8 │ │ vcvt.u32.f32 q12, q5, #8 │ │ vpaddl.s32 d24, d4 │ │ movs r7, r1 │ │ @@ -158319,21 +158321,21 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ strh r0, [r3, #2] │ │ movs r7, r1 │ │ lsrs r2, r7, #28 │ │ vcvt.u32.f32 d16, d14, #8 │ │ @ instruction: 0xfff88898 │ │ - @ instruction: 0xfff849be │ │ + @ instruction: 0xfff82eb8 │ │ vqrdmlsh.s q8, , d18[0] │ │ @ instruction: 0xfff888dc │ │ vtbx.8 d28, {d8-d11}, d20 │ │ vqrdmlsh.s q8, , d0[0] │ │ @ instruction: 0xfff888ba │ │ - vclz.i32 d26, d23 │ │ + vtbl.8 d24, {d24-d25}, d17 │ │ @ instruction: 0xfff70efc │ │ vqrshrun.s64 d24, q11, #8 │ │ @ instruction: 0xfff8eed9 │ │ @ instruction: 0xfff70eda │ │ vqrshrun.s64 d24, q2, #8 │ │ @ instruction: 0xfff828b7 │ │ @ instruction: 0xfff80eb8 │ │ @@ -158739,24 +158741,24 @@ │ │ add r0, sp, #92 @ 0x5c │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ ldrb r6, [r7, #3] │ │ movs r7, r1 │ │ strh r4, [r6, #32] │ │ - vtbl.8 d18, {d8-d9}, d21 │ │ + vcvt.f32.u32 d16, d15, #8 │ │ vcvtm.u16.f16 d24, d0 │ │ - vcvt.f16.u16 d26, d27, #8 │ │ - vtbl.8 d18, {d7-d8}, d3 │ │ + vsra.u32 d25, d21, #8 │ │ + @ instruction: 0xfff70dfd │ │ vrsra.u32 q12, q7, #9 │ │ - vtbl.8 d23, {d24-d27}, d2 │ │ - vtbx.8 d18, {d23}, d17 │ │ + vshr.u32 q11, q14, #8 │ │ + @ instruction: 0xfff70ddb │ │ vrsra.u32 d24, d28, #9 │ │ vqrshrun.s64 d17, , #8 │ │ - @ instruction: 0xfff828bf │ │ + @ instruction: 0xfff80db9 │ │ vrsra.u32 d24, d10, #9 │ │ vqshlu.s32 d23, d0, #24 │ │ movs r7, r1 │ │ │ │ 00114bd8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -159005,18 +159007,18 @@ │ │ lsrs r0, r6, #32 │ │ movs r7, r1 │ │ strb r0, [r5, #18] │ │ movs r7, r1 │ │ bmi.n 114f70 │ │ vcvt.s16.f16 q15, │ │ vshr.u64 d24, d16, #9 │ │ - @ instruction: 0xfff89cd4 │ │ + @ instruction: 0xfff881ce │ │ vcvt.s16.f16 q15, │ │ vcvta.u16.f16 d24, d14 │ │ - vpadal.s32 d18, d13 │ │ + vtbl.8 d16, {d8-d11}, d7 │ │ vcvt.s16.f16 d30, d23 │ │ vcvta.s16.f16 q12, q14 │ │ vshr.u64 q12, , #8 │ │ vqabs.s32 d30, d5 │ │ vcvta.s16.f16 q12, q5 │ │ vclz.i32 , │ │ vqshlu.s32 d23, d13, #31 │ │ @@ -159198,21 +159200,21 @@ │ │ blx 1fe130 │ │ nop │ │ lsls r2, r3, #21 │ │ movs r7, r1 │ │ strb r4, [r5, #6] │ │ movs r7, r1 │ │ lsls r3, r4, #19 │ │ - vrshr.u32 , q11, #8 │ │ + vqshl.u32 , q8, #24 │ │ vcvt.f32.u32 d23, d18, #9 │ │ @ instruction: 0xfff8d1e2 │ │ - vrshr.u32 , q2, #9 │ │ + vcvt.s16.f16 , q7 │ │ vcvt.f32.u32 d23, d0, #9 │ │ vrsra.u32 d29, d26, #8 │ │ - vrshr.u32 d19, d18, #10 │ │ + vcvt.f32.f16 , d28 │ │ vqrdmulh.s , , d30[0] │ │ @ instruction: 0xfff8056e │ │ movs r7, r1 │ │ strb r4, [r0, #3] │ │ movs r7, r1 │ │ │ │ 001150cc : │ │ @@ -159310,15 +159312,15 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ lsls r6, r7, #13 │ │ movs r7, r1 │ │ ldr r4, [r7, #120] @ 0x78 │ │ movs r7, r1 │ │ bl 1f41bc <__cxa_demangle@@Base+0xbd7c> │ │ - adds r1, #18 │ │ + asrs r4, r1, #24 │ │ vqdmulh.s , , d14[0] │ │ vcvt.u32.f32 q11, q3, #8 │ │ movs r7, r1 │ │ │ │ 001151dc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -159503,15 +159505,15 @@ │ │ b.n 1153a0 │ │ add r0, sp, #304 @ 0x130 │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ ldr r4, [r4, #104] @ 0x68 │ │ movs r7, r1 │ │ - str r4, [r7, #64] @ 0x40 │ │ + ldr r1, [pc, #216] @ (1154a4 ) │ │ vtbx.8 d22, {d23-d26}, d17 │ │ @ instruction: 0xfff87b16 │ │ vqneg.s32 , q5 │ │ @ instruction: 0xfff86bbf │ │ @ instruction: 0xfff87af4 │ │ vqshl.u64 , , #56 @ 0x38 │ │ @ instruction: 0xfff86b9d │ │ @@ -159742,18 +159744,18 @@ │ │ add r0, sp, #380 @ 0x17c │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ ldr r0, [r2, #72] @ 0x48 │ │ movs r7, r1 │ │ cmp fp, ip │ │ - vsra.u64 q11, , #8 │ │ + vpadal.u32 q10, │ │ vtbl.8 d23, {d23}, d6 │ │ - @ instruction: 0xfff8afba │ │ - vcvtn.u16.f16 d22, d31 │ │ + vsri.64 d25, d20, #8 │ │ + vcvt.f16.u16 d20, d25 │ │ vtbx.8 d23, {d7}, d20 │ │ @ instruction: 0xfff86b16 │ │ movs r7, r1 │ │ │ │ 0011566c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -159874,19 +159876,19 @@ │ │ blx 1fe340 │ │ blx 1fe130 │ │ add r0, sp, #172 @ 0xac │ │ blx 1fe340 │ │ blx 1fe130 │ │ ldr r0, [r3, #32] │ │ movs r7, r1 │ │ - ldr r7, [sp, #932] @ 0x3a4 │ │ - vmull.u , d23, d25 │ │ + strh r3, [r4, #38] @ 0x26 │ │ + vcvtn.u16.f16 d16, d19 │ │ vqshlu.s64 , q11, #55 @ 0x37 │ │ - vqrdmlah.s q13, q4, d3[0] │ │ - vmull.u , d23, d7 │ │ + vrsra.u32 d25, d29, #8 │ │ + vcvtn.u16.f16 d16, d1 │ │ vqshlu.s64 , q2, #55 @ 0x37 │ │ vqrshrn.u64 d22, q15, #8 │ │ movs r7, r1 │ │ │ │ 001157cc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -160010,18 +160012,18 @@ │ │ blx 1fe130 │ │ add r0, sp, #172 @ 0xac │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ ldr r2, [r7, #8] │ │ movs r7, r1 │ │ - adds r6, #137 @ 0x89 │ │ + subs r3, r0, r6 │ │ @ instruction: 0xfff7ced8 │ │ vsli.64 d23, d0, #54 @ 0x36 │ │ - vtbx.8 d18, {d24-d25}, d2 │ │ + @ instruction: 0xfff80ebc │ │ @ instruction: 0xfff7ceb6 │ │ vrinta.f16 , q15 │ │ vqshrun.s64 d22, q4, #8 │ │ movs r7, r1 │ │ │ │ 00115934 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -160295,18 +160297,18 @@ │ │ add r0, sp, #288 @ 0x120 │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ str r2, [r2, #116] @ 0x74 │ │ movs r7, r1 │ │ asrs r5, r7, #13 │ │ - @ instruction: 0xfff833c7 │ │ + vtbx.8 d17, {d24}, d1 │ │ vcvtp.u16.f16 , q2 │ │ - @ instruction: 0xfff88efe │ │ - vcvtm.u16.f16 d19, d21 │ │ + vrsra.u64 , q12, #8 │ │ + @ instruction: 0xfff7189f │ │ vcvtp.u16.f16 d23, d18 │ │ @ instruction: 0xfff8654c │ │ movs r7, r1 │ │ │ │ 00115c34 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -161015,28 +161017,28 @@ │ │ add r0, sp, #608 @ 0x260 │ │ blx 1fe340 │ │ add r0, sp, #664 @ 0x298 │ │ blx 1fe340 │ │ blx 1fe130 │ │ str r4, [r4, #20] │ │ movs r7, r1 │ │ - movs r0, #62 @ 0x3e │ │ + lsls r0, r7, #20 │ │ vshr.u64 , q4, #9 │ │ @ instruction: 0xfff66bd0 │ │ - vcvt.u16.f16 d23, d16, #8 │ │ + vpaddl.s32 d22, d26 │ │ vshr.u64 d29, d22, #9 │ │ vtbl.8 d22, {d22-d25}, d30 │ │ - vqshl.u64 q12, , #56 @ 0x38 │ │ + vqdmulh.s q11, q12, d29[0] │ │ vshr.u64 d29, d4, #9 │ │ vtbl.8 d22, {d22-d25}, d12 │ │ vrev32.32 d29, d8 │ │ vshr.u32 , q9, #10 │ │ vtbx.8 d22, {d6-d9}, d26 │ │ - vsra.u32 d17, d14, #8 │ │ - vshr.u32 , q0, #9 │ │ + vqshlu.s32 d31, d8, #24 │ │ + vshr.u32 , q0, #10 │ │ vtbx.8 d22, {d6-d9}, d8 │ │ vcvt.f32.u32 , q5, #8 │ │ movs r7, r1 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ adds r0, #112 @ 0x70 │ │ @@ -161318,28 +161320,28 @@ │ │ b.n 1166a8 │ │ add r0, sp, #532 @ 0x214 │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ ldrb r2, [r7, r1] │ │ movs r7, r1 │ │ - ldrb r0, [r3, #7] │ │ - vqdmulh.s , , d13[0] │ │ + ldrsh r2, [r2, r3] │ │ + vcvtn.u16.f16 q8, │ │ vtbx.8 d22, {d7}, d4 │ │ - vshr.u32 d23, d8, #8 │ │ - vcvt.f32.u32 d17, d1, #9 │ │ + vsli.32 d21, d2, #24 │ │ + vcvtm.s16.f16 d16, d11 │ │ vtbl.8 d22, {d23-d24}, d8 │ │ - vtbx.8 d23, {d24-d25}, d14 │ │ - vmull.u , d23, d27 │ │ + vqrdmlah.s , q12, d8[0] │ │ + vcvtn.u16.f16 d16, d21 │ │ vtbl.8 d22, {d7}, d18 │ │ vclz.i32 d23, d24 │ │ - vmull.u , d24, d9 │ │ + vaddw.u q8, q12, d3 │ │ vtbl.8 d22, {d7}, d0 │ │ vrsra.u32 q12, q5, #8 │ │ - vqdmulh.s , q12, d31[0] │ │ + @ instruction: 0xfff801e9 │ │ vtbx.8 d22, {d7}, d22 │ │ @ instruction: 0xfff85af0 │ │ movs r7, r1 │ │ │ │ 00116710 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -161593,15 +161595,15 @@ │ │ blx 1fe340 │ │ blx 1fe130 │ │ ldr r6, [r5, r5] │ │ movs r7, r1 │ │ bkpt 0x00bb │ │ vshr.u32 q12, q5, #10 │ │ vsli.32 q11, q6, #24 │ │ - @ instruction: 0xfff86d0c │ │ + vpaddl.s32 d21, d6 │ │ vsra.u32 q12, q13, #9 │ │ vqshlu.s32 q11, q14, #24 │ │ vcvt.f16.u16 d29, d13, #8 │ │ vshr.u32 d24, d24, #9 │ │ vsli.32 d22, d26, #24 │ │ @ instruction: 0xfff871c0 │ │ vshr.u32 d24, d6, #8 │ │ @@ -163840,16 +163842,16 @@ │ │ add r0, sp, #280 @ 0x118 │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ muls r2, r5 │ │ movs r7, r1 │ │ @ instruction: 0xeb7afff7 │ │ - lsrs r3, r3, #16 │ │ - vqshlu.s32 d17, d12, #23 │ │ + bl 22e374 <__cxa_new_handler@@Base+0x1c710> │ │ + asrs r4, r3, #24 │ │ vqshlu.s64 d31, d9, #56 @ 0x38 │ │ @ instruction: 0xfff7ebdf │ │ vqshlu.s32 d17, d28, #23 │ │ vsli.64 , q8, #56 @ 0x38 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ @@ -170031,16 +170033,16 @@ │ │ add r0, sp, #60 @ 0x3c │ │ blx 1fe340 │ │ add r0, sp, #116 @ 0x74 │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ str.w r0, [r6, #14] │ │ - mcr2 15, 0, pc, cr3, cr6, {7} @ │ │ - ldr r4, [r4, r6] │ │ + b.n 11cf0e │ │ + vtbl.8 d21, {d22-d23}, d20 │ │ vtbl.8 d21, {d23-d24}, d27 │ │ vcvt.u16.f16 , q14 │ │ movs r6, r1 │ │ │ │ 0011c920 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -170163,16 +170165,16 @@ │ │ blx 1fe130 │ │ add r0, sp, #60 @ 0x3c │ │ blx 1fe340 │ │ add r0, sp, #116 @ 0x74 │ │ blx 1fe340 │ │ blx 1fe130 │ │ @ instruction: 0xf76a000e │ │ - stc2 15, cr15, [r9], #984 @ 0x3d8 │ │ - lsls r4, r0, #19 │ │ + b.n 11cdb2 │ │ + vrintx.f16 q8, q2 │ │ vqrshrun.s64 d21, , #8 │ │ vqshlu.s64 d31, d2, #55 @ 0x37 │ │ movs r6, r1 │ │ │ │ 0011ca78 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -170369,16 +170371,16 @@ │ │ blx 1fe340 │ │ add r0, sp, #40 @ 0x28 │ │ bl aa700 │ │ blx 1fe130 │ │ ldrh r2, [r2, #28] │ │ movs r6, r1 │ │ addw r0, sl, #2062 @ 0x80e │ │ - @ instruction: 0xfaadfff6 │ │ - stmia r3!, {r1, r3, r5} │ │ + svc 167 @ 0xa7 │ │ + vtbl.8 d26, {d6}, d20 │ │ vqshlu.s32 , , #22 │ │ vrsqrte.f16 , q11 │ │ movs r6, r1 │ │ │ │ 0011cc9c : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -170740,26 +170742,26 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ @ instruction: 0xf266000e │ │ strh r0, [r1, #40] @ 0x28 │ │ - vqshl.u64 d30, d9, #55 @ 0x37 │ │ + @ instruction: 0xfff7cc93 │ │ vqmovn.s32 d21, │ │ vtbl.8 d27, {d23-d26}, d20 │ │ - vqshl.u64 q15, , #55 @ 0x37 │ │ + @ instruction: 0xfff7ccd9 │ │ vrshr.u64 , , #10 │ │ vcvtp.s16.f16 d31, d12 │ │ movs r6, r1 │ │ strh r7, [r3, r7] │ │ - vtbx.8 d30, {d7}, d23 │ │ + vqrdmulh.s q14, , d17[0] │ │ vrsra.u32 , , #10 │ │ - @ instruction: 0xfff7bf95 │ │ - vqshl.u64 d30, d29, #54 @ 0x36 │ │ + vrsqrte.u16 d26, d15 │ │ + @ instruction: 0xfff6ccb7 │ │ vqmovn.s32 d21, │ │ vsli.64 , q8, #55 @ 0x37 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ mov.w ip, #0 │ │ cmp r1, #1 │ │ blt.n 11d076 │ │ @@ -171568,21 +171570,21 @@ │ │ blx 1fe130 │ │ adds.w r0, r4, lr │ │ cbz r1, 11d938 const&)@@Base+0x40> │ │ vtbx.8 d21, {d7-d8}, d6 │ │ @ instruction: 0xfff64af7 │ │ vshr.u32 d18, d20, #9 │ │ movs r7, r1 │ │ - cmp r5, #214 @ 0xd6 │ │ + asrs r0, r2, #11 │ │ vtbx.8 d21, {d23}, d20 │ │ @ instruction: 0xfff64a95 │ │ - vqrdmulh.s q9, , d8[0] │ │ + vcvtp.s16.f16 , q1 │ │ vqrshrun.s64 d21, q3, #9 │ │ vtbl.8 d20, {d6-d8}, d7 │ │ - vcvt.u16.f16 d31, d4, #9 │ │ + vcvtp.s16.f16 d30, d14 │ │ vtbl.8 d21, {d6-d7}, d6 │ │ @ instruction: 0xfff64ab7 │ │ vqshrn.u64 d30, q12, #9 │ │ movs r6, r1 │ │ │ │ 0011d8f8 const&)@@Base>: │ │ push {r4, r6, r7, lr} │ │ @@ -171935,16 +171937,16 @@ │ │ blx 1fe130 │ │ nop │ │ b.n 11d7d8 │ │ movs r6, r1 │ │ ldr r7, [r0, r3] │ │ @ instruction: 0xfff74b99 │ │ vqshlu.s32 d20, d29, #22 │ │ - vrsra.u64 q8, q13, #9 │ │ - @ instruction: 0xfff74b75 │ │ + @ instruction: 0xfff7e8f4 │ │ + @ instruction: 0xfff64b75 │ │ vqshlu.s32 d20, d9, #22 │ │ @ instruction: 0xfff70db7 │ │ vqdmulh.s q10, q4, d1[0] │ │ vrintm.f16 q10, │ │ vsri.32 q15, q15, #9 │ │ movs r6, r1 │ │ │ │ @@ -172639,16 +172641,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ble.n 11e2fc │ │ movs r6, r1 │ │ - lsls r2, r7, #29 │ │ - @ instruction: 0xfff72d99 │ │ + ldcl 15, cr15, [r4], #-984 @ 0xfffffc28 │ │ + cmp r5, #153 @ 0x99 │ │ @ instruction: 0xfff73ef7 │ │ vcvt.u16.f16 d29, d20, #9 │ │ movs r6, r1 │ │ │ │ 0011e3c0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -172725,15 +172727,15 @@ │ │ str r0, [sp, #0] │ │ mvn.w r0, #214 @ 0xd6 │ │ blx 1fe140 │ │ bl aa778 │ │ nop │ │ bgt.n 11e420 │ │ movs r6, r1 │ │ - b.n 11e988 const&)@@Base+0x5c> │ │ + stmia r7!, {r1, r4, r5, r6} │ │ @ instruction: 0xfff64363 │ │ @ instruction: 0xfff63e07 │ │ vdup.8 , d6[3] │ │ movs r6, r1 │ │ │ │ 0011e4a4 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -172830,15 +172832,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ blt.n 11e568 │ │ movs r6, r1 │ │ - b.n 11e898 │ │ + stmia r6!, {r2, r4, r5, r6} │ │ vsli.32 d22, d18, #22 │ │ @ instruction: 0xfff63d09 │ │ vtbx.8 d29, {d7-d10}, d12 │ │ movs r6, r1 │ │ │ │ 0011e5b0 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -173596,15 +173598,15 @@ │ │ ldrne r0, [sp, #12] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ bmi.n 11ecf4 │ │ movs r6, r1 │ │ bcc.n 11edfc > const&)@@Base+0x4> │ │ movs r6, r1 │ │ - sub sp, #48 @ 0x30 │ │ + str r5, [sp, #536] @ 0x218 │ │ vtbl.8 d19, {d6-d8}, d25 │ │ vrintx.f16 , │ │ vrshr.u64 d29, d22, #9 │ │ vtbx.8 d19, {d7-d10}, d9 │ │ vrintz.f16 , │ │ Address 0x11edf6 is out of bounds. │ │ │ │ @@ -173951,15 +173953,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ beq.n 11f0b0 │ │ movs r6, r1 │ │ str r6, [r5, r5] │ │ - vrsra.u64 d30, d0, #10 │ │ + vtbl.8 d28, {d22}, d10 │ │ vsra.u32 d19, d3, #10 │ │ vcvt.u32.f32 q14, q2, #9 │ │ movs r6, r1 │ │ │ │ 0011f1a4 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -174036,16 +174038,16 @@ │ │ bne.n 11f256 │ │ blx 1fe130 │ │ ldr r0, [sp, #28] │ │ blx 1fe100 │ │ blx 1fe130 │ │ ldmia r6, {r2, r3, r5, r6, r7} │ │ movs r6, r1 │ │ - mcr 15, 2, pc, cr3, cr6, {7} @ │ │ - b.n 11f812 │ │ + bcc.n 11f2e2 │ │ + vrintp.f16 q14, │ │ vshr.u32 , , #10 │ │ @ instruction: 0xfff7ce8e │ │ movs r6, r1 │ │ │ │ 0011f274 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -174399,16 +174401,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #92] @ 0x5c │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldmia r4, {r1, r2, r3, r4, r5, r6} │ │ movs r6, r1 │ │ - bl ffe20658 <__cxa_new_handler@@Base+0xffc0e9f4> │ │ - ldmia r1, {r0, r1, r5, r6} │ │ + bls.n 11f660 │ │ + vtbx.8 d28, {d6-d7}, d19 │ │ vcvt.f16.u16 q9, , #9 │ │ @ instruction: 0xfff7ca9a │ │ movs r6, r1 │ │ │ │ 0011f678 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -174597,16 +174599,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldmia r0!, {r5, r6, r7} │ │ movs r6, r1 │ │ - bl 416848 <__cxa_new_handler@@Base+0x204be4> │ │ - subs r3, #48 @ 0x30 │ │ + bvc.n 11f83c │ │ + @ instruction: 0xfff63b30 │ │ vtbx.8 d18, {d6-d8}, d15 │ │ @ instruction: 0xfff7c890 │ │ movs r6, r1 │ │ │ │ 0011f868 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -174912,15 +174914,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ stmia r7!, {r2, r3, r4, r7} │ │ movs r6, r1 │ │ stmia r6!, {r1, r3, r6} │ │ movs r6, r1 │ │ - ldrb r0, [r2, #4] │ │ + ldrsh r2, [r1, r0] │ │ @ instruction: 0xfff668d0 │ │ vqshl.u32 q9, , #23 │ │ vtbx.8 d26, {d23-d26}, d10 │ │ vtbl.8 d22, {d23}, d28 │ │ vqshl.u32 d18, d23, #23 │ │ vrsqrte.f16 d28, d28 │ │ movs r6, r1 │ │ @@ -175025,15 +175027,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ stmia r4!, {r1, r2, r3, r6, r7} │ │ movs r6, r1 │ │ ldr r6, [r0, r2] │ │ - vcvtn.u16.f16 d26, d17 │ │ + vqshlu.s64 d24, d11, #55 @ 0x37 │ │ vrintz.f16 q9, │ │ vrecpe.u16 d28, d24 │ │ movs r6, r1 │ │ │ │ 0011fcd0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -175497,27 +175499,27 @@ │ │ add r0, sp, #16 │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ stmia r1!, {r1, r2, r4, r6, r7} │ │ movs r6, r1 │ │ tst r2, r1 │ │ - vsra.u32 d29, d31, #10 │ │ + vqshlu.s32 d27, d25, #22 │ │ vzip.16 d18, d31 │ │ vqrdmlah.s , , d8[0] │ │ - vshr.u64 , , #9 │ │ + vsli.64 , , #55 @ 0x37 │ │ vuzp.16 q9, │ │ - vrecpe.u16 q13, │ │ - vshr.u64 , , #10 │ │ + vtbx.8 d24, {d7-d8}, d19 │ │ + vsli.64 , , #54 @ 0x36 │ │ vuzp.16 q9, │ │ - vcvt.f16.u16 d23, d24, #9 │ │ - vshr.u64 d29, d23, #10 │ │ + vsra.u32 d22, d18, #9 │ │ + vsli.64 d27, d17, #54 @ 0x36 │ │ vuzp.16 d18, d23 │ │ vtbl.8 d28, {d23}, d9 │ │ - vsra.u32 d29, d13, #9 │ │ + vqshlu.s32 d27, d7, #23 │ │ vzip.16 d18, d13 │ │ vqrdmlsh.s , , d30[0] │ │ movs r6, r1 │ │ │ │ 0012020c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -175790,30 +175792,30 @@ │ │ blx 1fe130 │ │ nop │ │ bkpt 0x0078 │ │ movs r6, r1 │ │ pop {r1, r3, r4, r5, r6, r7} │ │ movs r6, r1 │ │ add r7, sp, #480 @ 0x1e0 │ │ - vqrdmulh.s q14, , d17[0] │ │ + vrshr.u64 , , #9 │ │ vcvt.f32.u32 , , #10 │ │ vcvta.u16.f16 , │ │ - @ instruction: 0xfff7cd9b │ │ + vrshr.u64 d27, d5, #9 │ │ @ instruction: 0xfff61e0b │ │ vtbx.8 d28, {d7-d10}, d1 │ │ - vqrdmlah.s q14, , d11[0] │ │ + vcvtm.s16.f16 , │ │ @ instruction: 0xfff61ebb │ │ vcvt.s16.f16 d24, d29 │ │ - @ instruction: 0xfff7cdbf │ │ + vrshr.u64 d27, d25, #9 │ │ @ instruction: 0xfff61e2f │ │ vrecpe.u16 d18, d5 │ │ - @ instruction: 0xfff6ce29 │ │ + vshll.i16 , d19, #16 │ │ @ instruction: 0xfff61e99 │ │ @ instruction: 0xfff7489d │ │ - @ instruction: 0xfff6ce05 │ │ + vrshr.u64 , , #10 │ │ vcvt.f32.u32 , , #10 │ │ Address 0x120526 is out of bounds. │ │ │ │ │ │ 00120528 > const&) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -175903,15 +175905,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ cbnz r4, 120674 │ │ movs r6, r1 │ │ add r1, pc, #320 @ (adr r1, 120760 ) │ │ - vcvt.f16.u16 d28, d11, #9 │ │ + vsra.u32 d27, d5, #9 │ │ vmull.u , d22, d11 │ │ vtbx.8 d27, {d23-d25}, d12 │ │ movs r6, r1 │ │ │ │ 0012062c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -176028,15 +176030,15 @@ │ │ ldrne r0, [sp, #12] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ rev16 r0, r3 │ │ movs r6, r1 │ │ b.n 120bde │ │ - vtbx.8 d24, {d7}, d7 │ │ + vqrdmulh.s q11, , d1[0] │ │ @ instruction: 0xfff61b39 │ │ vqrshrn.u64 d27, q13, #9 │ │ movs r6, r1 │ │ │ │ 00120780 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -176134,15 +176136,15 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #48] @ 0x30 │ │ blx 1fe100 │ │ blx 1fe130 │ │ cbnz r0, 120886 │ │ movs r6, r1 │ │ add fp, r5 │ │ - @ instruction: 0xfff6ccb8 │ │ + vsra.u64 d27, d18, #10 │ │ vshll.u32 , d27, #22 │ │ vqrshrun.s64 d27, q14, #9 │ │ movs r6, r1 │ │ │ │ 00120894 : │ │ ldr.w ip, [r0, #16] │ │ cmp.w ip, #0 │ │ @@ -176447,21 +176449,21 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ @ instruction: 0xb6d2 │ │ movs r6, r1 │ │ sbcs r2, r6 │ │ - vcvt.f16.u16 d26, d29, #10 │ │ + vsra.u32 d25, d23, #10 │ │ vqshl.u32 d17, d15, #22 │ │ - vtbx.8 d31, {d7-d9}, d3 │ │ - vcvt.f16.u16 d26, d9, #10 │ │ + vcvt.u32.f32 d29, d29, #9 │ │ + vsra.u32 d25, d3, #10 │ │ vqshlu.s64 , , #54 @ 0x36 │ │ vqshrun.s64 d17, , #9 │ │ - vcvt.f16.u16 q13, , #9 │ │ + vcvtn.s16.f16 , │ │ vqshl.u32 , , #22 │ │ vrsqrte.f16 d27, d26 │ │ movs r6, r1 │ │ ldr r3, [pc, #384] @ (120d70 ) │ │ movs r6, r1 │ │ ldr r3, [pc, #456] @ (120dbc ) │ │ movs r6, r1 │ │ @@ -176738,24 +176740,24 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ push {r1, r4, r7} │ │ movs r6, r1 │ │ subs r6, #190 @ 0xbe │ │ - vtbx.8 d26, {d6-d7}, d9 │ │ + vqrdmlah.s q12, q3, d3[0] │ │ vrintn.f16 d17, d27 │ │ - vcvt.s16.f16 , │ │ - vtbl.8 d26, {d6-d7}, d21 │ │ + vdup.8 , d9[3] │ │ + vcvt.f32.u32 d24, d15, #10 │ │ vrintn.f16 d17, d7 │ │ - @ instruction: 0xfff7dc9b │ │ - vtbl.8 d26, {d6-d7}, d1 │ │ + vsra.u64 d28, d5, #9 │ │ + @ instruction: 0xfff68dfb │ │ @ instruction: 0xfff613e3 │ │ vsra.u64 q14, q6, #9 │ │ - vshll.u32 q13, d21, #23 │ │ + @ instruction: 0xfff78f2f │ │ vsli.32 d17, d7, #22 │ │ vcvtp.u16.f16 d27, d30 │ │ movs r6, r1 │ │ ldr r0, [pc, #736] @ (121200 ) │ │ movs r6, r1 │ │ ldr r0, [pc, #808] @ (12124c ) │ │ movs r6, r1 │ │ @@ -177001,18 +177003,18 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ add r7, sp, #720 @ 0x2d0 │ │ movs r6, r1 │ │ ldmia r1!, {r0, r2, r6, r7} │ │ - vqrdmlsh.s q14, , d16[0] │ │ + vsri.32 , q5, #9 │ │ vuzp.16 d17, d29 │ │ @ instruction: 0xfff78a9f │ │ - vcvt.u32.f32 d28, d30, #9 │ │ + vsri.32 d27, d24, #9 │ │ vuzp.16 d17, d11 │ │ @ instruction: 0xfff7af86 │ │ movs r6, r1 │ │ add r7, sp, #424 @ 0x1a8 │ │ movs r6, r1 │ │ │ │ 001211bc : │ │ @@ -177123,15 +177125,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r6, sp, #536 @ 0x218 │ │ movs r6, r1 │ │ mcr2 15, 4, pc, cr7, cr6, {7} @ │ │ ldrb r4, [r0, #4] │ │ - vsra.u64 d22, d17, #9 │ │ + vcvt.f16.u16 d20, d27 │ │ vcvt.f32.u32 d26, d4, #10 │ │ movs r6, r1 │ │ │ │ 001212e4 *)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -177448,17 +177450,17 @@ │ │ lsr.w r6, r4, r6 │ │ strd r3, lr, [sl, #8] │ │ and.w r6, r6, #15 │ │ muls r6, r0 │ │ ldr.w r0, [r9] │ │ b.n 1216c0 *)@@Base+0x3dc> │ │ nop │ │ - add r4, pc, #484 @ (adr r4, 121884 *)@@Base+0x5a0>) │ │ + ldrh r3, [r6, #10] │ │ vqrdmulh.s , q11, d31[0] │ │ - vsra.u32 d22, d9, #10 │ │ + vqshlu.s32 d20, d3, #22 │ │ vmla.i , q3, d15[0] │ │ lsrs r0, r0, #16 │ │ ldr r4, [sp, #12] │ │ ldr.w r0, [r9] │ │ ldrd r1, r2, [r1, #4] │ │ add r4, ip │ │ mla r2, r0, r2, r4 │ │ @@ -177659,24 +177661,24 @@ │ │ blx 1fe130 │ │ add r5, sp, #648 @ 0x288 │ │ movs r6, r1 │ │ add r0, sp, #872 @ 0x368 │ │ movs r6, r1 │ │ ldrsb r7, [r0, r3] │ │ vtbx.8 d31, {d23}, d27 │ │ - vcvt.f16.u16 d21, d5, #10 │ │ - vtbl.8 d28, {d22}, d19 │ │ + vuzp.16 d20, d15 │ │ + @ instruction: 0xfff6ad9d │ │ vqshl.u64 d26, d13, #54 @ 0x36 │ │ - vcvt.f16.u16 d21, d23, #9 │ │ + vsra.u32 d20, d17, #9 │ │ vsri.32 d24, d14, #10 │ │ vqshl.u64 d26, d29, #55 @ 0x37 │ │ - vcvt.f16.u16 , , #9 │ │ - vqrdmulh.s q15, q11, d30[0] │ │ + vsra.u32 q10, , #9 │ │ + vqmovn.u32 d29, q12 │ │ vtbx.8 d31, {d6-d7}, d13 │ │ - vcvt.f16.u16 , , #10 │ │ + vsra.u32 q10, , #10 │ │ Address 0x1218ea is out of bounds. │ │ │ │ │ │ 001218ec : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -177808,18 +177810,18 @@ │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ add r7, pc, #616 @ (adr r7, 121cb0 ) │ │ movs r6, r1 │ │ str r3, [r1, #92] @ 0x5c │ │ vshll.u32 , d10, #23 │ │ - vtbx.8 d21, {d7-d9}, d23 │ │ - vqrdmulh.s , q3, d28[0] │ │ + vqrdmlsh.s , , d17[0] │ │ + vqmovun.s32 d28, q11 │ │ vshll.u32 , d26, #22 │ │ - vtbl.8 d21, {d23-d25}, d7 │ │ + @ instruction: 0xfff73f81 │ │ vrintm.f16 q13, q12 │ │ movs r6, r1 │ │ │ │ 00121a64 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -177952,18 +177954,18 @@ │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ add r6, pc, #136 @ (adr r6, 121c38 ) │ │ movs r6, r1 │ │ str r1, [r3, #68] @ 0x44 │ │ vtbl.8 d17, {d7-d9}, d15 │ │ - @ instruction: 0xfff758f5 │ │ + vqrdmulh.s , , d31[0] │ │ vtbl.8 d19, {d6-d8}, d0 │ │ vtbl.8 d17, {d7-d9}, d31 │ │ - vqshrn.u64 d21, , #9 │ │ + @ instruction: 0xfff73e0f │ │ vsli.32 q13, q11, #22 │ │ movs r6, r1 │ │ │ │ 00121bcc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -178162,17 +178164,17 @@ │ │ add r0, sp, #44 @ 0x2c │ │ blx 1fe340 │ │ add r0, sp, #100 @ 0x64 │ │ blx 1fe340 │ │ blx 1fe130 │ │ add r3, pc, #680 @ (adr r3, 122070 ) │ │ movs r6, r1 │ │ - ldr r2, [sp, #624] @ 0x270 │ │ + ldrb r6, [r2, #30] │ │ @ instruction: 0xfff60af0 │ │ - vcvt.f32.f16 , d25 │ │ + vdup.16 d19, d19[1] │ │ vrsra.u32 d26, d6, #10 │ │ movs r6, r1 │ │ │ │ 00121dd8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -178339,17 +178341,17 @@ │ │ add r0, sp, #156 @ 0x9c │ │ blx 1fe340 │ │ add r0, sp, #212 @ 0xd4 │ │ blx 1fe340 │ │ blx 1fe130 │ │ add r2, pc, #200 @ (adr r2, 122048 ) │ │ movs r6, r1 │ │ - strb r6, [r7, #3] │ │ + strb r0, [r7, r7] │ │ vshr.u64 q13, , #10 │ │ - vrsqrte.f16 d21, d27 │ │ + vtbl.8 d19, {d23-d25}, d21 │ │ vuzp.16 q13, q15 │ │ movs r6, r1 │ │ │ │ 00121f90 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -178508,23 +178510,23 @@ │ │ blx 1fe340 │ │ add r0, sp, #100 @ 0x64 │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ add r0, pc, #960 @ (adr r0, 1224e8 ) │ │ movs r6, r1 │ │ - push {r1, r3, r4, r5} │ │ + ldr r1, [sp, #208] @ 0xd0 │ │ vqrdmlah.s , q11, d4[0] │ │ - vcvtm.u16.f16 d21, d1 │ │ + vqrshrun.s64 d19, , #9 │ │ vcvt.f32.u32 q10, q13, #10 │ │ vqrdmlah.s , , d22[0] │ │ - vcvtm.u16.f16 d21, d19 │ │ - vcvt.f32.u32 d23, d9, #10 │ │ + @ instruction: 0xfff7389d │ │ + vrsra.u32 d22, d3, #10 │ │ vqrdmlsh.s , q3, d26[0] │ │ - vrecpe.u16 d21, d23 │ │ + vtbl.8 d19, {d7-d8}, d17 │ │ vaddl.u q13, d6, d4 │ │ movs r6, r1 │ │ │ │ 00122150 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -178744,17 +178746,17 @@ │ │ movs r3, r0 │ │ ... │ │ subs r4, #176 @ 0xb0 │ │ ldr r7, [sp, #184] @ 0xb8 │ │ movs r6, r1 │ │ ldr r5, [sp, #408] @ 0x198 │ │ movs r6, r1 │ │ - ldrsh r2, [r5, r5] │ │ - @ instruction: 0xfff6d3e7 │ │ - vtrn.16 , │ │ + add r4, ip │ │ + vtbx.8 d27, {d22}, d17 │ │ + vrintz.f16 , │ │ Address 0x1223ca is out of bounds. │ │ │ │ │ │ 001223cc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -178972,26 +178974,26 @@ │ │ add r0, sp, #100 @ 0x64 │ │ blx 1fe340 │ │ add r0, sp, #156 @ 0x9c │ │ blx 1fe340 │ │ blx 1fe130 │ │ ldr r4, [sp, #720] @ 0x2d0 │ │ movs r6, r1 │ │ - bcc.n 12263a │ │ + @ instruction: 0xb817 │ │ vsra.u32 d17, d24, #10 │ │ - vcvta.s16.f16 d21, d15 │ │ + vrecpe.f16 d19, d9 │ │ vshr.u32 d17, d27, #10 │ │ vcvta.s16.f16 d17, d24 │ │ - @ instruction: 0xfff74eff │ │ + vrsra.u64 , , #9 │ │ vqmovun.s32 d24, q15 │ │ vcvta.u16.f16 d17, d24 │ │ - vcvt.u32.f32 q10, , #9 │ │ + vsri.32 , , #9 │ │ vsubw.u q14, q11, d26 │ │ vcvta.s16.f16 d17, d6 │ │ - @ instruction: 0xfff74edd │ │ + vrsra.u64 , , #9 │ │ vtbx.8 d25, {d6-d9}, d16 │ │ movs r6, r1 │ │ │ │ 00122630 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -179243,27 +179245,27 @@ │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ ldr r2, [sp, #320] @ 0x140 │ │ movs r6, r1 │ │ subs r4, #34 @ 0x22 │ │ vcvtm.u16.f16 q11, │ │ - vdup.8 q10, d29[3] │ │ + vcvtn.s16.f16 , │ │ vsra.u64 d28, d10, #10 │ │ vcvtm.u16.f16 d22, d25 │ │ - vdup.8 q10, d11[3] │ │ + vcvtn.s16.f16 , │ │ vrintp.f16 d25, d1 │ │ vcvtm.u16.f16 d22, d7 │ │ - vdup.8 d20, d25[3] │ │ + vcvtn.s16.f16 d19, d19 │ │ vrintx.f16 q9, │ │ @ instruction: 0xfff66365 │ │ - vdup.8 d20, d7[3] │ │ - vrintm.f16 d23, d20 │ │ + vcvtn.s16.f16 d19, d1 │ │ + @ instruction: 0xfff65b9e │ │ @ instruction: 0xfff663ed │ │ - vmull.u q10, d23, d15 │ │ + vcvtn.u16.f16 d19, d9 │ │ @ instruction: 0xfff698f2 │ │ movs r6, r1 │ │ │ │ 00122904 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -185249,16 +185251,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #32] │ │ blx 1fe100 │ │ blx 1fe130 │ │ ldr r6, [r6, r2] │ │ movs r6, r1 │ │ nop {12} │ │ - @ instruction: 0xfff51ad4 │ │ - vcvt.f32.u32 , , #10 │ │ + vqrdmlsh.s , , d14[0] │ │ + vrsra.u32 q10, , #11 │ │ vtbx.8 d21, {d6}, d4 │ │ movs r6, r1 │ │ │ │ 001268c0 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -185336,16 +185338,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #28] │ │ blx 1fe100 │ │ blx 1fe130 │ │ ldrsb r6, [r0, r7] │ │ movs r6, r1 │ │ b.n 127152 │ │ - vtbx.8 d17, {d21-d22}, d22 │ │ - @ instruction: 0xfff65d8f │ │ + vqrdmlah.s , , d16[0] │ │ + vsubl.u q10, d21, d9 │ │ vqshl.u32 , q3, #22 │ │ movs r6, r1 │ │ │ │ 001269b4 const&, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -185423,16 +185425,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #28] │ │ blx 1fe100 │ │ blx 1fe130 │ │ ldrsb r2, [r2, r3] │ │ movs r6, r1 │ │ b.n 12705e const&, cv::Mat const&)@@Base+0xd6> │ │ - @ instruction: 0xfff518f2 │ │ - @ instruction: 0xfff65c9b │ │ + vqrdmulh.s , , d28[0] │ │ + vsra.u64 d20, d5, #11 │ │ vcvt.bf16.f32 d21, q9 │ │ movs r6, r1 │ │ │ │ 00126aa8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -185585,16 +185587,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ strb r2, [r4, r4] │ │ movs r6, r1 │ │ b.n 126ea2 const&)@@Base+0x2a> │ │ - vqshl.u32 d17, d20, #21 │ │ - @ instruction: 0xfff65add │ │ + vdup.8 d31, d30[2] │ │ + @ instruction: 0xfff53fd7 │ │ vrintx.f16 d21, d20 │ │ movs r6, r1 │ │ │ │ 00126c68 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -185773,16 +185775,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #32] │ │ blx 1fe100 │ │ blx 1fe130 │ │ strh r2, [r0, r4] │ │ movs r6, r1 │ │ rev r0, r1 │ │ - vsli.32 d17, d12, #21 │ │ - vtbx.8 d21, {d22}, d5 │ │ + vshll.u32 , d6, #21 │ │ + @ instruction: 0xfff53dbf │ │ vqmovn.s32 d21, q6 │ │ movs r6, r1 │ │ │ │ 00126e78 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -185869,16 +185871,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #68] @ 0x44 │ │ blx 1fe100 │ │ blx 1fe130 │ │ strh r6, [r1, r0] │ │ movs r6, r1 │ │ udf #1 │ │ - vsri.32 d17, d2, #11 │ │ - vqshl.u64 d21, d27, #54 @ 0x36 │ │ + vtbl.8 d31, {d5-d6}, d12 │ │ + @ instruction: 0xfff53cb5 │ │ vzip.16 d21, d2 │ │ movs r6, r1 │ │ │ │ 00126f88 const&, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -185956,16 +185958,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #28] │ │ blx 1fe100 │ │ blx 1fe130 │ │ str r6, [r7, r3] │ │ movs r6, r1 │ │ ble.n 12708a │ │ - vrsra.u32 d17, d14, #11 │ │ - vrintm.f16 , │ │ + vqshrun.s64 d31, q4, #11 │ │ + vtbx.8 d19, {d21-d24}, d1 │ │ vtrn.16 d21, d14 │ │ movs r6, r1 │ │ │ │ 0012707c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -186050,16 +186052,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ str r2, [r1, r0] │ │ movs r6, r1 │ │ bgt.n 12718a │ │ - vrshr.u32 d17, d12, #11 │ │ - vrintz.f16 , │ │ + vqshl.u32 d31, d6, #21 │ │ + @ instruction: 0xfff53abf │ │ @ instruction: 0xfff64f8c │ │ movs r6, r1 │ │ │ │ 00127180 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -186144,16 +186146,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ ldr r7, [pc, #24] @ (12728c const&)@@Base+0x8>) │ │ movs r6, r1 │ │ blt.n 127286 const&)@@Base+0x2> │ │ - vsra.u32 d17, d8, #11 │ │ - vrintx.f16 , │ │ + vqshlu.s32 d31, d2, #21 │ │ + @ instruction: 0xfff539bb │ │ @ instruction: 0xfff64e88 │ │ movs r6, r1 │ │ │ │ 00127284 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -186363,16 +186365,16 @@ │ │ ldr r0, [sp, #68] @ 0x44 │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r4, [pc, #656] @ (127768 ) │ │ movs r6, r1 │ │ bhi.n 127422 │ │ - @ instruction: 0xfff50eb4 │ │ - vrshr.u32 , , #10 │ │ + vneg.s16 d31, d30 │ │ + vqshl.u32 , , #21 │ │ vdup.16 d20, d24[1] │ │ movs r6, r1 │ │ │ │ 001274e8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -186508,16 +186510,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #36] @ 0x24 │ │ blx 1fe100 │ │ blx 1fe130 │ │ ldr r3, [pc, #56] @ (127698 ) │ │ movs r6, r1 │ │ sxth r6, r2 │ │ - @ instruction: 0xfff50d2a │ │ - vshr.u64 , , #10 │ │ + vclt.s16 d31, d20, #0 │ │ + vcle.f16 , , #0 │ │ @ instruction: 0xfff64a9a │ │ movs r6, r1 │ │ │ │ 00127670 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -186607,16 +186609,16 @@ │ │ ldr r0, [sp, #68] @ 0x44 │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r2, [pc, #56] @ (1277ac ) │ │ movs r6, r1 │ │ bvs.n 127786 │ │ - vcvt.f16.u16 d16, d8, #11 │ │ - vqrdmlsh.s q10, q11, d1[0] │ │ + vsra.u32 d31, d2, #11 │ │ + vsri.64 d19, d27, #11 │ │ @ instruction: 0xfff64992 │ │ movs r6, r1 │ │ │ │ 00127784 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -186705,16 +186707,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #68] @ 0x44 │ │ blx 1fe100 │ │ blx 1fe130 │ │ ldr r0, [pc, #992] @ (127c68 ) │ │ movs r6, r1 │ │ bmi.n 12786e │ │ - vtbl.8 d16, {d5-d8}, d2 │ │ - @ instruction: 0xfff64eab │ │ + @ instruction: 0xfff5effc │ │ + vneg.s16 d19, d21 │ │ vqrshrun.s64 d20, q14, #10 │ │ movs r6, r1 │ │ │ │ 00127898 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -186867,16 +186869,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ bx r6 │ │ movs r6, r1 │ │ bcc.n 127ab2 │ │ - vtbx.8 d16, {d5-d6}, d4 │ │ - vqdmulh.s q10, q11, d29[0] │ │ + vcvt.f32.u32 d30, d30, #11 │ │ + vcle.s16 , , #0 │ │ vqshlu.s64 d20, d20, #54 @ 0x36 │ │ movs r6, r1 │ │ │ │ 00127a58 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -187055,16 +187057,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ cmp r6, r0 │ │ movs r6, r1 │ │ add r4, sp, #128 @ 0x80 │ │ - vqshl.u32 d16, d20, #21 │ │ - @ instruction: 0xfff64add │ │ + vdup.8 d30, d30[2] │ │ + @ instruction: 0xfff52fd7 │ │ vrintx.f16 d20, d20 │ │ movs r6, r1 │ │ │ │ 00127c60 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -187156,16 +187158,16 @@ │ │ ldr r0, [sp, #68] @ 0x44 │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r6, r3 │ │ movs r6, r1 │ │ beq.n 127d8e │ │ - vclt.f16 d16, d16, #0 │ │ - vtbx.8 d20, {d22-d23}, d9 │ │ + @ instruction: 0xfff5eb1a │ │ + vqrdmlah.s q9, , d3[0] │ │ vrsra.u64 d20, d10, #10 │ │ movs r6, r1 │ │ │ │ 00127d7c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -187245,16 +187247,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #20] │ │ blx 1fe100 │ │ blx 1fe130 │ │ orrs r4, r0 │ │ movs r6, r1 │ │ ldmia r7!, {r0, r2, r4} │ │ - vceq.f16 d16, d22, #0 │ │ - vtbx.8 d20, {d22}, d15 │ │ + vtbl.8 d30, {d5-d7}, d16 │ │ + vqrdmulh.s q9, , d9[0] │ │ vrshr.u64 d20, d10, #10 │ │ movs r6, r1 │ │ │ │ 00127e74 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -187412,16 +187414,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ adcs r2, r1 │ │ movs r6, r1 │ │ ldmia r5!, {r0, r1, r6} │ │ - vrsra.u32 q8, q2, #11 │ │ - vqshlu.s64 q10, , #54 @ 0x36 │ │ + vtbx.8 d30, {d5}, d14 │ │ + @ instruction: 0xfff52bf7 │ │ vtrn.16 q10, q2 │ │ movs r6, r1 │ │ │ │ 00128048 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -187605,16 +187607,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ subs r6, #250 @ 0xfa │ │ movs r6, r1 │ │ add r6, pc, #112 @ (adr r6, 1282c8 ) │ │ - vsra.u32 d16, d16, #11 │ │ - vsri.64 q10, , #10 │ │ + vclt.f16 d30, d26, #0 │ │ + @ instruction: 0xfff529d3 │ │ @ instruction: 0xfff63ea0 │ │ movs r6, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #288 @ 0x120 │ │ mov r5, r0 │ │ @@ -187786,16 +187788,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ subs r4, #246 @ 0xf6 │ │ movs r6, r1 │ │ ldmia r1, {r0, r1, r2, r4} │ │ - @ instruction: 0xfff5ff28 │ │ - vrshr.u64 q10, , #11 │ │ + vcgt.f16 d30, d18, #0 │ │ + vneg.f16 q9, │ │ @ instruction: 0xfff63c9c │ │ movs r6, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ sub sp, #344 @ 0x158 │ │ mov r5, r0 │ │ @@ -187970,16 +187972,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ subs r2, #232 @ 0xe8 │ │ movs r6, r1 │ │ stmia r7!, {r0, r3} │ │ - vcvt.u16.f16 d31, d10, #11 │ │ - vcge.s16 q10, , #0 │ │ + vrshr.u32 d30, d4, #11 │ │ + vsli.64 d18, d29, #53 @ 0x35 │ │ vtbl.8 d19, {d22-d24}, d14 │ │ movs r6, r1 │ │ │ │ 0012867c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -188050,16 +188052,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ subs r2, #10 │ │ movs r6, r1 │ │ add r1, pc, #176 @ (adr r1, 1287f8 ) │ │ - vdup.8 , d0[2] │ │ - vqrdmlsh.s , , d25[0] │ │ + vsra.u32 d30, d26, #11 │ │ + vcge.f16 q9, , #0 │ │ @ instruction: 0xfff639b0 │ │ movs r6, r1 │ │ │ │ 00128754 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -188131,16 +188133,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ subs r1, #46 @ 0x2e │ │ movs r6, r1 │ │ stmia r5!, {r0, r1, r2, r3, r6} │ │ - vtbx.8 d31, {d5-d8}, d16 │ │ - @ instruction: 0xfff53f09 │ │ + vshr.u32 q15, q5, #11 │ │ + vcgt.f16 d18, d3, #0 │ │ @ instruction: 0xfff638d4 │ │ movs r6, r1 │ │ │ │ 00128834 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -188213,16 +188215,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ subs r0, #76 @ 0x4c │ │ movs r6, r1 │ │ stmia r4!, {r0, r2, r3, r5, r6} │ │ - @ instruction: 0xfff5fa7e │ │ - @ instruction: 0xfff53e27 │ │ + vcvt.u32.f32 , q12, #11 │ │ + vabs.s16 d18, d17 │ │ vqshl.u64 , q9, #54 @ 0x36 │ │ movs r6, r1 │ │ │ │ 00128918 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -188293,16 +188295,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ adds r7, #110 @ 0x6e │ │ movs r6, r1 │ │ ldr r6, [sp, #576] @ 0x240 │ │ - vtbl.8 d31, {d21-d22}, d20 │ │ - vqrdmulh.s , , d13[0] │ │ + @ instruction: 0xfff5de9e │ │ + vclt.s16 q9, , #0 │ │ vqshl.u32 d19, d4, #22 │ │ movs r6, r1 │ │ │ │ 001289f0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -188374,16 +188376,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ adds r6, #146 @ 0x92 │ │ movs r6, r1 │ │ stmia r2!, {r0, r1, r4, r5, r7} │ │ - vtbx.8 d31, {d21}, d4 │ │ - vdup.8 , d29[2] │ │ + @ instruction: 0xfff5ddbe │ │ + vceq.i16 q9, , #0 │ │ vqshlu.s32 d19, d24, #22 │ │ movs r6, r1 │ │ │ │ 00128ad0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -188456,16 +188458,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ adds r5, #176 @ 0xb0 │ │ movs r6, r1 │ │ stmia r1!, {r0, r4, r6, r7} │ │ - vneg.f16 , q9 │ │ - vtbl.8 d19, {d21-d24}, d11 │ │ + @ instruction: 0xfff5dcdc │ │ + vcge.s16 d18, d5, #0 │ │ vsli.32 , q3, #22 │ │ movs r6, r1 │ │ │ │ 00128bb4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -188536,16 +188538,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ adds r4, #210 @ 0xd2 │ │ movs r6, r1 │ │ ldr r3, [sp, #976] @ 0x3d0 │ │ - vabs.f16 d31, d8 │ │ - @ instruction: 0xfff53ab1 │ │ + vdup.8 d29, d2[2] │ │ + @ instruction: 0xfff51fab │ │ vsri.32 , q12, #10 │ │ movs r6, r1 │ │ │ │ 00128c8c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -188617,16 +188619,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ adds r3, #246 @ 0xf6 │ │ movs r6, r1 │ │ stmia r0!, {r0, r1, r2, r4} │ │ - vclt.f16 d31, d24, #0 │ │ - @ instruction: 0xfff539d1 │ │ + vtbl.8 d29, {d5-d8}, d18 │ │ + vqrdmlah.s , , d11[0] │ │ vrsra.u64 d19, d12, #10 │ │ movs r6, r1 │ │ │ │ 00128d6c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -188699,16 +188701,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ adds r3, #20 │ │ movs r6, r1 │ │ itete cc │ │ - vceqcc.f16 , q3, #0 │ │ - vtbxcs.8 d19, {d21}, d31 │ │ + vtbxcc.8 d29, {d5-d7}, d0 │ │ + vqrdmulhcs.s , , d25[0] │ │ vrshrcc.u64 d19, d26, #10 │ │ movcs r6, r1 │ │ │ │ 00128e50 =(cv::Mat const&, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -188779,16 +188781,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ adds r2, #54 @ 0x36 │ │ movs r6, r1 │ │ ldr r1, [sp, #352] @ 0x160 │ │ - vcgt.f16 , q14, #0 │ │ - vqshrun.s64 d19, , #11 │ │ + vtbx.8 d29, {d5-d6}, d22 │ │ + @ instruction: 0xfff51d0f │ │ vsra.u64 , q6, #10 │ │ movs r6, r1 │ │ │ │ 00128f28 =(cv::Mat const&, double)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -188860,16 +188862,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ adds r1, #90 @ 0x5a │ │ movs r6, r1 │ │ pop {r0, r1, r3, r4, r5, r6, pc} │ │ - vneg.s16 d31, d12 │ │ - vqshl.u32 d19, d21, #21 │ │ + vtbl.8 d29, {d21}, d6 │ │ + vdup.8 d17, d31[2] │ │ vuzp.16 d19, d0 │ │ movs r6, r1 │ │ │ │ 00129008 =(double, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -188942,16 +188944,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ adds r0, #120 @ 0x78 │ │ movs r6, r1 │ │ pop {r0, r3, r4, r7} │ │ - vsubl.u , d21, d26 │ │ - vqshlu.s32 , , #21 │ │ + vneg.f16 d29, d20 │ │ + vtbx.8 d17, {d5-d8}, d13 │ │ vshr.u32 d19, d14, #10 │ │ movs r6, r1 │ │ │ │ 001290ec (cv::Mat const&, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -189022,16 +189024,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ cmp r7, #154 @ 0x9a │ │ movs r6, r1 │ │ str r6, [sp, #752] @ 0x2f0 │ │ - vsra.u64 , q0, #11 │ │ - vsli.32 , , #21 │ │ + vmlsl.u , d21, d10[0] │ │ + @ instruction: 0xfff51a73 │ │ vqrdmlsh.s q9, q3, d0[0] │ │ movs r6, r1 │ │ │ │ 001291c4 (cv::Mat const&, double)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -189103,16 +189105,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ cmp r6, #190 @ 0xbe │ │ movs r6, r1 │ │ revsh r7, r3 │ │ - vshr.u64 , q8, #11 │ │ - vsri.64 d19, d9, #11 │ │ + vcle.f16 , q13, #0 │ │ + @ instruction: 0xfff51993 │ │ vqrdmlah.s q9, q3, d20[0] │ │ movs r6, r1 │ │ │ │ 001292a4 (double, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -189185,16 +189187,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ cmp r5, #220 @ 0xdc │ │ movs r6, r1 │ │ cbnz r5, 1293ba │ │ - vcgt.s16 d31, d14, #0 │ │ - vrsra.u64 d19, d23, #11 │ │ + vceq.f16 d29, d8, #0 │ │ + @ instruction: 0xfff518b1 │ │ @ instruction: 0xfff62d82 │ │ movs r6, r1 │ │ │ │ 00129388 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -189283,16 +189285,16 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ stmia r6!, {r1, r2, r5} │ │ movs r5, r1 │ │ cmp r4, #250 @ 0xfa │ │ movs r6, r1 │ │ str r4, [sp, #24] │ │ - vcvt.u32.f32 d30, d10, #11 │ │ - vmlal.u , d21, d3[0] │ │ + vsri.32 d29, d4, #11 │ │ + vqshl.u64 d17, d29, #53 @ 0x35 │ │ vmull.u q9, d22, d8 │ │ movs r6, r1 │ │ │ │ 00129494 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -189386,16 +189388,16 @@ │ │ blx 1fe130 │ │ nop │ │ stmia r5!, {r1, r3, r5} │ │ movs r5, r1 │ │ cmp r3, #234 @ 0xea │ │ movs r6, r1 │ │ @ instruction: 0xb7ef │ │ - @ instruction: 0xfff5ee00 │ │ - vcle.s16 d19, d25, #0 │ │ + vrshr.u64 , q13, #11 │ │ + vrsubhn.i d17, , │ │ @ instruction: 0xfff62b72 │ │ movs r6, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #344 @ 0x158 │ │ mov r5, r0 │ │ @@ -189592,16 +189594,16 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ stmia r2!, {r1, r3, r4, r5, r6, r7} │ │ movs r5, r1 │ │ cmp r1, #166 @ 0xa6 │ │ movs r6, r1 │ │ push {r0, r3, r5, r7, lr} │ │ - @ instruction: 0xfff5ebba │ │ - vqrdmlsh.s q9, , d19[0] │ │ + vshr.u64 d29, d20, #11 │ │ + vsri.32 , , #11 │ │ vtbl.8 d18, {d6-d7}, d28 │ │ movs r6, r1 │ │ │ │ 001297f4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -189690,16 +189692,16 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ stmia r1!, {r1, r2, r4, r5, r6, r7} │ │ movs r5, r1 │ │ cmp r0, #142 @ 0x8e │ │ movs r6, r1 │ │ ldrh r2, [r3, #60] @ 0x3c │ │ - vtbl.8 d30, {d21-d23}, d30 │ │ - vcvt.f32.u32 q9, , #11 │ │ + @ instruction: 0xfff5cfa8 │ │ + vrsra.u32 , , #11 │ │ vqshrun.s64 d18, q6, #10 │ │ movs r6, r1 │ │ │ │ 00129900 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -189793,16 +189795,16 @@ │ │ blx 1fe130 │ │ nop │ │ stmia r0!, {r1, r3, r4, r5, r6, r7} │ │ movs r5, r1 │ │ movs r7, #126 @ 0x7e │ │ movs r6, r1 │ │ cbz r3, 129a70 │ │ - @ instruction: 0xfff5e994 │ │ - vcvt.u16.f16 d18, d29, #11 │ │ + @ instruction: 0xfff5ce8e │ │ + vrshr.u32 d17, d23, #11 │ │ vcvt.f32.f16 q9, d6 │ │ movs r6, r1 │ │ │ │ 00129a1c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -189895,16 +189897,16 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ itee │ │ mov r5, r1 │ │ moval r6, #98 @ 0x62 │ │ moval r6, r1 │ │ sxtb r5, r4 │ │ - vqrshrun.s64 d30, q11, #11 │ │ - vcvt.f16.u16 d18, d15, #11 │ │ + vcvt.u16.f16 q14, q8, #11 │ │ + vsra.u32 d17, d9, #11 │ │ vrintz.f16 q9, q12 │ │ movs r6, r1 │ │ │ │ 00129b38 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -189977,16 +189979,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ movs r5, #78 @ 0x4e │ │ movs r6, r1 │ │ ldrh r0, [r5, #34] @ 0x22 │ │ - vqshl.u32 q15, q14, #21 │ │ - vtbl.8 d18, {d5-d8}, d21 │ │ + vcvt.f16.u16 q14, q11, #11 │ │ + vshr.u32 d17, d15, #11 │ │ vrintx.f16 q9, q14 │ │ movs r6, r1 │ │ │ │ 00129c18 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -190054,16 +190056,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ movs r4, #110 @ 0x6e │ │ movs r6, r1 │ │ sub sp, #108 @ 0x6c │ │ - vrsubhn.i d30, , q14 │ │ - @ instruction: 0xfff52a55 │ │ + vtbl.8 d28, {d21-d24}, d22 │ │ + vqrdmlsh.s q8, , d15[0] │ │ vsri.32 d18, d12, #10 │ │ movs r6, r1 │ │ │ │ 00129ce8 const&, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -190131,16 +190133,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ movs r3, #158 @ 0x9e │ │ movs r6, r1 │ │ add r7, sp, #812 @ 0x32c │ │ - vsli.64 q15, q6, #53 @ 0x35 │ │ - vtbl.8 d18, {d21-d22}, d5 │ │ + @ instruction: 0xfff5cad6 │ │ + vcvt.f32.u32 q8, , #11 │ │ @ instruction: 0xfff6234c │ │ movs r6, r1 │ │ │ │ 00129db8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -190213,16 +190215,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ movs r2, #206 @ 0xce │ │ movs r6, r1 │ │ ldrh r0, [r5, #14] │ │ - vsri.64 q15, q14, #11 │ │ - vtbl.8 d18, {d21}, d21 │ │ + @ instruction: 0xfff5c9f6 │ │ + @ instruction: 0xfff50d9f │ │ vqmovun.s32 d18, q14 │ │ movs r6, r1 │ │ │ │ 00129e98 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -190290,16 +190292,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ movs r1, #238 @ 0xee │ │ movs r6, r1 │ │ add r6, sp, #108 @ 0x6c │ │ - vcgt.f16 d30, d28, #0 │ │ - vqshl.u64 q9, , #53 @ 0x35 │ │ + vtbl.8 d28, {d5-d6}, d22 │ │ + vqdmulh.s q8, , d15[0] │ │ vsra.u64 d18, d12, #10 │ │ movs r6, r1 │ │ │ │ 00129f68 const&, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -190367,16 +190369,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ movs r1, #30 │ │ movs r6, r1 │ │ add r5, sp, #300 @ 0x12c │ │ - vrsra.u32 q15, q6, #11 │ │ - vabs.f16 d18, d5 │ │ + vqrshrun.s64 d28, q3, #11 │ │ + @ instruction: 0xfff50bff │ │ vtrn.16 q9, q6 │ │ movs r6, r1 │ │ │ │ 0012a038 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -190449,16 +190451,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ movs r0, #78 @ 0x4e │ │ movs r6, r1 │ │ strh r0, [r5, #58] @ 0x3a │ │ - vrshr.u32 q15, q14, #11 │ │ - vclt.f16 d18, d21, #0 │ │ + vqshl.u32 q14, q11, #21 │ │ + @ instruction: 0xfff50b1f │ │ vqrdmlsh.s , q11, d28[0] │ │ movs r6, r1 │ │ │ │ 0012a118 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -190526,16 +190528,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ subs r6, r5, #5 │ │ movs r6, r1 │ │ add r3, sp, #620 @ 0x26c │ │ - vcle.s16 d30, d28, #0 │ │ - vsli.32 q9, , #21 │ │ + vrsubhn.i d28, , q11 │ │ + vtbx.8 d16, {d5-d7}, d15 │ │ vcvt.u32.f32 d17, d12, #10 │ │ movs r6, r1 │ │ │ │ 0012a1e8 const&, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -190603,16 +190605,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ subs r6, r3, #2 │ │ movs r6, r1 │ │ add r2, sp, #812 @ 0x32c │ │ - vshr.u64 q15, q6, #11 │ │ - vcge.f16 d18, d5, #0 │ │ + vsli.64 q14, q3, #53 @ 0x35 │ │ + vqrshrn.u64 d16, , #11 │ │ vqrdmlah.s , q3, d12[0] │ │ movs r6, r1 │ │ │ │ 0012a2b8 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #48 @ 0x30 │ │ @@ -190680,16 +190682,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ adds r4, r2, #7 │ │ movs r6, r1 │ │ add r1, sp, #1004 @ 0x3ec │ │ - vcgt.s16 d30, d12, #0 │ │ - vrsra.u64 d18, d21, #11 │ │ + vceq.f16 d28, d6, #0 │ │ + vtbl.8 d16, {d21}, d31 │ │ vcvt.u16.f16 , q12, #10 │ │ movs r6, r1 │ │ │ │ 0012a388 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #56 @ 0x38 │ │ @@ -190773,16 +190775,16 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ @ instruction: 0xb6a2 │ │ movs r5, r1 │ │ adds r0, r0, #4 │ │ movs r6, r1 │ │ add r1, sp, #100 @ 0x64 │ │ - @ instruction: 0xfff5df2a │ │ - vrshr.u64 q9, , #11 │ │ + vcgt.f16 d28, d20, #0 │ │ + vneg.f16 q8, │ │ @ instruction: 0xfff61c94 │ │ movs r6, r1 │ │ │ │ 0012a484 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #16 │ │ @@ -191104,16 +191106,16 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ adds r0, r6, r6 │ │ movs r6, r1 │ │ adds r0, r2, r6 │ │ movs r6, r1 │ │ lsrs r0, r6, #18 │ │ - @ instruction: 0xfff72e0a │ │ - vcvt.u32.f32 , , #10 │ │ + vcvtm.s16.f16 d17, d4 │ │ + vsri.32 q8, , #10 │ │ vtbx.8 d17, {d6-d7}, d0 │ │ movs r6, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #284 @ 0x11c │ │ ldr.w r0, [pc, #1916] @ 12af40 │ │ @@ -191577,16 +191579,16 @@ │ │ blx 1fe440 │ │ mov r5, r6 │ │ mov r4, r9 │ │ b.n 12ae0e │ │ ldr r6, [pc, #528] @ (12af30 ) │ │ movs r6, r1 │ │ ldrb r6, [r2, #7] │ │ - vcvt.u16.f16 d17, d19, #10 │ │ - @ instruction: 0xfff62bbc │ │ + vmovn.i32 d16, │ │ + vshr.u64 d17, d22, #10 │ │ vrintm.f16 , q10 │ │ movs r6, r1 │ │ asrs r4, r3, #27 │ │ movs r6, r1 │ │ ldr r4, [pc, #824] @ (12b070 ) │ │ movs r6, r1 │ │ ldrb r2, [r3, #0] │ │ @@ -191757,16 +191759,16 @@ │ │ blx 1fe130 │ │ add r0, sp, #224 @ 0xe0 │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ adds r2, r1, r3 │ │ movs r6, r1 │ │ - subs r5, r6, r5 │ │ - @ instruction: 0xfff629fe │ │ + lsls r7, r5, #1 │ │ + @ instruction: 0xfff60ef8 │ │ vqmovun.s32 d17, q6 │ │ movs r6, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #16 │ │ mov r6, r1 │ │ @@ -192744,17 +192746,17 @@ │ │ blx 1fe130 │ │ add r0, sp, #64 @ 0x40 │ │ blx 1fe340 │ │ blx 1fe130 │ │ lsrs r4, r3, #13 │ │ movs r6, r1 │ │ ldr r5, [sp, #144] @ 0x90 │ │ - vqdmulh.s , q11, d24[0] │ │ - vcvt.f32.u32 q8, , #10 │ │ - vqshlu.s64 q8, q8, #54 @ 0x36 │ │ + vzip.16 q8, q9 │ │ + vrsra.u32 , , #10 │ │ + vqshlu.s64 q8, q8, #53 @ 0x35 │ │ movs r6, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ vpush {d8} │ │ sub sp, #16 │ │ mov r4, r1 │ │ @@ -194321,17 +194323,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #32] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ @ instruction: 0xf58a000d │ │ @ instruction: 0xf4d8000d │ │ - stmia r4!, {r0, r1, r2, r3, r7} │ │ - @ instruction: 0xfff5099e │ │ - @ instruction: 0xfff6fb11 │ │ + add r1, sp, #548 @ 0x224 │ │ + @ instruction: 0xfff5ee98 │ │ + vcgt.s16 d30, d11, #0 │ │ vsli.64 , q8, #53 @ 0x35 │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #16 │ │ mov r4, r1 │ │ ldr r1, [pc, #180] @ (12cce4 ) │ │ ldr r0, [pc, #184] @ (12cce8 ) │ │ @@ -194477,16 +194479,16 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ ldrh r2, [r4, #52] @ 0x34 │ │ movs r5, r1 │ │ @ instruction: 0xf398000d │ │ ldrb r7, [r6, #30] │ │ - vcle.f16 , q4, #0 │ │ - vqrshrn.u64 d31, , #11 │ │ + vtbx.8 d25, {d21-d23}, d2 │ │ + vqrdmlah.s , , d27[0] │ │ vrsra.u32 d31, d18, #11 │ │ movs r5, r1 │ │ │ │ 0012cde8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -195593,17 +195595,17 @@ │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ lsrs r4, r0, #21 │ │ movs r6, r1 │ │ b.n 12d9a4 │ │ movs r5, r1 │ │ - ldc2 15, cr15, [sl], {245} @ 0xf5 │ │ - ldmia r7!, {r1, r3, r6} │ │ - @ instruction: 0xfff5ed2b │ │ + b.n 12dd3c │ │ + vcgt.f16 , q2, #0 │ │ + vclt.s16 d29, d21, #0 │ │ vqshlu.s64 q15, q9, #53 @ 0x35 │ │ movs r5, r1 │ │ b.w 1fd8e4 <__emutls_get_address@@Base+0x329c> │ │ movs r0, #1 │ │ bx lr │ │ b.w 1fd8e4 <__emutls_get_address@@Base+0x329c> │ │ movs r0, #1 │ │ @@ -196040,30 +196042,30 @@ │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ b.n 12da38 │ │ movs r5, r1 │ │ add r1, pc, #552 @ (adr r1, 12e0d8 ) │ │ vrintz.f16 q10, │ │ - vrshr.u32 , , #10 │ │ + vrint?.f16 , │ │ vcle.s16 d26, d6, #0 │ │ vsli.64 d20, d31, #54 @ 0x36 │ │ - vrshr.u32 , , #10 │ │ + vrint?.f16 , │ │ vcvt.u32.f32 d26, d30, #11 │ │ vcvt.bf16.f32 d20, │ │ - vrshr.u64 , , #10 │ │ - vqrshrun.s64 d18, q11, #11 │ │ + vqshl.u64 , , #54 @ 0x36 │ │ + vcvt.u16.f16 q8, q8, #11 │ │ vcvt.f16.f32 d20, │ │ - vrshr.u64 d27, d25, #10 │ │ + vqshl.u64 d25, d19, #54 @ 0x36 │ │ vcvt.u32.f32 d22, d28, #11 │ │ vclt.f16 d20, d3, #0 │ │ - vrshr.u64 d27, d7, #10 │ │ + vqshl.u64 d25, d1, #54 @ 0x36 │ │ vcvt.u32.f32 d26, d12, #11 │ │ vcvt.bf16.f32 d20, │ │ - vrshr.u64 , , #10 │ │ + vqshl.u64 , , #54 @ 0x36 │ │ vabs.s16 q15, q10 │ │ movs r5, r1 │ │ │ │ 0012def8 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #8 │ │ @@ -196333,15 +196335,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ svc 154 @ 0x9a │ │ movs r5, r1 │ │ cmn r0, r1 │ │ vrintm.f16 q10, │ │ - vqrdmlsh.s q13, , d11[0] │ │ + vcgt.f16 , , #0 │ │ vqrdmlsh.s , , d14[0] │ │ movs r5, r1 │ │ │ │ 0012e1a8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -196913,15 +196915,15 @@ │ │ nop │ │ ldrb r2, [r3, #12] │ │ movs r5, r1 │ │ bge.n 12e6e0 │ │ movs r5, r1 │ │ adcs r1, r2 │ │ @ instruction: 0xfff57d21 │ │ - vshll.u32 , d11, #22 │ │ + vcvt.u32.f32 d29, d5, #10 │ │ vtbl.8 d29, {d21-d22}, d24 │ │ movs r5, r1 │ │ │ │ 0012e79c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -197231,17 +197233,17 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ ldrb r6, [r0, #0] │ │ movs r5, r1 │ │ bvc.n 12eb80 │ │ movs r5, r1 │ │ - stc 15, cr15, [r3], #-980 @ 0xfffffc2c │ │ - subs r6, #86 @ 0x56 │ │ - vqshlu.s64 , , #53 @ 0x35 │ │ + bne.n 12eb0a │ │ + vcvt.f32.u32 , q3, #11 │ │ + @ instruction: 0xfff5dbd5 │ │ vclt.f16 , q12, #0 │ │ movs r5, r1 │ │ │ │ 0012eadc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -197580,15 +197582,15 @@ │ │ nop │ │ strb r4, [r7, #19] │ │ movs r5, r1 │ │ bmi.n 12ee74 │ │ movs r5, r1 │ │ cmp r9, r3 │ │ @ instruction: 0xfff53ada │ │ - vrsra.u32 , , #11 │ │ + vqrshrun.s64 d29, , #11 │ │ vmlal.u , d21, d28[0] │ │ movs r5, r1 │ │ │ │ 0012ee58 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #64 @ 0x40 │ │ @@ -197834,16 +197836,16 @@ │ │ blx 1fe130 │ │ nop │ │ strb r6, [r6, #8] │ │ movs r5, r1 │ │ bne.n 12f140 │ │ movs r5, r1 │ │ movs r0, #189 @ 0xbd │ │ - vtbl.8 d27, {d22}, d30 │ │ - vshr.u64 d31, d27, #11 │ │ + @ instruction: 0xfff69da8 │ │ + vsli.64 d29, d21, #53 @ 0x35 │ │ vcgt.s16 , q4, #0 │ │ movs r5, r1 │ │ │ │ 0012f0d8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -197992,17 +197994,17 @@ │ │ add r0, sp, #32 │ │ bl aa700 │ │ blx 1fe130 │ │ strb r2, [r7, #2] │ │ movs r5, r1 │ │ ldmia r7, {r2, r3, r5, r7} │ │ movs r5, r1 │ │ - ldr r7, [sp, #624] @ 0x270 │ │ - vsri.64 , , #11 │ │ - @ instruction: 0xfff6ef85 │ │ + strh r6, [r2, #36] @ 0x24 │ │ + @ instruction: 0xfff5f9d7 │ │ + vsri.32 , , #11 │ │ @ instruction: 0xfff5ce88 │ │ movs r5, r1 │ │ │ │ 0012f26c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -198187,15 +198189,15 @@ │ │ add r0, sp, #20 │ │ blx 1fe340 │ │ blx 1fe130 │ │ ldmia r6!, {r1, r3, r4} │ │ movs r5, r1 │ │ strh r0, [r3, r5] │ │ @ instruction: 0xfff61ed8 │ │ - vqrdmlah.s q15, q3, d5[0] │ │ + vrsra.u32 d29, d31, #10 │ │ vcvt.f16.u16 q14, q5, #11 │ │ movs r5, r1 │ │ │ │ 0012f494 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -198908,28 +198910,28 @@ │ │ add r0, sp, #40 @ 0x28 │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ movs r0, #189 @ 0xbd │ │ movs r0, r0 │ │ strb r6, [r0, r4] │ │ - vtbl.8 d25, {d21}, d30 │ │ - vtbl.8 d30, {d21}, d3 │ │ + @ instruction: 0xfff57da8 │ │ + vcvt.u16.f16 q14, , #11 │ │ vqrshrun.s64 d18, , #11 │ │ movs r0, r0 │ │ cmp r2, #191 @ 0xbf │ │ movs r0, r0 │ │ ldmia r3, {r1, r3, r5, r6, r7} │ │ movs r5, r1 │ │ stmia r1!, {r0, r1, r2, r6, r7} │ │ - vrintm.f16 , q1 │ │ - vqshlu.s64 d30, d7, #53 @ 0x35 │ │ - @ instruction: 0xfff588b3 │ │ - vrsubhn.i d25, , q8 │ │ - vqshlu.s32 q15, , #21 │ │ + @ instruction: 0xfff67bbc │ │ + @ instruction: 0xfff5cb91 │ │ + @ instruction: 0xfff56dad │ │ + @ instruction: 0xfff57b9a │ │ + vtbx.8 d28, {d5-d8}, d31 │ │ vabs.s16 q8, │ │ movs r0, r0 │ │ stmia r6!, {r2, r5} │ │ movs r5, r1 │ │ lsls r5, r0, #17 │ │ movs r0, r0 │ │ lsls r5, r2, #20 │ │ @@ -203276,18 +203278,18 @@ │ │ nop │ │ subs r1, #122 @ 0x7a │ │ movs r5, r1 │ │ ldr r0, [sp, #264] @ 0x108 │ │ movs r5, r1 │ │ ldrsb r2, [r2, r3] │ │ vrint?.f16 , q11 │ │ - vtbl.8 d27, {d6}, d3 │ │ + @ instruction: 0xfff69cfd │ │ vshll.u32 , d18, #21 │ │ vqabs.s16 , q2 │ │ - vrintp.f16 , │ │ + @ instruction: 0xfff69cdb │ │ vtbl.8 d19, {d5-d6}, d0 │ │ movs r5, r1 │ │ str r7, [sp, #576] @ 0x240 │ │ movs r5, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -205140,18 +205142,18 @@ │ │ nop │ │ movs r7, #46 @ 0x2e │ │ movs r5, r1 │ │ strh r2, [r0, #46] @ 0x2e │ │ movs r5, r1 │ │ add r4, r2 │ │ vrintx.f16 d24, d29 │ │ - vrinta.f16 q13, │ │ + vshll.u32 q12, d31, #22 │ │ vqshl.u32 q15, q10, #21 │ │ vclz.i16 d24, d11 │ │ - vrinta.f16 d26, d19 │ │ + vshll.u32 q12, d13, #22 │ │ vqshlu.s32 q9, q11, #21 │ │ movs r5, r1 │ │ strh r2, [r2, #38] @ 0x26 │ │ movs r5, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -205554,17 +205556,17 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ strh r0, [r4, #30] │ │ movs r5, r1 │ │ - str r6, [sp, #600] @ 0x258 │ │ + ldrb r0, [r2, #14] │ │ vsli.64 d31, d10, #53 @ 0x35 │ │ - vcge.s16 q13, , #0 │ │ + vcle.f16 q12, , #0 │ │ vcge.s16 d24, d24, #0 │ │ movs r5, r1 │ │ bmi.n 134090 │ │ bmi.n 134092 │ │ bmi.n 134094 │ │ bmi.n 134096 │ │ bmi.n 134098 │ │ @@ -205971,17 +205973,17 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ ldrb r0, [r2, #30] │ │ movs r5, r1 │ │ - str r2, [sp, #280] @ 0x118 │ │ + strb r0, [r0, #29] │ │ vceq.i16 , q5, #0 │ │ - vcvt.f16.u16 , , #11 │ │ + vsra.u32 q12, , #11 │ │ vcvt.f16.u16 , q4, #11 │ │ movs r5, r1 │ │ bmi.n 1344e0 │ │ bmi.n 1344e2 │ │ bmi.n 1344e4 │ │ bmi.n 1344e6 │ │ bmi.n 1344e8 │ │ @@ -206392,17 +206394,17 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ ldrb r6, [r7, #12] │ │ movs r5, r1 │ │ - ldrh r2, [r3, #46] @ 0x2e │ │ + strb r4, [r2, #11] │ │ @ instruction: 0xfff5ecde │ │ - vtbl.8 d25, {d5}, d11 │ │ + @ instruction: 0xfff57d05 │ │ vneg.f16 , q14 │ │ movs r5, r1 │ │ bmi.n 134950 │ │ bmi.n 134952 │ │ bmi.n 134954 │ │ bmi.n 134956 │ │ bmi.n 134958 │ │ @@ -206813,17 +206815,17 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ strb r6, [r1, #27] │ │ movs r5, r1 │ │ - ldrh r2, [r5, #10] │ │ + ldr r4, [r4, #100] @ 0x64 │ │ vtbx.8 d30, {d5}, d30 │ │ - vrsra.u64 d25, d11, #11 │ │ + @ instruction: 0xfff57895 │ │ vrsra.u32 , q14, #11 │ │ movs r5, r1 │ │ bmi.n 134dc0 │ │ bmi.n 134dc2 │ │ bmi.n 134dc4 │ │ bmi.n 134dc6 │ │ bmi.n 134dc8 │ │ @@ -207223,17 +207225,17 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ strb r4, [r3, #9] │ │ movs r5, r1 │ │ - strh r4, [r2, #40] @ 0x28 │ │ + ldr r6, [r1, #32] │ │ vsri.32 d30, d8, #11 │ │ - vqrdmlsh.s q12, , d5[0] │ │ + vsri.32 d23, d31, #11 │ │ @ instruction: 0xfff56f26 │ │ movs r5, r1 │ │ bmi.n 135210 │ │ bmi.n 135212 │ │ bmi.n 135214 │ │ bmi.n 135216 │ │ bmi.n 135218 │ │ @@ -207596,17 +207598,17 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ ldr r4, [r1, #96] @ 0x60 │ │ movs r5, r1 │ │ - strh r4, [r5, #8] │ │ + str r6, [r4, #96] @ 0x60 │ │ vshr.u32 d30, d16, #11 │ │ - @ instruction: 0xfff58b5d │ │ + vshr.u32 , , #11 │ │ @ instruction: 0xfff56b3a │ │ movs r5, r1 │ │ bmi.n 135600 │ │ bmi.n 135602 │ │ bmi.n 135604 │ │ bmi.n 135606 │ │ bmi.n 135608 │ │ @@ -207976,17 +207978,17 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ ldr r6, [r3, #32] │ │ movs r5, r1 │ │ - ldrb r0, [r4, #20] │ │ + str r2, [r3, #32] │ │ vdup.8 d29, d20[2] │ │ - vqshl.u32 q12, , #21 │ │ + vdup.8 q11, d11[2] │ │ vqshl.u32 d22, d18, #21 │ │ movs r5, r1 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ ldr r2, [pc, #44] @ (135a88 ) │ │ add.w r4, r0, #28 │ │ ldr r1, [r0, #20] │ │ @@ -230511,18 +230513,18 @@ │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ strb r0, [r7, #12] │ │ movs r4, r1 │ │ str r7, [r5, #88] @ 0x58 │ │ vclt.s16 d30, d30, #0 │ │ - vabal.u , d3, d19 │ │ + vshll.u32 , d13, #19 │ │ vsri.64 d30, d30, #12 │ │ vsubl.u q15, d3, d10 │ │ - vsri.64 , , #13 │ │ + @ instruction: 0xfff319f9 │ │ vpaddl.s16 d23, d24 │ │ movs r4, r1 │ │ strb r0, [r4, #9] │ │ movs r4, r1 │ │ │ │ 00144f14 : │ │ ldrd r2, r1, [r1] │ │ @@ -231061,27 +231063,27 @@ │ │ bne.n 14545a │ │ blx 1fe130 │ │ ldr r0, [sp, #40] @ 0x28 │ │ blx 1fe100 │ │ blx 1fe130 │ │ ldr r4, [r6, #104] @ 0x68 │ │ movs r4, r1 │ │ - add r4, pc, #188 @ (adr r4, 145528 ) │ │ + ldrh r1, [r5, #8] │ │ @ instruction: 0xfff4c890 │ │ - @ instruction: 0xfff42fd9 │ │ + vsri.64 , , #12 │ │ vqneg.s16 d17, d14 │ │ movs r4, r1 │ │ ldmia r7!, {r2, r4, r5, r6} │ │ - vshr.u32 d19, d18, #13 │ │ - @ instruction: 0xfff42fb5 │ │ + vabal.u , d3, d28 │ │ + vclz.i16 d17, d31 │ │ vtbl.8 d17, {d4}, d26 │ │ movs r4, r1 │ │ ldmia r7!, {r1, r4, r6} │ │ vqrshrn.u64 d20, q1, #13 │ │ - @ instruction: 0xfff52f93 │ │ + vcge.f16 d17, d13, #0 │ │ @ instruction: 0xfff46cde │ │ movs r4, r1 │ │ │ │ 00145498 : │ │ mov r0, r1 │ │ bx lr │ │ │ │ @@ -231604,15 +231606,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r6, [r3, #16] │ │ movs r4, r1 │ │ adds r3, #133 @ 0x85 │ │ @ instruction: 0xfff5ca93 │ │ - vtbl.8 d18, {d4-d6}, d3 │ │ + @ instruction: 0xfff40efd │ │ vqabs.s16 d22, d18 │ │ movs r4, r1 │ │ str r6, [r7, #112] @ 0x70 │ │ movs r4, r1 │ │ │ │ 00145a08 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -232160,15 +232162,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ str r6, [r7, #60] @ 0x3c │ │ movs r4, r1 │ │ cmp r5, #231 @ 0xe7 │ │ @ instruction: 0xfff55cf0 │ │ - vcgt.f16 q9, , #0 │ │ + vqrshrn.u64 d16, , #11 │ │ vrev16.16 q11, q9 │ │ movs r4, r1 │ │ │ │ 00145f98 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -232382,25 +232384,25 @@ │ │ ldrne r0, [sp, #40] @ 0x28 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ str r0, [r5, #12] │ │ movs r4, r1 │ │ cmp r3, #213 @ 0xd5 │ │ vtbl.8 d27, {d5-d8}, d10 │ │ - vrshr.u32 q9, , #12 │ │ + vqabs.s16 q8, │ │ vtbl.8 d16, {d4-d5}, d26 │ │ movs r4, r1 │ │ stmia r1!, {r2, r3, r6, r7} │ │ - vsubl.u q9, d19, d10 │ │ - vpaddl.s16 d18, d13 │ │ + vabdl.u q8, d19, d4 │ │ + vqabs.s16 d16, d7 │ │ vtbl.8 d16, {d20-d22}, d28 │ │ movs r4, r1 │ │ stmia r1!, {r1, r2, r3, r5, r6, r7} │ │ vtbx.8 d19, {d19-d22}, d30 │ │ - vclt.s16 d18, d31, #0 │ │ + vabs.f16 d16, d25 │ │ vcvt.u32.f32 , q4, #12 │ │ movs r4, r1 │ │ │ │ 00146210 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -232477,15 +232479,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrsh r0, [r0, r2] │ │ movs r4, r1 │ │ add r7, sp, #168 @ 0xa8 │ │ @ instruction: 0xfff42a91 │ │ - vsra.u32 d18, d7, #11 │ │ + vqshlu.s32 d16, d1, #21 │ │ vcvt.f32.u32 d21, d0, #12 │ │ movs r4, r1 │ │ │ │ 001462e4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -232570,15 +232572,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrb r0, [r5, r6] │ │ movs r4, r1 │ │ stmia r0!, {r0, r2, r3, r5, r7} │ │ vtbl.8 d18, {d20-d21}, d17 │ │ - vcgt.s16 d18, d23, #0 │ │ + vceq.f16 d16, d17, #0 │ │ @ instruction: 0xfff45d24 │ │ movs r4, r1 │ │ │ │ 001463d4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -232669,15 +232671,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrb r0, [r7, r2] │ │ movs r4, r1 │ │ lsrs r7, r2, #15 │ │ vtbl.8 d18, {d21}, d17 │ │ - @ instruction: 0xfff51f27 │ │ + vcgt.f16 d16, d17, #0 │ │ vdup.32 d21, d20[0] │ │ movs r4, r1 │ │ │ │ 001464d4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -232800,15 +232802,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrh r0, [r7, r6] │ │ movs r4, r1 │ │ movs r7, #71 @ 0x47 │ │ vqshl.u32 d18, d31, #21 │ │ - vqrdmulh.s , , d5[0] │ │ + vrshr.u64 d16, d31, #11 │ │ vtbx.8 d21, {d20-d22}, d2 │ │ movs r4, r1 │ │ ldrh r6, [r7, r3] │ │ movs r4, r1 │ │ │ │ 0014663c : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -232898,15 +232900,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrh r0, [r2, r1] │ │ movs r4, r1 │ │ pop {r0, r2, r3, r6, pc} │ │ vpadal.u16 q15, q11 │ │ - vqdmulh.s , , d7[0] │ │ + @ instruction: 0xfff301c1 │ │ vtbx.8 d21, {d20-d21}, d4 │ │ movs r4, r1 │ │ │ │ 00146734 : │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [r0, #4] │ │ @@ -233022,15 +233024,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r0, [r4, r4] │ │ movs r4, r1 │ │ lsrs r5, r6, #32 │ │ vcle.f16 d30, d20, #0 │ │ - vtbl.8 d17, {d19-d22}, d5 │ │ + vshr.u32 q8, , #13 │ │ vtbl.8 d21, {d20}, d2 │ │ movs r4, r1 │ │ │ │ 00146878 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -233158,16 +233160,16 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r4, [r2, r0] │ │ movs r4, r1 │ │ movs r3, #171 @ 0xab │ │ vcgt.f16 q15, q4, #0 │ │ - vtbl.8 d17, {d3-d5}, d25 │ │ - vqshl.u32 d21, d30, #20 │ │ + @ instruction: 0xfff3ff23 │ │ + vqshl.u32 d21, d30, #19 │ │ movs r4, r1 │ │ bmi.n 146980 │ │ bmi.n 146982 │ │ │ │ 001469d8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -233603,41 +233605,41 @@ │ │ blx 1fe130 │ │ add r0, sp, #28 │ │ bl aa700 │ │ blx 1fe130 │ │ cdp2 0, 7, cr0, cr6, cr11, {0} │ │ strb r0, [r3, r5] │ │ movs r4, r1 │ │ - lsrs r4, r4, #32 │ │ - vrshr.u32 d19, d1, #12 │ │ - vqshlu.s32 d17, d13, #20 │ │ - vqrshrn.u64 d16, , #12 │ │ - vrshr.u64 , , #12 │ │ - vqabs.s16 d17, d11 │ │ - vsri.32 d21, d0, #12 │ │ + ldc 15, cr15, [lr, #-972] @ 0xfffffc34 │ │ + asrs r3, r1, #28 │ │ + @ instruction: 0xfff4fb17 │ │ + vqrdmlah.s q15, , d15[0] │ │ + vqshl.u64 , , #51 @ 0x33 │ │ + vdup.32 d31, d5[0] │ │ + vsri.32 d21, d0, #13 │ │ movs r4, r1 │ │ - lsrs r5, r1, #3 │ │ - vrshr.u32 , , #12 │ │ - vpadal.u16 d17, d3 │ │ - vtbl.8 d16, {d20}, d27 │ │ - vrshr.u32 , , #12 │ │ - vpadal.s16 , │ │ - vqshrn.u64 d16, , #12 │ │ - vrshr.u64 , , #12 │ │ - vpadal.u16 , │ │ - vtbx.8 d16, {d20}, d31 │ │ - vrshr.u64 d19, d9, #12 │ │ - vpadal.u16 d17, d21 │ │ - vqshrn.u64 d16, , #12 │ │ - vrshr.u64 d19, d27, #12 │ │ - vpadal.u16 , │ │ - vpaddl.u16 q11, q5 │ │ - vrshr.u32 d19, d19, #11 │ │ - vqshlu.s32 d17, d31, #20 │ │ - vsri.64 , q2, #12 │ │ + stcl 15, cr15, [r7, #972] @ 0x3cc │ │ + asrs r1, r6, #29 │ │ + @ instruction: 0xfff4fb7d │ │ + @ instruction: 0xfff3eda5 │ │ + @ instruction: 0xfff3174f │ │ + @ instruction: 0xfff4fb5b │ │ + @ instruction: 0xfff3ee2d │ │ + vqshl.u64 , , #51 @ 0x33 │ │ + vtbx.8 d31, {d20-d23}, d19 │ │ + vqrdmulh.s q15, , d25[0] │ │ + vqshl.u64 d17, d3, #51 @ 0x33 │ │ + @ instruction: 0xfff4fb9f │ │ + @ instruction: 0xfff3ee0b │ │ + vqshl.u64 d17, d21, #51 @ 0x33 │ │ + vtbx.8 d31, {d20-d23}, d1 │ │ + vmlal.u q11, d19, d10[0] │ │ + vabs.f16 d17, d29 │ │ + @ instruction: 0xfff4fb39 │ │ + vsri.64 , q2, #13 │ │ bmi.n 146e92 │ │ │ │ 00146ee8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ @@ -233936,25 +233938,25 @@ │ │ @ instruction: 0xffffffff │ │ vqrdmlsh.s , , d31[0] │ │ vcvt.u32.f32 , , #1 │ │ vcvt.u32.f32 , , #1 │ │ @ instruction: 0xfac4000b │ │ str r2, [r2, r6] │ │ movs r4, r1 │ │ - lsls r7, r6, #18 │ │ - vqshl.u64 , q2, #52 @ 0x34 │ │ - vpaddl.s16 , │ │ - vsri.64 d16, d5, #12 │ │ - vqshl.u64 d19, d18, #52 @ 0x34 │ │ - vpaddl.s16 , │ │ - @ instruction: 0xfff44fa8 │ │ + @ instruction: 0xe9b1fff3 │ │ + adds r6, r1, #3 │ │ + vqabs.s16 , │ │ + vtbl.8 d30, {d19-d20}, d15 │ │ + vmull.u , d19, d28 │ │ + vqabs.s16 , │ │ + @ instruction: 0xfff34fa8 │ │ movs r4, r1 │ │ ldrsh r4, [r6, r2] │ │ - vqshl.u64 d19, d0, #53 @ 0x35 │ │ - vpaddl.s16 d17, d25 │ │ + vmull.u , d21, d10 │ │ + vqabs.s16 d31, d19 │ │ Address 0x14724e is out of bounds. │ │ │ │ │ │ 00147250 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -234042,17 +234044,17 @@ │ │ movs r0, r0 │ │ subs r4, #176 @ 0xb0 │ │ @ instruction: 0xf77a000b │ │ ldr r6, [pc, #200] @ (147408 ) │ │ movs r4, r1 │ │ ldr r5, [pc, #832] @ (147684 ) │ │ movs r4, r1 │ │ - cmp r4, #218 @ 0xda │ │ - @ instruction: 0xfff4454a │ │ - vshr.u64 , , #12 │ │ + asrs r4, r2, #7 │ │ + vtbx.8 d18, {d4-d6}, d4 │ │ + @ instruction: 0xfff4f5cf │ │ Address 0x14734e is out of bounds. │ │ │ │ │ │ 00147350 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -238394,28 +238396,28 @@ │ │ blx 1fe100 │ │ add r0, sp, #144 @ 0x90 │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ movs r1, #0 │ │ movs r4, r1 │ │ - adds r4, #75 @ 0x4b │ │ - @ instruction: 0xfff4ee99 │ │ + adds r5, r0, r5 │ │ + vrsra.u64 d29, d3, #12 │ │ vaddw.u q12, , d15 │ │ vshll.u32 q14, d16, #20 │ │ movs r3, r1 │ │ ldmia r2!, {r6} │ │ movs r3, r1 │ │ ldmia r2!, {r4, r7} │ │ movs r3, r1 │ │ strh r1, [r5, #14] │ │ - vqrdmlah.s q15, q2, d21[0] │ │ + vrsra.u32 , , #12 │ │ vsra.u32 q12, , #13 │ │ - vrshr.u64 , q11, #12 │ │ - vqrdmlah.s q15, , d5[0] │ │ + vqshl.u64 , q8, #52 @ 0x34 │ │ + vrsra.u32 d29, d31, #13 │ │ vsra.u32 d24, d27, #13 │ │ @ instruction: 0xfff41dfc │ │ movs r4, r1 │ │ bmi.n 14a3b8 > const&, cv::_OutputArray const&)@@Base+0x434> │ │ bmi.n 14a3ba > const&, cv::_OutputArray const&)@@Base+0x436> │ │ │ │ 0014a410 : │ │ @@ -240819,15 +240821,15 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ add r0, sp, #272 @ 0x110 │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ lsls r7, r2, #4 │ │ - @ instruction: 0xfff5bad3 │ │ + vqrdmlsh.s , , d13[0] │ │ vtbl.8 d22, {d3-d4}, d15 │ │ Address 0x14bbc6 is out of bounds. │ │ │ │ │ │ 0014bbc8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -242575,21 +242577,21 @@ │ │ add r0, pc, #920 @ (adr r0, 14d240 ) │ │ movs r3, r1 │ │ add r1, pc, #168 @ (adr r1, 14cf54 ) │ │ movs r3, r1 │ │ add r3, pc, #40 @ (adr r3, 14ced8 ) │ │ @ instruction: 0xfff4daf4 │ │ vpadal.u16 , │ │ - vtbl.8 d26, {d20}, d2 │ │ + vcvt.u16.f16 q12, q14, #12 │ │ @ instruction: 0xfff3dad2 │ │ vpadal.u16 d21, d29 │ │ vshr.u64 d26, d12, #12 │ │ movs r3, r1 │ │ usat16 r0, #11, r8 │ │ - ldmia r3, {r1, r2, r3, r5, r7} │ │ + sub sp, #160 @ 0xa0 │ │ vtbl.8 d29, {d3-d6}, d18 │ │ vqshlu.s64 , , #52 @ 0x34 │ │ vsli.64 , q8, #52 @ 0x34 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #12 │ │ mov r9, r1 │ │ @@ -244426,21 +244428,21 @@ │ │ @ instruction: 0xfff4d349 │ │ vsubw.u , q2, d7 │ │ vsri.32 q10, , #13 │ │ vsubw.u , q10, d31 │ │ vsri.32 d24, d26, #12 │ │ vsri.64 q10, , #12 │ │ vsri.32 d29, d5, #12 │ │ - @ instruction: 0xfff4bff5 │ │ + vclz.i16 q13, │ │ vsri.64 d20, d21, #13 │ │ vrsra.u64 , , #12 │ │ vshr.u64 , q9, #12 │ │ @ instruction: 0xfff443e9 │ │ vsubw.u , q2, d23 │ │ - @ instruction: 0xfff4bfd3 │ │ + vclz.i16 q13, │ │ vsri.64 d20, d3, #13 │ │ vrsra.u64 , , #12 │ │ @ instruction: 0xfff451ef │ │ vrsra.u32 q10, , #13 │ │ vrshr.u64 d29, d7, #12 │ │ vcvt.u32.f32 d24, d16, #12 │ │ vsubw.u q10, q10, d17 │ │ @@ -244450,16 +244452,16 @@ │ │ vrshr.u32 , , #12 │ │ @ instruction: 0xfff4fa54 │ │ vrsra.u32 q10, , #12 │ │ vrshr.u64 d29, d25, #12 │ │ vpaddl.u16 , │ │ vmls.i q10, , d15[0] │ │ vsubw.u , q10, d13 │ │ - @ instruction: 0xfff40adf │ │ - @ instruction: 0xfff443c7 │ │ + @ instruction: 0xfff4efd9 │ │ + @ instruction: 0xfff343c7 │ │ vsubw.u , q2, d5 │ │ Address 0x14e2c6 is out of bounds. │ │ │ │ │ │ 0014e2c8 : │ │ ldr r0, [r0, #0] │ │ and.w r0, r0, #2031616 @ 0x1f0000 │ │ @@ -244907,16 +244909,16 @@ │ │ @ instruction: 0xfff4cddb │ │ @ instruction: 0xfff44d9f │ │ @ instruction: 0xfff3ea76 │ │ vqrdmlah.s q14, q2, d7[0] │ │ @ instruction: 0xfff44e0b │ │ vtbx.8 d30, {d19-d21}, d18 │ │ @ instruction: 0xfff4ceb3 │ │ - vsli.64 q8, , #52 @ 0x34 │ │ - @ instruction: 0xfff4ea52 │ │ + @ instruction: 0xfff4eaf7 │ │ + @ instruction: 0xfff3ea52 │ │ @ instruction: 0xfff4ce23 │ │ @ instruction: 0xfff4dbb0 │ │ movs r3, r1 │ │ │ │ 0014e7ac : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -245147,16 +245149,16 @@ │ │ @ instruction: 0xfff4cbb3 │ │ @ instruction: 0xfff46cd3 │ │ vsri.32 , , #12 │ │ vtbl.8 d28, {d4-d7}, d1 │ │ vtbx.8 d16, {d4-d7}, d16 │ │ vcge.f16 , , #0 │ │ vtbx.8 d28, {d4-d7}, d29 │ │ - vsubw.u q8, q2, d19 │ │ - vsri.64 d27, d15, #12 │ │ + vqshrun.s64 d30, , #12 │ │ + vsri.64 d27, d15, #13 │ │ vtbx.8 d28, {d4-d7}, d9 │ │ vqshl.u64 , q5, #52 @ 0x34 │ │ movs r3, r1 │ │ │ │ 0014ea30 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -245283,17 +245285,17 @@ │ │ ldr r0, [sp, #28] │ │ blx 1fe100 │ │ blx 1fe130 │ │ bvs.n 14ec38 >&) const@@Base+0xa8> │ │ movs r3, r1 │ │ bpl.n 14ea84 │ │ movs r3, r1 │ │ - push {r0, r1, r2, lr} │ │ - @ instruction: 0xfff30cf8 │ │ - vtbl.8 d28, {d4-d5}, d5 │ │ + ldr r2, [sp, #4] │ │ + vsra.u64 , q9, #13 │ │ + vtbl.8 d28, {d3-d4}, d5 │ │ Address 0x14eb8e is out of bounds. │ │ │ │ │ │ 0014eb90 >&) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -245773,17 +245775,17 @@ │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ bmi.n 14f0c0 >&) const@@Base+0x530> │ │ movs r3, r1 │ │ beq.n 14f128 >&) const@@Base> │ │ movs r3, r1 │ │ - sdiv pc, r3, r3 │ │ - asrs r6, r3, #24 │ │ - vrsra.u64 d28, d25, #12 │ │ + b.n 14f1f2 >&) const@@Base+0xca> │ │ + @ instruction: 0xfff3fb18 │ │ + vrsra.u64 d28, d25, #13 │ │ vsli.64 d27, d16, #52 @ 0x34 │ │ add r7, sp, #8 │ │ mov r2, r0 │ │ ldrd r3, r0, [r0] │ │ movw r4, #28087 @ 0x6db7 │ │ subs r5, r0, r3 │ │ movt r4, #46811 @ 0xb6db │ │ @@ -246099,16 +246101,16 @@ │ │ blx 1fe130 │ │ add r0, sp, #8 │ │ blx 1fe500 │ │ blx 1fe130 │ │ nop │ │ ldmia r7!, {r1, r5, r6} │ │ movs r3, r1 │ │ - strh.w pc, [r9, #243]! │ │ - stmia r0!, {r1, r3, r6, r7} │ │ + ble.n 14f492 >&) const@@Base+0x36a> │ │ + vmla.i q14, , d10[0] │ │ vrev64.16 q14, │ │ vqdmulh.s q14, q10, d8[0] │ │ movs r3, r1 │ │ ldmia r4, {r4, r5, r6, r7} │ │ movs r3, r1 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -246178,24 +246180,24 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldmia r3, {r2, r3, r5, r6, r7} │ │ movs r3, r1 │ │ vminnm.f32 , q15, q10 │ │ - bl b24f6 │ │ - iteee vc │ │ + bgt.n 14f5c8 │ │ + vcvt.u32.f32 , , #13 │ │ Address 0x14f512 is out of bounds. │ │ │ │ │ │ 0014f514 >&) const@@Base>: │ │ push {r4, r6, r7, lr} │ │ - addvs r7, sp, #8 │ │ - subvs sp, #24 │ │ - ldrvs r0, [pc, #88] @ (14f574 >&) const@@Base+0x60>) │ │ + add r7, sp, #8 │ │ + sub sp, #24 │ │ + ldr r0, [pc, #88] @ (14f574 >&) const@@Base+0x60>) │ │ add r0, pc │ │ ldr r0, [r0, #0] │ │ ldr r0, [r0, #0] │ │ str r0, [sp, #20] │ │ movs r0, #72 @ 0x48 │ │ blx 1fe160 │ │ ldr r1, [pc, #76] @ (14f578 >&) const@@Base+0x64>) │ │ @@ -246683,27 +246685,27 @@ │ │ addeq sp, #24 │ │ ldreq.w fp, [sp], #4 │ │ popeq {r4, r5, r6, r7, pc} │ │ blx 1fe0a0 │ │ ldmia r1, {r1, r3, r5, r6, r7} │ │ movs r3, r1 │ │ subs r2, #183 @ 0xb7 │ │ - @ instruction: 0xfff3ceb5 │ │ + vsubw.u , , d31 │ │ @ instruction: 0xfff3bb5f │ │ @ instruction: 0xfff43adb │ │ - @ instruction: 0xfff3ced9 │ │ + vrsra.u64 , , #13 │ │ vtbl.8 d27, {d19-d22}, d3 │ │ @ instruction: 0xfff43a99 │ │ - @ instruction: 0xfff3ce91 │ │ + vsubw.u , , d11 │ │ @ instruction: 0xfff3bb3b │ │ vqdmulh.s , q10, d25[0] │ │ - vqrdmlah.s q14, q2, d29[0] │ │ + @ instruction: 0xfff4b367 │ │ @ instruction: 0xfff3bb17 │ │ @ instruction: 0xfff43a51 │ │ - vqrdmlah.s q14, , d9[0] │ │ + @ instruction: 0xfff3b343 │ │ @ instruction: 0xfff3baf3 │ │ vpadal.u16 d28, d26 │ │ movs r3, r1 │ │ strb r2, [r0, #20] │ │ movs r3, r1 │ │ │ │ 0014fa4c : │ │ @@ -247031,15 +247033,15 @@ │ │ vtbx.8 d27, {d4}, d31 │ │ vtbl.8 d19, {d20}, d29 │ │ vabal.u , d19, d9 │ │ vqrshrn.u64 d27, , #12 │ │ vtbl.8 d19, {d4}, d19 │ │ vsri.64 , , #13 │ │ vtbx.8 d27, {d20}, d11 │ │ - vqrdmlsh.s q15, q10, d9[0] │ │ + vclz.i16 , │ │ vraddhn.i d29, , │ │ vqneg.s16 , │ │ vclz.i16 d28, d4 │ │ movs r3, r1 │ │ │ │ 0014fdc4 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -247534,16 +247536,16 @@ │ │ nop │ │ bkpt 0x00fa │ │ movs r3, r1 │ │ bkpt 0x0062 │ │ movs r3, r1 │ │ bkpt 0x00bc │ │ movs r3, r1 │ │ - strd pc, pc, [fp, #972] @ 0x3cc │ │ - ldr r5, [r2, #104] @ 0x68 │ │ + ldmia r6, {r0, r2, r6, r7} │ │ + @ instruction: 0xfff36e95 │ │ vsra.u64 , , #12 │ │ vcvt.f32.u32 , q15, #12 │ │ movs r3, r1 │ │ │ │ 001502a0 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -247683,24 +247685,24 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ pop {r4, r5, r6, r7, pc} │ │ movs r3, r1 │ │ pop {r0, r2, r5, pc} │ │ - vrev16.16 d24, d10 │ │ + vpadal.s16 d22, d4 │ │ vmla.i , , d7[0] │ │ @ instruction: 0xfff4bcfd │ │ - vrev32.16 q12, q1 │ │ + vsli.64 d22, d28, #52 @ 0x34 │ │ vshr.u32 , , #13 │ │ vqrdmulh.s , q2, d9[0] │ │ - vrev16.16 d24, d30 │ │ + vpadal.s16 d22, d24 │ │ vmla.i , , d27[0] │ │ - vqrshrun.s64 d30, , #12 │ │ - vmla.i q12, , d22[0] │ │ + vcvt.u16.f16 q14, , #12 │ │ + @ instruction: 0xfff365e0 │ │ vaddl.u , d19, d19 │ │ vcvt.u16.f16 , q5, #12 │ │ movs r3, r1 │ │ │ │ 00150434 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -247847,15 +247849,15 @@ │ │ @ instruction: 0xfff4afb1 │ │ vtbx.8 d27, {d4-d7}, d29 │ │ @ instruction: 0xfff45f25 │ │ vqrdmlah.s q13, q10, d31[0] │ │ @ instruction: 0xfff4bb95 │ │ vqrdmlsh.s , q2, d29[0] │ │ vcvt.u32.f32 d26, d23, #12 │ │ - @ instruction: 0xfff493ce │ │ + vtbx.8 d23, {d20}, d8 │ │ vqrdmlsh.s , , d9[0] │ │ vcvt.u32.f32 d26, d3, #12 │ │ vtbl.8 d27, {d20-d23}, d22 │ │ movs r3, r1 │ │ │ │ 001505c4 : │ │ push {r4, r6, r7, lr} │ │ @@ -248086,30 +248088,30 @@ │ │ movs r3, r1 │ │ cmp r4, #75 @ 0x4b │ │ vcvt.u16.f16 q13, q14, #13 │ │ @ instruction: 0xfff4acf3 │ │ vdup.32 d18, d23[0] │ │ vcvt.u16.f16 q13, q4, #13 │ │ vqdmulh.s q13, q10, d15[0] │ │ - @ instruction: 0xfff46fd3 │ │ + vclz.i16 , │ │ vqrdmlah.s q13, , d30[0] │ │ vqrdmulh.s q13, q10, d21[0] │ │ vtbl.8 d27, {d4-d5}, d5 │ │ vcvt.u16.f16 d26, d0, #12 │ │ vmull.u q13, d20, d7 │ │ @ instruction: 0xfff4b9bd │ │ vqrdmulh.s q13, q10, d24[0] │ │ vcvt.u16.f16 q13, , #12 │ │ vdup.32 d18, d3[0] │ │ vcvt.u16.f16 d26, d20, #13 │ │ vmull.u q13, d20, d27 │ │ @ instruction: 0xfff4b999 │ │ vqrdmulh.s q13, q10, d4[0] │ │ vcvt.u16.f16 d26, d27, #12 │ │ - vsra.u64 , q1, #12 │ │ + vpadal.u16 , q6 │ │ @ instruction: 0xfff3ada0 │ │ vcvt.u16.f16 d26, d7, #12 │ │ vtbx.8 d27, {d20-d21}, d14 │ │ movs r3, r1 │ │ │ │ 00150864 : │ │ push {r4, r6, r7, lr} │ │ @@ -248334,36 +248336,36 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ @ instruction: 0xb82c │ │ movs r3, r1 │ │ cmp r1, #175 @ 0xaf │ │ - vtbl.8 d23, {d19-d21}, d23 │ │ + @ instruction: 0xfff35fa1 │ │ @ instruction: 0xfff3aa57 │ │ vtbl.8 d18, {d20-d21}, d11 │ │ - vtbl.8 d23, {d19-d21}, d3 │ │ + vcvt.u32.f32 , , #13 │ │ vshll.u32 q13, d19, #19 │ │ - vcvt.u16.f16 d22, d17, #12 │ │ - @ instruction: 0xfff37b93 │ │ + vpaddl.s16 d21, d27 │ │ + vaddl.u q11, d19, d13 │ │ vtbx.8 d26, {d3-d6}, d3 │ │ vpadal.s16 , │ │ - vshll.u32 , d27, #20 │ │ + vcvt.u32.f32 d21, d21, #12 │ │ vtbx.8 d26, {d19-d20}, d27 │ │ vqabs.s16 d27, d17 │ │ - @ instruction: 0xfff47b13 │ │ + vrev64.16 d22, d13 │ │ vtbx.8 d26, {d19-d21}, d3 │ │ vtbx.8 d18, {d4-d5}, d23 │ │ - @ instruction: 0xfff37a5f │ │ + vcvt.u32.f32 , , #13 │ │ vtbl.8 d26, {d3-d5}, d15 │ │ vqshlu.s64 , , #52 @ 0x34 │ │ - vtbx.8 d23, {d20-d22}, d31 │ │ + vqrdmlsh.s , q10, d25[0] │ │ @ instruction: 0xfff3aa9f │ │ - vcvt.u32.f32 d24, d22, #12 │ │ - vtbx.8 d23, {d19-d21}, d11 │ │ + vsri.32 d23, d16, #12 │ │ + vqrdmlsh.s , , d5[0] │ │ @ instruction: 0xfff3aa7b │ │ vqshl.u32 d27, d18, #20 │ │ movs r3, r1 │ │ │ │ 00150b00 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -248464,15 +248466,15 @@ │ │ movs r3, r1 │ │ push {r1, r5, lr} │ │ movs r3, r1 │ │ push {r1, r2, r4, r5, lr} │ │ movs r3, r1 │ │ push {r2, lr} │ │ movs r3, r1 │ │ - ldrh r4, [r1, #42] @ 0x2a │ │ + strb r6, [r0, #9] │ │ vshr.u64 d27, d0, #13 │ │ @ instruction: 0xfff4a891 │ │ Address 0x150c06 is out of bounds. │ │ │ │ │ │ 00150c08 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -248675,15 +248677,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #24] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ push {r2, r7} │ │ movs r3, r1 │ │ - svc 112 @ 0x70 │ │ + stmia r4!, {r1, r3, r5, r6} │ │ vqshl.u32 , q9, #19 │ │ vqabs.s16 d26, d29 │ │ vsri.32 , q1, #12 │ │ movs r3, r1 │ │ cbz r0, 150e94 │ │ movs r3, r1 │ │ b.n 150b88 │ │ @@ -248698,15 +248700,15 @@ │ │ vrsra.u64 , q9, #12 │ │ movs r3, r1 │ │ cbz r6, 150eae │ │ movs r3, r1 │ │ b.n 150c44 │ │ vqabs.s16 , q7 │ │ vqabs.s16 d26, d9 │ │ - @ instruction: 0xfff4debf │ │ + vrsra.u64 d28, d25, #12 │ │ vabdl.u , d3, d26 │ │ vpadal.u16 q13, │ │ Address 0x150e5e is out of bounds. │ │ │ │ │ │ 00150e60 : │ │ push {r4, r5, r7, lr} │ │ @@ -248810,15 +248812,15 @@ │ │ movs r3, r1 │ │ cbz r6, 150f86 , int, int, bool, cv::_OutputArray::DepthMask) const@@Base+0xa> │ │ movs r3, r1 │ │ cbz r2, 150f90 , int, int, bool, cv::_OutputArray::DepthMask) const@@Base+0x14> │ │ movs r3, r1 │ │ cbz r0, 150f88 , int, int, bool, cv::_OutputArray::DepthMask) const@@Base+0xc> │ │ movs r3, r1 │ │ - ldrh r0, [r5, #14] │ │ + ldr r2, [r4, #108] @ 0x6c │ │ @ instruction: 0xfff3ad2c │ │ vabal.u q13, d4, d29 │ │ Address 0x150f6a is out of bounds. │ │ │ │ │ │ 00150f6c : │ │ ldrb r0, [r0, #3] │ │ @@ -249217,37 +249219,37 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ cbz r2, 151366 , int, int, bool, cv::_OutputArray::DepthMask) const@@Base+0x3ea> │ │ movs r3, r1 │ │ subs r5, #43 @ 0x2b │ │ vqrdmlsh.s , , d8[0] │ │ @ instruction: 0xfff3a349 │ │ - vpaddl.u16 d23, d24 │ │ + vqneg.s16 d21, d18 │ │ vqrdmlah.s , , d6[0] │ │ vmlal.u q13, d3, d7[0] │ │ vrev32.16 d27, d22 │ │ movs r3, r1 │ │ movs r1, #44 @ 0x2c │ │ vcvt.f32.u32 d17, d26, #13 │ │ vsra.u64 d26, d27, #13 │ │ - @ instruction: 0xfff4d99a │ │ + @ instruction: 0xfff4be94 │ │ vcvt.f32.u32 d17, d6, #13 │ │ vsra.u64 d26, d7, #13 │ │ @ instruction: 0xfff4afb6 │ │ movs r3, r1 │ │ add r9, lr │ │ @ instruction: 0xfff41f90 │ │ vrsra.u32 d26, d1, #13 │ │ - vsli.32 q15, q13, #20 │ │ + @ instruction: 0xfff4ca74 │ │ @ instruction: 0xfff31df2 │ │ vsra.u32 q13, , #13 │ │ vrshr.u32 q15, q7, #12 │ │ vqrdmlah.s , q10, d26[0] │ │ vmlal.u q13, d3, d27[0] │ │ - vqabs.s16 d26, d6 │ │ + vdup.32 d24, d0[0] │ │ vcvt.u32.f32 , q4, #13 │ │ vrshr.u64 q13, , #13 │ │ vpadal.s16 , q15 │ │ vqrdmulh.s , , d14[0] │ │ @ instruction: 0xfff3a14f │ │ vqneg.s16 , q8 │ │ @ instruction: 0xfff41e94 │ │ @@ -249797,18 +249799,18 @@ │ │ lsls r2, r5, #29 │ │ lsls r2, r5, #29 │ │ lsls r2, r5, #29 │ │ lsls r2, r5, #29 │ │ lsls r1, r1, #15 │ │ ldr r6, [r5, r2] │ │ movs r3, r1 │ │ - ldmia r3!, {r0, r4} │ │ + add sp, #44 @ 0x2c │ │ vtbx.8 d17, {d3-d4}, d14 │ │ vqdmulh.s , , d15[0] │ │ - vtbx.8 d28, {d4-d6}, d27 │ │ + vqrdmlsh.s q13, q2, d21[0] │ │ vtbl.8 d17, {d19}, d24 │ │ vdup.8 d25, d25[1] │ │ vtbl.8 d25, {d4}, d8 │ │ ldr.w r1, [pc, #3776] @ 15288c │ │ add r1, pc │ │ ldr r1, [r1, #0] │ │ ldr r1, [r1, #0] │ │ @@ -250232,21 +250234,21 @@ │ │ mov r1, r8 │ │ mov r2, r9 │ │ mov r3, sl │ │ b.n 151a82 │ │ nop │ │ strb r0, [r2, r3] │ │ movs r3, r1 │ │ - bgt.n 151e10 │ │ + stmia r1!, {r1, r3, r6, r7} │ │ vsli.32 d17, d2, #19 │ │ @ instruction: 0xfff39893 │ │ - vdup.32 d29, d10[0] │ │ + vrev16.16 d28, d4 │ │ vmls.i , , d12[0] │ │ @ instruction: 0xfff397cd │ │ - vmull.u q12, d20, d20 │ │ + vsra.u64 d23, d14, #12 │ │ vrsra.u64 , q13, #13 │ │ vqshl.u32 , , #19 │ │ vcvt.f16.u16 q13, q8, #12 │ │ movs r3, r1 │ │ mov r3, r1 │ │ ldr r6, [sp, #4] │ │ bfc r3, #12, #20 │ │ @@ -250759,39 +250761,39 @@ │ │ str r0, [sp, #0] │ │ mvn.w r0, #214 @ 0xd6 │ │ blx 1fe140 │ │ ldr r4, [pc, #984] @ (15278c ) │ │ movs r3, r1 │ │ ldr r4, [pc, #616] @ (152620 ) │ │ movs r3, r1 │ │ - str r7, [r3, #52] @ 0x34 │ │ + ldr r0, [pc, #356] @ (152520 ) │ │ @ instruction: 0xfff30e80 │ │ vsubl.u , d3, d1 │ │ - vrsra.u32 d22, d27, #12 │ │ + vqshrun.s64 d20, , #12 │ │ vcvt.f32.u32 q8, q6, #13 │ │ vsra.u64 , , #13 │ │ - vrsra.u32 d22, d7, #12 │ │ + vqshrun.s64 d20, , #12 │ │ vcvt.f32.u32 d16, d24, #13 │ │ vsra.u64 d25, d25, #13 │ │ vrev32.16 , │ │ vcvt.f32.u32 d16, d4, #13 │ │ vsra.u64 d25, d5, #13 │ │ vrev32.16 , │ │ @ instruction: 0xfff30df0 │ │ vsra.u32 , , #13 │ │ - vpaddl.s16 d22, d17 │ │ + vqshl.u32 d20, d11, #20 │ │ vqrdmulh.s q8, , d12[0] │ │ @ instruction: 0xfff3914d │ │ vrev32.16 d17, d1 │ │ @ instruction: 0xfff30da8 │ │ vaddw.u , , d25 │ │ vrev32.16 , q10 │ │ @ instruction: 0xfff30d84 │ │ vaddw.u , , d5 │ │ - @ instruction: 0xfff4954a │ │ + vtbx.8 d23, {d4-d6}, d4 │ │ vqrdmulh.s q8, , d16[0] │ │ vmla.i , , d17[0] │ │ @ instruction: 0xfff44bba │ │ movs r3, r1 │ │ mrc 15, 4, APSR_nzcv, cr4, cr3, {7} │ │ lsrs r0, r6, #20 │ │ vshr.u64 d25, d17, #13 │ │ @@ -251191,23 +251193,23 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldr r2, [pc, #352] @ (152980 ) │ │ movs r3, r1 │ │ adds r0, #249 @ 0xf9 │ │ vtbl.8 d16, {d20-d23}, d22 │ │ @ instruction: 0xfff38f27 │ │ - vqshl.u32 d28, d20, #20 │ │ + vdup.32 d26, d30[0] │ │ @ instruction: 0xfff38f03 │ │ - vqshl.u32 d28, d0, #20 │ │ + vdup.32 d26, d10[0] │ │ @ instruction: 0xfff30b5e │ │ @ instruction: 0xfff38edf │ │ vtbl.8 d16, {d20-d23}, d2 │ │ @ instruction: 0xfff349f8 │ │ movs r3, r1 │ │ - stmia r7!, {r0, r2, r3, r5, r6} │ │ + add r4, sp, #412 @ 0x19c │ │ vcvt.f16.u16 d16, d2, #13 │ │ @ instruction: 0xfff38f93 │ │ vpaddl.s16 q12, q1 │ │ @ instruction: 0xfff409f6 │ │ vcvt.u16.f16 q12, , #13 │ │ vcvt.f32.u32 d16, d9, #12 │ │ @ instruction: 0xfff30b3a │ │ @@ -251265,15 +251267,15 @@ │ │ add r0, pc, #360 @ (adr r0, 152a48 ) │ │ movs r3, r1 │ │ ldr r6, [sp, #736] @ 0x2e0 │ │ movs r3, r1 │ │ str r7, [r7, #88] @ 0x58 │ │ vtbx.8 d16, {d4-d5}, d0 │ │ vqdmulh.s q12, , d1[0] │ │ - vshr.u32 d21, d22, #12 │ │ + vsli.32 d19, d16, #20 │ │ vtbl.8 d16, {d19-d21}, d26 │ │ @ instruction: 0xfff38e2b │ │ vcvt.f16.u16 q15, q13, #12 │ │ @ instruction: 0xfff30b16 │ │ @ instruction: 0xfff38e97 │ │ vtbl.8 d21, {d4-d5}, d10 │ │ vtbl.8 d16, {d20-d21}, d10 │ │ @@ -251283,21 +251285,21 @@ │ │ @ instruction: 0xfff38dbf │ │ vcvt.f16.u16 d30, d18, #12 │ │ vtbx.8 d16, {d19-d21}, d14 │ │ vqrdmlah.s q12, , d15[0] │ │ vtbl.8 d21, {d4-d5}, d30 │ │ vtbl.8 d16, {d20-d21}, d30 │ │ @ instruction: 0xfff38d2f │ │ - @ instruction: 0xfff4bb95 │ │ + vrev32.16 d26, d15 │ │ @ instruction: 0xfff309d2 │ │ vcvt.u16.f16 q12, , #13 │ │ vpaddl.u16 q12, │ │ vtbx.8 d16, {d4-d6}, d18 │ │ vqrdmulh.s q12, , d19[0] │ │ - vshr.u32 d21, d2, #12 │ │ + vabal.u , d4, d12 │ │ vtbl.8 d16, {d19-d21}, d6 │ │ @ instruction: 0xfff38e07 │ │ vcvt.f16.u16 q15, q3, #12 │ │ @ instruction: 0xfff30af2 │ │ vcvt.f32.u32 q12, , #13 │ │ vtbx.8 d21, {d20}, d22 │ │ vtbx.8 d16, {d4-d5}, d22 │ │ @@ -251691,40 +251693,40 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ str r7, [sp, #8] │ │ movs r3, r1 │ │ - @ instruction: 0xb6fc │ │ + ldr r3, [sp, #984] @ 0x3d8 │ │ @ instruction: 0xfff305c0 │ │ vtbx.8 d24, {d3-d4}, d1 │ │ - vtbl.8 d21, {d20}, d16 │ │ + @ instruction: 0xfff43d9a │ │ vsri.64 d16, d30, #13 │ │ vqshrun.s64 d24, , #13 │ │ vqshlu.s64 d25, d14, #52 @ 0x34 │ │ movs r3, r1 │ │ - ldr r1, [r0, r1] │ │ + subs r5, #59 @ 0x3b │ │ vsri.32 d16, d18, #13 │ │ vqshl.u64 d24, d19, #51 @ 0x33 │ │ - @ instruction: 0xfff4bf92 │ │ + vclz.i16 d26, d12 │ │ vraddhn.i d16, , q7 │ │ vabdl.u q12, d19, d15 │ │ vabal.u , d20, d30 │ │ movs r3, r1 │ │ ldr??.w pc, [pc, #4083] @ 153d9b │ │ lsls r0, r1, #22 │ │ vtbl.8 d24, {d3-d4}, d9 │ │ - @ instruction: 0xfff4cb72 │ │ + vrev64.16 , q14 │ │ @ instruction: 0xfff303ea │ │ @ instruction: 0xfff3876b │ │ vqrshrun.s64 d28, q3, #12 │ │ vclz.i16 q8, q9 │ │ vtbx.8 d24, {d3}, d19 │ │ - vqshlu.s64 , , #52 @ 0x34 │ │ + vtbx.8 d25, {d20-d23}, d11 │ │ vsli.32 q8, q0, #19 │ │ @ instruction: 0xfff388d1 │ │ vdup.32 , d22[0] │ │ @ instruction: 0xfff203c6 │ │ @ instruction: 0xfff38747 │ │ @ instruction: 0xfff4bdd8 │ │ vclz.i16 d16, d12 │ │ @@ -252284,15 +252286,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrh r4, [r7, #40] @ 0x28 │ │ movs r3, r1 │ │ - @ instruction: 0xb8d2 │ │ + ldr r5, [sp, #816] @ 0x330 │ │ vsra.u64 d31, d12, #13 │ │ vaddl.u q12, d19, d15 │ │ vcvt.u16.f16 d24, d14, #12 │ │ movs r3, r1 │ │ ldrh r2, [r0, #40] @ 0x28 │ │ movs r3, r1 │ │ │ │ @@ -252414,21 +252416,21 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrh r4, [r0, #36] @ 0x24 │ │ movs r3, r1 │ │ - str r7, [r6, r4] │ │ + adds r6, #49 @ 0x31 │ │ @ instruction: 0xfff3dddf │ │ vqrdmlsh.s , , d3[0] │ │ @ instruction: 0xfff458f3 │ │ @ instruction: 0xfff4ddbb │ │ @ instruction: 0xfff37f9f │ │ - vqneg.s16 d27, d28 │ │ + vmull.u , d20, d22 │ │ @ instruction: 0xfff3dd97 │ │ vcvt.u32.f32 , , #13 │ │ @ instruction: 0xfff4dd22 │ │ vcvt.u16.f16 , , #13 │ │ vcvt.u32.f32 , , #13 │ │ vcvt.f16.u16 d24, d16, #12 │ │ movs r3, r1 │ │ @@ -252527,15 +252529,15 @@ │ │ movs r3, r1 │ │ push {r0, r2, r4, r6} │ │ @ instruction: 0xfff49a70 │ │ vcvt.f32.u32 d23, d23, #12 │ │ vcvt.u32.f32 d23, d11, #12 │ │ @ instruction: 0xfff49ab8 │ │ vcvt.f32.u32 , , #12 │ │ - vpadal.u16 d27, d12 │ │ + vtbl.8 d25, {d20-d23}, d6 │ │ @ instruction: 0xfff39a94 │ │ vcvt.f32.u32 , , #12 │ │ vtbx.8 d24, {d20-d22}, d28 │ │ movs r3, r1 │ │ │ │ 0015366c : │ │ push {r4, r6, r7, lr} │ │ @@ -252580,16 +252582,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrh r4, [r4, #16] │ │ movs r3, r1 │ │ - beq.n 153716 │ │ - @ instruction: 0xfff33fb8 │ │ + push {r0, r2, r4, lr} │ │ + vsri.64 d18, d18, #13 │ │ @ instruction: 0xfff37d9d │ │ vtbl.8 d24, {d4-d6}, d10 │ │ movs r3, r1 │ │ │ │ 001536ec : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -252739,15 +252741,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrh r4, [r4, #4] │ │ movs r3, r1 │ │ - stmia r0!, {r0, r1, r2, r5, r6} │ │ + add r5, pc, #388 @ (adr r5, 1539e4 ) │ │ vcvt.f32.u32 , , #13 │ │ vcvt.f16.u16 d23, d13, #12 │ │ vtbl.8 d24, {d20}, d10 │ │ movs r3, r1 │ │ │ │ 0015386c : │ │ push {r4, r5, r7, lr} │ │ @@ -252852,18 +252854,18 @@ │ │ ldrh r0, [r4, #0] │ │ movs r3, r1 │ │ strh r2, [r1, #62] @ 0x3e │ │ movs r3, r1 │ │ strh r4, [r6, #60] @ 0x3c │ │ movs r3, r1 │ │ cbnz r2, 1539c0 │ │ - @ instruction: 0xfff498f9 │ │ + @ instruction: 0xfff47df3 │ │ @ instruction: 0xfff37b3f │ │ - @ instruction: 0xfff45fd6 │ │ - @ instruction: 0xfff398d5 │ │ + vsri.64 q10, q0, #12 │ │ + vqrdmulh.s , , d15[0] │ │ @ instruction: 0xfff37b1b │ │ Address 0x153986 is out of bounds. │ │ │ │ │ │ 00153988 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -252957,16 +252959,16 @@ │ │ ldr r0, [sp, #28] │ │ blx 1fe100 │ │ blx 1fe130 │ │ strh r0, [r1, #56] @ 0x38 │ │ movs r3, r1 │ │ strh r2, [r4, #54] @ 0x36 │ │ movs r3, r1 │ │ - ldrsh r4, [r0, r3] │ │ - vtbx.8 d25, {d3-d6}, d0 │ │ + bics r6, r7 │ │ + vshr.u32 d24, d26, #13 │ │ vtbl.8 d23, {d3-d5}, d9 │ │ vqshlu.s32 q12, q11, #20 │ │ movs r3, r1 │ │ │ │ 00153a90 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -253061,16 +253063,16 @@ │ │ blx 1fe130 │ │ strh r0, [r0, #48] @ 0x30 │ │ movs r3, r1 │ │ strh r0, [r7, #42] @ 0x2a │ │ movs r3, r1 │ │ strh r6, [r1, #44] @ 0x2c │ │ movs r3, r1 │ │ - ldrb r0, [r0, r7] │ │ - vshll.u32 , d28, #19 │ │ + cmp r2, r7 │ │ + vcvt.u32.f32 d23, d22, #13 │ │ vtbl.8 d23, {d3-d4}, d5 │ │ Address 0x153b92 is out of bounds. │ │ │ │ │ │ 00153b94 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -253185,15 +253187,15 @@ │ │ movs r3, r1 │ │ strh r0, [r7, #36] @ 0x24 │ │ movs r3, r1 │ │ strh r2, [r2, #38] @ 0x26 │ │ movs r3, r1 │ │ strh r2, [r0, #34] @ 0x22 │ │ movs r3, r1 │ │ - ldrb r0, [r2, r2] │ │ + sbcs r2, r1 │ │ vtbx.8 d31, {d3}, d31 │ │ vqshl.u64 , , #50 @ 0x32 │ │ Address 0x153cc6 is out of bounds. │ │ │ │ │ │ 00153cc8 : │ │ push {r4, r5, r7, lr} │ │ @@ -253308,15 +253310,15 @@ │ │ movs r3, r1 │ │ strh r0, [r0, #28] │ │ movs r3, r1 │ │ strh r0, [r3, #24] │ │ movs r3, r1 │ │ strh r6, [r5, #24] │ │ movs r3, r1 │ │ - ldrh r0, [r4, r5] │ │ + eors r2, r3 │ │ vqshl.u32 d31, d31, #19 │ │ vrsubhn.i d23, q9, │ │ Address 0x153df6 is out of bounds. │ │ │ │ │ │ 00153df8 > const&) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ @@ -253484,24 +253486,24 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ strh r4, [r2, #20] │ │ movs r3, r1 │ │ - cbnz r4, 153fd2 > const&) const@@Base+0x1da> │ │ - vqshlu.s32 d25, d6, #19 │ │ + ldr r6, [sp, #216] @ 0xd8 │ │ + @ instruction: 0xfff37b10 │ │ vsri.64 , , #13 │ │ vsra.u32 q12, q10, #12 │ │ movs r3, r1 │ │ - cbnz r0, 153fda > const&) const@@Base+0x1e2> │ │ - vsli.64 , q9, #51 @ 0x33 │ │ + ldr r6, [sp, #72] @ 0x48 │ │ + vtbx.8 d23, {d19-d21}, d28 │ │ vsri.64 d23, d27, #13 │ │ - @ instruction: 0xfff459be │ │ - vqshlu.s32 d25, d26, #19 │ │ + @ instruction: 0xfff43eb8 │ │ + @ instruction: 0xfff37b34 │ │ vabal.u , d3, d3 │ │ Address 0x153fe6 is out of bounds. │ │ │ │ │ │ 00153fe8 > const&) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -253671,24 +253673,24 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ strh r2, [r4, #4] │ │ movs r3, r1 │ │ - @ instruction: 0xb74c │ │ - vraddhn.i d25, , q11 │ │ + ldr r4, [sp, #280] @ 0x118 │ │ + vtbl.8 d23, {d3-d4}, d16 │ │ vmlal.u , d19, d31[0] │ │ @ instruction: 0xfff47f84 │ │ movs r3, r1 │ │ - @ instruction: 0xb728 │ │ - vraddhn.i d25, , q1 │ │ + ldr r4, [sp, #136] @ 0x88 │ │ + @ instruction: 0xfff378fc │ │ vmlal.u , d19, d11[0] │ │ - vqneg.s16 , q7 │ │ - vmls.i , , d10[0] │ │ + vqdmulh.s , q10, d8[0] │ │ + vtbx.8 d23, {d3-d4}, d4 │ │ vrsra.u32 d23, d3, #13 │ │ Address 0x1541d6 is out of bounds. │ │ │ │ │ │ 001541d8 : │ │ ldr r0, [pc, #4] @ (1541e0 ) │ │ add r0, pc │ │ @@ -259954,22 +259956,22 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ subs r2, #202 @ 0xca │ │ movs r3, r1 │ │ strh r1, [r5, r5] │ │ @ instruction: 0xfff4c56b │ │ - @ instruction: 0xfff208d5 │ │ - vrsra.u32 , q0, #13 │ │ + vqrdmulh.s q15, q9, d15[0] │ │ + vrsra.u32 , q0, #14 │ │ vabal.u q14, d20, d27 │ │ - vqshrn.u64 d16, , #14 │ │ - vtbx.8 d25, {d3-d5}, d16 │ │ + @ instruction: 0xfff2ee0f │ │ + vtbx.8 d25, {d2-d4}, d16 │ │ vabal.u q14, d18, d11 │ │ - @ instruction: 0xfff208f5 │ │ - vqshl.u64 d19, d30, #51 @ 0x33 │ │ + vqrdmulh.s q15, q9, d31[0] │ │ + vqshl.u64 d19, d30, #50 @ 0x32 │ │ movs r3, r1 │ │ │ │ 001589ec : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ subw sp, sp, #1468 @ 0x5bc │ │ @@ -260889,31 +260891,31 @@ │ │ add r0, sp, #112 @ 0x70 │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ adds r6, #146 @ 0x92 │ │ movs r3, r1 │ │ push {r0, r2, r3, r4, r5, lr} │ │ - vqshlu.s64 q11, , #51 @ 0x33 │ │ - vqrdmlsh.s , , d1[0] │ │ + @ instruction: 0xfff34bd5 │ │ + vsri.64 d30, d27, #13 │ │ @ instruction: 0xfff249f6 │ │ - vqshlu.s32 q11, , #20 │ │ - vcvt.u32.f32 d31, d29, #13 │ │ + @ instruction: 0xfff44b51 │ │ + vsri.32 d30, d23, #13 │ │ @ instruction: 0xfff27f97 │ │ - vqshlu.s32 d22, d23, #19 │ │ - vcvt.u32.f32 d31, d13, #13 │ │ - vqshlu.s64 d18, d4, #50 @ 0x32 │ │ - vqshlu.s64 d22, d27, #51 @ 0x33 │ │ - @ instruction: 0xfff3ffa1 │ │ + @ instruction: 0xfff34b31 │ │ + vsri.32 d30, d7, #13 │ │ + vtbl.8 d16, {d18-d21}, d14 │ │ + @ instruction: 0xfff34bb5 │ │ + vsri.64 d30, d11, #13 │ │ vqmovun.s16 d26, q10 │ │ - vqshlu.s64 d22, d11, #50 @ 0x32 │ │ - @ instruction: 0xfff3ff81 │ │ + @ instruction: 0xfff24b95 │ │ + vsri.32 q15, , #13 │ │ vtrn.8 , q5 │ │ - vqshlu.s32 q11, , #18 │ │ - vcvt.u32.f32 , , #13 │ │ + @ instruction: 0xfff24b73 │ │ + vsri.32 q15, , #13 │ │ @ instruction: 0xfff22ea4 │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #12 │ │ mov r8, r1 │ │ @@ -262293,26 +262295,26 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ movs r2, #190 @ 0xbe │ │ movs r3, r1 │ │ - str r5, [r2, #88] @ 0x58 │ │ + ldr r2, [pc, #572] @ (15a554 ) │ │ vmlal.u , d19, d24[0] │ │ - vabal.u q11, d4, d11 │ │ + vtbl.8 d20, {d4-d6}, d5 │ │ @ instruction: 0xfff31eb9 │ │ vpaddl.u16 , q4 │ │ - vclz.i16 q11, │ │ - @ instruction: 0xfff3fe81 │ │ + vtbx.8 d20, {d20-d21}, d21 │ │ + vrsra.u32 q15, , #13 │ │ vshll.i8 , d8, #8 │ │ - vabal.u q11, d4, d27 │ │ + vtbl.8 d20, {d4-d6}, d21 │ │ @ instruction: 0xfff348dc │ │ vpaddl.u16 d17, d24 │ │ - vclz.i16 q11, │ │ + vtbx.8 d20, {d20-d21}, d5 │ │ @ instruction: 0xfff31ed4 │ │ movs r3, r1 │ │ │ │ 0015a348 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -263250,19 +263252,19 @@ │ │ blx 1fe130 │ │ add r0, sp, #40 @ 0x28 │ │ bl aa700 │ │ blx 1fe130 │ │ asrs r4, r7, #30 │ │ movs r3, r1 │ │ lsrs r6, r0, #3 │ │ - vpadal.u16 d30, d29 │ │ + vtbl.8 d28, {d20-d23}, d23 │ │ vqshlu.s64 d22, d15, #50 @ 0x32 │ │ vtbl.8 d27, {d19-d20}, d3 │ │ @ instruction: 0xfff3aa59 │ │ - @ instruction: 0xfff3fd0e │ │ + vsubl.u q15, d3, d8 │ │ vsri.32 , q15, #14 │ │ movs r3, r1 │ │ │ │ 0015acfc : │ │ mov ip, r2 │ │ cmp r3, #0 │ │ mov.w r2, #2 │ │ @@ -271016,23 +271018,23 @@ │ │ add r0, sp, #40 @ 0x28 │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ ldmia r1!, {r7} │ │ movs r2, r1 │ │ ldr r5, [r6, r4] │ │ - vrshr.u32 d26, d1, #13 │ │ - vtbl.8 d28, {d2-d4}, d4 │ │ + vabdl.u q12, d3, d11 │ │ + @ instruction: 0xfff2aefe │ │ @ instruction: 0xfff227c8 │ │ - @ instruction: 0xfff3a1ef │ │ - vtbx.8 d28, {d18-d19}, d18 │ │ + vmlsl.u q12, d19, d25[0] │ │ + @ instruction: 0xfff2aedc │ │ vrsra.u32 q10, q2, #14 │ │ vqrdmlah.s , q10, d1[0] │ │ - @ instruction: 0xfff3a1cd │ │ - vtbx.8 d28, {d18-d19}, d0 │ │ + vmlsl.u q12, d19, d7[0] │ │ + @ instruction: 0xfff2aeba │ │ vsri.64 , q11, #14 │ │ movs r2, r1 │ │ stmia r3!, {r1, r2, r3, r6} │ │ movs r2, r1 │ │ bmi.n 15fea8 │ │ bmi.n 15feaa │ │ │ │ @@ -271874,25 +271876,25 @@ │ │ blx 1fe130 │ │ nop │ │ stmia r1!, {r1, r2, r4, r5, r6} │ │ movs r2, r1 │ │ ldr r6, [r6, #60] @ 0x3c │ │ movs r2, r1 │ │ cbnz r6, 1608c2 │ │ - vqrshrun.s64 d25, , #13 │ │ - vswp q14, q10 │ │ + vqrdmulh.s , , d27[0] │ │ + vsli.32 q13, q7, #18 │ │ vqrdmlah.s , q1, d10[0] │ │ - vtbx.8 d25, {d3}, d15 │ │ - vswp q14, q1 │ │ + vqrdmulh.s , , d9[0] │ │ + vsli.32 d26, d28, #18 │ │ @ instruction: 0xfff21e06 │ │ - vtbl.8 d25, {d3}, d29 │ │ - vswp d28, d16 │ │ + @ instruction: 0xfff37d27 │ │ + vsli.32 d26, d10, #18 │ │ vsri.64 , , #14 │ │ - vtbl.8 d25, {d3}, d11 │ │ - @ instruction: 0xfff2bffe │ │ + @ instruction: 0xfff37d05 │ │ + vsri.64 q13, q12, #14 │ │ vtbl.8 d22, {d18-d21}, d0 │ │ movs r2, r1 │ │ cbnz r6, 160902 │ │ movs r2, r1 │ │ │ │ 001608cc : │ │ mov r0, r1 │ │ @@ -272014,15 +272016,15 @@ │ │ subs r4, #176 @ 0xb0 │ │ ldr r2, [r6, #36] @ 0x24 │ │ movs r2, r1 │ │ @ instruction: 0xb7aa │ │ movs r2, r1 │ │ str r4, [sp, #760] @ 0x2f8 │ │ vtbl.8 d18, {d19-d22}, d28 │ │ - @ instruction: 0xfff2bdf0 │ │ + vqmovn.u16 d26, q13 │ │ vqshl.u32 d27, d6, #18 │ │ movs r2, r1 │ │ │ │ 00160a28 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -272238,17 +272240,17 @@ │ │ movs r0, r0 │ │ movs r0, r0 │ │ subs r4, #176 @ 0xb0 │ │ ldr r0, [r6, #16] │ │ movs r2, r1 │ │ @ instruction: 0xb654 │ │ movs r2, r1 │ │ - str r3, [sp, #696] @ 0x2b8 │ │ - vcvt.f16.u16 d26, d14, #14 │ │ - @ instruction: 0xfff2bb90 │ │ + ldrb r0, [r5, #2] │ │ + vsra.u32 d25, d8, #14 │ │ + vtrn.8 d26, d10 │ │ vsri.64 d27, d18, #14 │ │ movs r2, r1 │ │ │ │ 00160cb8 : │ │ movs r0, #0 │ │ bx lr │ │ │ │ @@ -273732,15 +273734,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ add r2, sp, #560 @ 0x230 │ │ movs r2, r1 │ │ blt.n 16171c , int, unsigned int, bool)@@Base+0xc> │ │ vsra.u32 q10, , #13 │ │ - vmla.i q14, , d28[0] │ │ + @ instruction: 0xfff3a5e6 │ │ Address 0x161682 is out of bounds. │ │ │ │ │ │ 00161684 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ vmov.i32 q8, #0 @ 0x00000000 │ │ @@ -274209,20 +274211,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r7, pc, #128 @ (adr r7, 161b3c ) │ │ movs r2, r1 │ │ - ldmia r1, {r1, r6} │ │ + add r6, sp, #240 @ 0xf0 │ │ vmlsl.u q11, d2, d10[0] │ │ - @ instruction: 0xfff3bcb2 │ │ + vaddw.u q13, , d28 │ │ vqshlu.s64 , q4, #50 @ 0x32 │ │ vrsubhn.i d22, , q11 │ │ - vmull.u , d19, d14 │ │ + vaddw.u q13, , d8 │ │ vqshlu.s32 q13, q4, #18 │ │ movs r2, r1 │ │ │ │ 00161ad8 : │ │ movs r1, #0 │ │ str r1, [r0, #0] │ │ bx lr │ │ @@ -274332,15 +274334,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r5, pc, #688 @ (adr r5, 161e9c ) │ │ movs r2, r1 │ │ strb r6, [r0, #11] │ │ @ instruction: 0xfff38d9a │ │ - @ instruction: 0xfff3bb5c │ │ + vshr.u32 q13, q3, #13 │ │ vsri.64 q13, q15, #14 │ │ movs r2, r1 │ │ │ │ 00161bfc : │ │ bx lr │ │ bmi.n 161baa │ │ │ │ @@ -274471,19 +274473,19 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ add r4, pc, #544 @ (adr r4, 161f6c ) │ │ movs r2, r1 │ │ ldr r0, [sp, #752] @ 0x2f0 │ │ - vrsra.u32 q12, q11, #13 │ │ - @ instruction: 0xfff2b9fc │ │ + vqrshrun.s64 d22, q8, #13 │ │ + @ instruction: 0xfff29ef6 │ │ vtbl.8 d20, {d2-d3}, d10 │ │ - vrsra.u64 d24, d10, #13 │ │ - vtbl.8 d27, {d2-d4}, d16 │ │ + @ instruction: 0xfff36894 │ │ + vcvt.u32.f32 d25, d10, #14 │ │ @ instruction: 0xfff2a3ca │ │ movs r2, r1 │ │ │ │ 00161d68 : │ │ bx lr │ │ bmi.n 161d16 │ │ │ │ @@ -274615,18 +274617,18 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r3, pc, #112 @ (adr r3, 161f28 ) │ │ movs r2, r1 │ │ strh r1, [r6, #0] │ │ @ instruction: 0xfff3be89 │ │ - @ instruction: 0xfff3b8b6 │ │ + @ instruction: 0xfff39db0 │ │ vrshr.u64 , q6, #14 │ │ vqrdmlah.s , , d21[0] │ │ - @ instruction: 0xfff3b892 │ │ + @ instruction: 0xfff39d8c │ │ vrshr.u32 q13, q6, #14 │ │ movs r2, r1 │ │ │ │ 00161ed4 : │ │ bx lr │ │ │ │ 00161ed6 : │ │ @@ -274703,15 +274705,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r1, pc, #560 @ (adr r1, 1621ac ) │ │ movs r2, r1 │ │ bmi.n 161eb4 │ │ @ instruction: 0xfff3bdd2 │ │ - @ instruction: 0xfff3b7ee │ │ + vqdmulh.s , , d24[0] │ │ Address 0x161f86 is out of bounds. │ │ │ │ │ │ 00161f88 : │ │ push {r7, lr} │ │ mov r7, sp │ │ sub sp, #24 │ │ @@ -274755,15 +274757,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r1, pc, #32 @ (adr r1, 162020 ) │ │ movs r2, r1 │ │ bmi.n 162030 │ │ vmls.i q9, , d28[0] │ │ - @ instruction: 0xfff2b76a │ │ + vdup.16 , d20[0] │ │ Address 0x16200a is out of bounds. │ │ │ │ │ │ 0016200c : │ │ push {r7, lr} │ │ mov r7, sp │ │ sub sp, #24 │ │ @@ -274807,15 +274809,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r0, pc, #528 @ (adr r0, 162294 ) │ │ movs r2, r1 │ │ bcc.n 161fac │ │ vaddl.u q11, d19, d13 │ │ - vmlsl.u , d19, d22[0] │ │ + vtbx.8 d25, {d19-d22}, d16 │ │ Address 0x16208e is out of bounds. │ │ │ │ │ │ 00162090 : │ │ push {r7, lr} │ │ mov r7, sp │ │ sub sp, #24 │ │ @@ -274859,15 +274861,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r0, pc, #0 @ (adr r0, 162108 ) │ │ movs r2, r1 │ │ bcc.n 162128 │ │ vsli.32 d25, d14, #19 │ │ - vmlsl.u , d3, d18[0] │ │ + @ instruction: 0xfff39b5c │ │ Address 0x162112 is out of bounds. │ │ │ │ │ │ 00162114 : │ │ push {r7, lr} │ │ mov r7, sp │ │ sub sp, #24 │ │ @@ -274911,15 +274913,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r7, [sp, #496] @ 0x1f0 │ │ movs r2, r1 │ │ bcs.n 1620a4 │ │ vmlal.u , d3, d28[0] │ │ - vsli.64 , q7, #50 @ 0x32 │ │ + @ instruction: 0xfff29ad8 │ │ Address 0x162196 is out of bounds. │ │ │ │ │ │ 00162198 : │ │ bx lr │ │ │ │ 0016219a : │ │ @@ -275079,15 +275081,15 @@ │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r6, [sp, #176] @ 0xb0 │ │ movs r2, r1 │ │ strh r0, [r5, r5] │ │ movs r2, r1 │ │ - ldr r7, [sp, #804] @ 0x324 │ │ + strh r3, [r0, #38] @ 0x26 │ │ @ instruction: 0xfff21ddb │ │ @ instruction: 0xfff39d9e │ │ movs r2, r1 │ │ str r1, [r0, #4] │ │ bx lr │ │ str r1, [r0, #8] │ │ bx lr │ │ @@ -275414,15 +275416,15 @@ │ │ blx 1fe130 │ │ str r6, [r7, r4] │ │ movs r2, r1 │ │ ldr r3, [sp, #576] @ 0x240 │ │ movs r2, r1 │ │ @ instruction: 0xeb05fff2 │ │ adds r1, #96 @ 0x60 │ │ - vsra.u32 q15, , #13 │ │ + vmlsl.u q14, d3, d27[0] │ │ vswp , q3 │ │ vaddw.u q8, , d5 │ │ movs r0, r0 │ │ lsls r5, r5, #4 │ │ movs r0, r0 │ │ lsls r5, r7, #4 │ │ movs r0, r0 │ │ @@ -276219,15 +276221,15 @@ │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ str r2, [sp, #448] @ 0x1c0 │ │ movs r2, r1 │ │ @ instruction: 0x47aa │ │ movs r2, r1 │ │ - ldr r0, [r6, #36] @ 0x24 │ │ + ldr r7, [pc, #424] @ (163090 ) │ │ vzip.8 , q9 │ │ movs r2, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #104 @ 0x68 │ │ ldr r0, [pc, #308] @ (16302c ) │ │ @@ -276678,15 +276680,15 @@ │ │ blx 1fea00 │ │ blx 1fe100 │ │ blx 1fe130 │ │ ldrh r0, [r2, #46] @ 0x2e │ │ movs r2, r1 │ │ cmn r0, r7 │ │ movs r2, r1 │ │ - ldrh r3, [r3, #58] @ 0x3a │ │ + strb r5, [r2, #17] │ │ vqrdmulh.s q8, q1, d29[0] │ │ vcvt.u16.f16 d24, d16, #13 │ │ movs r2, r1 │ │ ldr r1, [pc, #8] @ (1633ac ) │ │ add r1, pc │ │ adds r1, #8 │ │ str r1, [r0, #0] │ │ @@ -276807,16 +276809,16 @@ │ │ ldrne r0, [sp, #36] @ 0x24 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrh r4, [r5, #36] @ 0x24 │ │ movs r2, r1 │ │ sxth r2, r5 │ │ movs r2, r1 │ │ - cmp r1, r5 │ │ - vuzp.8 , q8 │ │ + movs r7, #163 @ 0xa3 │ │ + vqshlu.s32 , q5, #18 │ │ vsra.u64 d20, d24, #14 │ │ movs r2, r1 │ │ ldrh r0, [r5, #30] │ │ movs r2, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -277076,16 +277078,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrh r0, [r3, #10] │ │ movs r2, r1 │ │ - stmia r2!, {r0, r1, r2, r3, r5, r6} │ │ - vuzp.8 d25, d29 │ │ + add r7, pc, #420 @ (adr r7, 163938 ) │ │ + vrsubhn.i d23, q1, │ │ vshll.u32 , d21, #18 │ │ Address 0x16379a is out of bounds. │ │ │ │ │ │ 0016379c : │ │ udf #254 @ 0xfe │ │ bmi.n 16374a │ │ @@ -277414,15 +277416,15 @@ │ │ blx 1fe240 │ │ b.n 163a90 │ │ mov r0, r4 │ │ blx 1fe260 │ │ blx 1fe130 │ │ bkpt 0x00dc │ │ movs r2, r1 │ │ - ldmia r5!, {r2, r6} │ │ + sxth r6, r7 │ │ vrsubhn.i d24, q9, q15 │ │ movs r2, r1 │ │ │ │ 00163af8 : │ │ push {r7, lr} │ │ mov r7, sp │ │ bl 165694 │ │ @@ -277622,15 +277624,15 @@ │ │ blx 1fe130 │ │ mov r0, r8 │ │ blx 1fe260 │ │ blx 1fe130 │ │ pop {r1, r2, r4, r5, r6, r7, pc} │ │ movs r2, r1 │ │ lsls r5, r6, #31 │ │ - vtbx.8 d19, {d2-d4}, d6 │ │ + vqrdmlsh.s , q1, d0[0] │ │ Address 0x163cfe is out of bounds. │ │ │ │ │ │ 00163d00 : │ │ push {r7, lr} │ │ mov r7, sp │ │ bl 165694 │ │ @@ -278130,15 +278132,15 @@ │ │ blx 1fe0a0 │ │ add r0, sp, #12 │ │ bl 164384 │ │ blx 1fe130 │ │ add r0, sp, #12 │ │ bl 164384 │ │ blx 1fe130 │ │ - cbnz r1, 1641f0 │ │ + ldr r6, [sp, #44] @ 0x2c │ │ @ instruction: 0xfff27fa4 │ │ movs r2, r1 │ │ strh r4, [r0, #2] │ │ movs r2, r1 │ │ ldrh r7, [r4, #62] @ 0x3e │ │ @ instruction: 0xfff37eda │ │ movs r2, r1 │ │ @@ -278864,15 +278866,15 @@ │ │ add.w r5, r8, #1 │ │ lsls r0, r4, #1 │ │ strb.w r0, [sp, #244] @ 0xf4 │ │ cbnz r4, 164a1e │ │ b.n 164a28 │ │ nop │ │ ldr r0, [pc, #180] @ (164aac ) │ │ - vsra.u64 q11, , #13 │ │ + vqshlu.s64 q10, , #51 @ 0x33 │ │ @ instruction: 0xfff229d5 │ │ @ instruction: 0xfff3adf6 │ │ vmla.i , , d4[0] │ │ movs r7, r0 │ │ add.w r8, r0, #1 │ │ mov r0, r8 │ │ blx 1fe160 │ │ @@ -279237,22 +279239,22 @@ │ │ vstr d16, [r0] │ │ b.n 164e22 │ │ lsrs r3, r3, #21 │ │ vqshlu.s32 , q0, #19 │ │ movs r2, r1 │ │ strb r6, [r1, #25] │ │ movs r2, r1 │ │ - cmp r4, #123 @ 0x7b │ │ + asrs r5, r6, #5 │ │ vqshl.u32 d23, d18, #18 │ │ vsubl.u , d19, d15 │ │ @ instruction: 0xfff335e8 │ │ - @ instruction: 0xfff3bcfd │ │ + vsra.u64 q13, , #13 │ │ @ instruction: 0xfff2c762 │ │ vsli.64 d23, d2, #50 @ 0x32 │ │ - @ instruction: 0xfff3bb79 │ │ + vshr.u32 q13, , #13 │ │ @ instruction: 0xfff2e9d9 │ │ movs r1, #1 │ │ bl c5502 │ │ ldrd sl, r1, [sp, #76] @ 0x4c │ │ ldrd r0, r5, [sp, #92] @ 0x5c │ │ ldr r4, [sp, #100] @ 0x64 │ │ sub.w r8, r1, sl │ │ @@ -279653,17 +279655,17 @@ │ │ it ne │ │ cmpne r6, #0 │ │ bne.w 165364 │ │ adds r5, #12 │ │ cmp r5, r9 │ │ bne.w 16503e │ │ b.n 165364 │ │ - add r3, sp, #660 @ 0x294 │ │ + str r0, [sp, #636] @ 0x27c │ │ vrshr.u32 d19, d17, #14 │ │ - vtbl.8 d27, {d3-d4}, d19 │ │ + vcvt.f32.u32 d25, d13, #13 │ │ vsra.u32 d23, d0, #14 │ │ movs r2, r1 │ │ ldrb r6, [r7, #15] │ │ movs r2, r1 │ │ ldr r0, [r4, #0] │ │ ldr r1, [r0, #8] │ │ mov r0, r4 │ │ @@ -279813,16 +279815,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #368] @ 0x170 │ │ blxne 1fe100 │ │ b.n 1653ec │ │ b.n 1653ec │ │ bls.n 165474 │ │ - vcle.f8 q9, , #0 │ │ - vqshlu.s64 d27, d13, #50 @ 0x32 │ │ + @ instruction: 0xfff10add │ │ + @ instruction: 0xfff29b97 │ │ vqshl.u64 , q7, #50 @ 0x32 │ │ vqshrun.s64 d26, q3, #13 │ │ bl c5068 │ │ blx 1fe9d0 │ │ add r0, sp, #344 @ 0x158 │ │ bl 1655de │ │ add r0, sp, #76 @ 0x4c │ │ @@ -279974,17 +279976,17 @@ │ │ ldrb.w r0, [sp, #360] @ 0x168 │ │ lsls r0, r0, #31 │ │ bne.n 165586 │ │ blx 1fe130 │ │ ldr r0, [sp, #368] @ 0x170 │ │ blx 1fe100 │ │ blx 1fe130 │ │ - strb r2, [r4, #23] │ │ + ldrh r4, [r3, r3] │ │ vabal.u q15, d18, d11 │ │ - vsri.64 , , #14 │ │ + @ instruction: 0xfff299f5 │ │ vqshlu.s32 d21, d28, #18 │ │ @ instruction: 0xfff36d04 │ │ movs r2, r1 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ ldr r4, [r0, #4] │ │ cbz r4, 1655dc │ │ @@ -280667,15 +280669,15 @@ │ │ bne.n 165ce2 , std::__ndk1::allocator > const&, bool)@@Base+0x3b6> │ │ b.n 165fe8 , std::__ndk1::allocator > const&, bool)@@Base+0x6bc> │ │ nop │ │ subs r4, r4, #6 │ │ movs r2, r1 │ │ ldr r7, [sp, #544] @ 0x220 │ │ movs r2, r1 │ │ - ldr r7, [r4, #96] @ 0x60 │ │ + strh r1, [r4, r4] │ │ vabdl.u , d2, d20 │ │ vtbl.8 d21, {d3-d6}, d3 │ │ @ instruction: 0xfff365c2 │ │ movs r2, r1 │ │ str r2, [r7, #88] @ 0x58 │ │ movs r2, r1 │ │ ldr r0, [sp, #192] @ 0xc0 │ │ @@ -281045,16 +281047,16 @@ │ │ add r0, sp, #40 @ 0x28 │ │ bl 165828 │ │ b.n 166136 , std::__ndk1::allocator > const&, bool)@@Base+0x80a> │ │ ldrh r4, [r1, #12] │ │ movs r2, r1 │ │ blt.n 166154 , std::__ndk1::allocator > const&, bool)@@Base+0x828> │ │ @ instruction: 0xfff27fa2 │ │ - vtbx.8 d17, {d3-d4}, d18 │ │ - vrsubhn.i d20, q1, q8 │ │ + vcvt.f32.u32 , q6, #13 │ │ + vclt.f8 d20, d16, #0 │ │ blx 1fe260 │ │ b.n 166136 , std::__ndk1::allocator > const&, bool)@@Base+0x80a> │ │ b.n 1660f8 , std::__ndk1::allocator > const&, bool)@@Base+0x7cc> │ │ b.n 1660ce , std::__ndk1::allocator > const&, bool)@@Base+0x7a2> │ │ b.n 166106 , std::__ndk1::allocator > const&, bool)@@Base+0x7da> │ │ b.n 166106 , std::__ndk1::allocator > const&, bool)@@Base+0x7da> │ │ b.n 16612e , std::__ndk1::allocator > const&, bool)@@Base+0x802> │ │ @@ -281139,15 +281141,15 @@ │ │ ldrb r3, [r5, #27] │ │ vsubw.u , , d2 │ │ @ instruction: 0xfff35761 │ │ vrshr.u32 d22, d14, #13 │ │ movs r2, r1 │ │ str r6, [r2, #32] │ │ movs r2, r1 │ │ - adds r3, #244 @ 0xf4 │ │ + adds r6, r5, r3 │ │ @ instruction: 0xfff255c7 │ │ @ instruction: 0xfff311e4 │ │ vsli.64 , q0, #51 @ 0x33 │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ ldrb r0, [r1, #0] │ │ lsls r0, r0, #31 │ │ @@ -281293,15 +281295,15 @@ │ │ mov r0, r4 │ │ blx 1fe260 │ │ blx 1fe130 │ │ str r7, [sp, #136] @ 0x88 │ │ movs r2, r1 │ │ ldrsh r4, [r1, r0] │ │ movs r2, r1 │ │ - adds r6, #56 @ 0x38 │ │ + subs r2, r6, r4 │ │ vqrdmlsh.s q8, q9, d3[0] │ │ @ instruction: 0xfff35dfc │ │ movs r2, r1 │ │ ldmia r5!, {r1, r2, r6, r7} │ │ movs r1, r1 │ │ ldrb r6, [r6, r7] │ │ movs r2, r1 │ │ @@ -282033,19 +282035,19 @@ │ │ strd r0, r1, [sp] │ │ movs r0, #3 │ │ mov r1, r4 │ │ blx 1fe850 │ │ b.n 166638 , std::__ndk1::allocator > const&, bool)@@Base+0xd0c> │ │ strh r0, [r3, #40] @ 0x28 │ │ vmla.i q15, , d9[0] │ │ - vqshrn.u64 d22, , #14 │ │ + vcvt.f32.u32 d20, d21, #14 │ │ vtbl.8 d16, {d18-d20}, d12 │ │ vqshl.u32 q15, , #19 │ │ vcvt.u32.f32 , , #15 │ │ - vtbx.8 d22, {d2}, d15 │ │ + vqrdmulh.s q10, q1, d9[0] │ │ vtbl.8 d16, {d18-d19}, d16 │ │ vshr.u64 d31, d7, #13 │ │ cdp 6, 10, cr4, cr2, cr4, {0} │ │ cbz r0, 166af8 , std::__ndk1::allocator > const&, bool)@@Base+0x11cc> │ │ ldr r0, [r4, #4] │ │ cmp r0, #3 │ │ blt.w 16664c , std::__ndk1::allocator > const&, bool)@@Base+0xd20> │ │ @@ -282459,15 +282461,15 @@ │ │ movs r2, r1 │ │ str r6, [r4, #68] @ 0x44 │ │ @ instruction: 0xfff353c0 │ │ movs r2, r1 │ │ strh r6, [r7, r6] │ │ movs r2, r1 │ │ subs r4, #139 @ 0x8b │ │ - vrsra.u32 , , #13 │ │ + vqrshrun.s64 d17, , #13 │ │ @ instruction: 0xfff2cb15 │ │ vqrshrn.u64 d30, , #14 │ │ vtbl.8 d28, {d2-d4}, d25 │ │ vtbl.8 d25, {d2}, d14 │ │ mov r4, r6 │ │ str.w r5, [fp] │ │ adds r0, #1 │ │ @@ -282806,23 +282808,23 @@ │ │ beq.n 167328 , std::__ndk1::allocator > const&, bool)@@Base+0x19fc> │ │ add r0, sp, #84 @ 0x54 │ │ mov r1, r4 │ │ bl 167768 , std::__ndk1::allocator > const&, bool)@@Base+0x1e3c> │ │ ldrb.w r0, [sp, #84] @ 0x54 │ │ b.n 16733a , std::__ndk1::allocator > const&, bool)@@Base+0x1a0e> │ │ str r4, [r3, r6] │ │ - @ instruction: 0xfff389d3 │ │ + vqrdmlah.s q11, , d13[0] │ │ vqshrun.s64 d28, , #14 │ │ - vsri.32 d17, d16, #14 │ │ - vqrdmlah.s q9, q9, d21[0] │ │ + vtbl.8 d31, {d2-d3}, d26 │ │ + vrsra.u64 , , #15 │ │ vqshlu.s64 d28, d7, #50 @ 0x32 │ │ @ instruction: 0xfff20e95 │ │ movs r0, r0 │ │ - asrs r4, r5, #12 │ │ - vshll.i8 q10, d19, #8 │ │ + strh.w pc, [r6, #241]! │ │ + orrs r3, r4 │ │ vmlsl.u , d3, d2[0] │ │ strb r6, [r1, #1] │ │ movt r0, #65 @ 0x41 │ │ str.w r0, [sp, #85] @ 0x55 │ │ movs r0, #6 │ │ strb.w r0, [sp, #84] @ 0x54 │ │ ands.w r3, r0, #1 │ │ @@ -283405,15 +283407,15 @@ │ │ movs r2, r1 │ │ ldr r1, [pc, #440] @ (167b38 , std::__ndk1::allocator > const&, bool)@@Base+0x220c>) │ │ movs r2, r1 │ │ ldr r1, [pc, #80] @ (1679d4 , std::__ndk1::allocator > const&, bool)@@Base+0x20a8>) │ │ movs r2, r1 │ │ ldr r0, [pc, #928] @ (167d28 , std::__ndk1::allocator > const&, bool)@@Base+0x23fc>) │ │ movs r2, r1 │ │ - str r0, [sp, #336] @ 0x150 │ │ + strb r6, [r1, #21] │ │ vqshl.u32 q10, q14, #18 │ │ movs r2, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8-d9} │ │ @@ -283780,23 +283782,23 @@ │ │ vldr d16, [r2] │ │ ldr r1, [r2, #8] │ │ str r1, [r0, #8] │ │ vstr d16, [r0] │ │ b.n 167da8 , std::__ndk1::allocator > const&, bool)@@Base+0x247c> │ │ nop │ │ adds r0, #51 @ 0x33 │ │ - vaddw.u q10, , d1 │ │ + vsli.64 q9, , #51 @ 0x33 │ │ vqshlu.s64 q10, q4, #50 @ 0x32 │ │ movs r2, r1 │ │ mov lr, sl │ │ movs r2, r1 │ │ strb r4, [r6, #6] │ │ vcvt.f32.u32 , , #13 │ │ @ instruction: 0xfff24566 │ │ - @ instruction: 0xfff31d86 │ │ + vsubl.u q8, d19, d0 │ │ vcvt.f16.u16 d27, d1, #14 │ │ vcvt.f16.u16 , q2, #14 │ │ movs r1, r1 │ │ stc2 0, cr0, [sl], #-36 @ 0xffffffdc │ │ ldrd r2, r1, [r2, #4] │ │ bl c5502 │ │ ldrd r0, r1, [fp, #4] │ │ @@ -284126,15 +284128,15 @@ │ │ mov lr, sp │ │ movs r2, r1 │ │ eors r6, r0 │ │ movs r2, r1 │ │ rors r0, r6 │ │ movs r2, r1 │ │ cmp r2, #145 @ 0x91 │ │ - @ instruction: 0xfff357ea │ │ + vqdmulh.s , , d20[0] │ │ @ instruction: 0xfff2b8db │ │ vtbl.8 d22, {d2}, d2 │ │ movs r0, #0 │ │ ldr r1, [r1, #0] │ │ cmp r2, r1 │ │ it gt │ │ movgt r0, #1 │ │ @@ -290637,37 +290639,37 @@ │ │ blx 1fe130 │ │ add r0, sp, #20 │ │ bl c5068 │ │ blx 1fe130 │ │ str r5, [sp, #436] @ 0x1b4 │ │ vcvt.f32.u32 d31, d10, #14 │ │ movs r1, r1 │ │ - ldr.w pc, [r6, #241]! │ │ - str r5, [sp, #164] @ 0xa4 │ │ - vqshl.u32 d29, d24, #18 │ │ - vceq.f8 d20, d31, #0 │ │ + ble.n 16c6e8 , std::__ndk1::allocator > const&, bool)@@Base+0x6dbc> │ │ + vceq.f8 d25, d25, #0 │ │ + vcvt.f16.u16 d27, d18, #14 │ │ + vtbl.8 d18, {d1-d3}, d25 │ │ vcvt.u32.f32 d31, d1, #14 │ │ @ instruction: 0xfff2fdb6 │ │ movs r1, r1 │ │ stc2 0, cr0, [lr, #36]! @ 0x24 │ │ adds r7, r5, r2 │ │ - vrshr.u64 q10, , #13 │ │ + vqshl.u64 q9, , #51 @ 0x33 │ │ @ instruction: 0xfff2fcdb │ │ vtbl.8 d31, {d18-d21}, d0 │ │ movs r1, r1 │ │ usada8 r0, r8, r9, r0 │ │ @ instruction: 0xfaf80009 │ │ - lsls r7, r4, #21 │ │ - vqshlu.s32 d29, d26, #18 │ │ - vsri.32 d20, d17, #15 │ │ + @ instruction: 0xea61fff1 │ │ + cbnz r4, 16c6cc , std::__ndk1::allocator > const&, bool)@@Base+0x6da0> │ │ + vtbl.8 d18, {d1-d2}, d27 │ │ vcvt.f32.u32 d31, d3, #14 │ │ vcvt.u16.f16 d27, d19, #14 │ │ vrsra.u64 d25, d27, #14 │ │ vrshr.u32 q11, q11, #14 │ │ - vsubw.u q10, q9, d13 │ │ + vtbl.8 d18, {d18}, d7 │ │ vqrdmulh.s , q1, d31[0] │ │ vsli.64 , q8, #50 @ 0x32 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #172 @ 0xac │ │ ldr.w r0, [pc, #1684] @ 16cd3c , std::__ndk1::allocator > const&, bool)@@Base+0x7410> │ │ mov r9, r1 │ │ @@ -291018,32 +291020,32 @@ │ │ movs r0, #2 │ │ mov r1, r6 │ │ movs r3, #84 @ 0x54 │ │ blx 1fe850 │ │ b.n 16cb5a , std::__ndk1::allocator > const&, bool)@@Base+0x722e> │ │ nop │ │ ldr r7, [sp, #428] @ 0x1ac │ │ - @ instruction: 0xfff2bf0c │ │ + vraddhn.i d26, q1, q3 │ │ vcge.s8 , , #0 │ │ @ instruction: 0xfff29f29 │ │ - @ instruction: 0xfff2ccde │ │ - vtbl.8 d16, {d1-d2}, d25 │ │ - vshr.u32 q10, , #14 │ │ - @ instruction: 0xfff2d8f5 │ │ + vsra.u64 , q4, #14 │ │ + @ instruction: 0xfff1ee23 │ │ + vsli.32 q9, , #17 │ │ + vqrdmulh.s , q9, d31[0] │ │ vtbl.8 d31, {d1-d2}, d0 │ │ movs r1, r1 │ │ ldr??.w r0, [r8, #9] │ │ bvs.n 16cb38 , std::__ndk1::allocator > const&, bool)@@Base+0x720c> │ │ vqrdmlsh.s , q1, d7[0] │ │ - vcvt.u32.f32 , , #14 │ │ - @ instruction: 0xfff2d7ef │ │ + vmls.i q9, q1, d29[0] │ │ + vqdmulh.s , q9, d25[0] │ │ vqshl.u64 , q13, #49 @ 0x31 │ │ movs r1, r1 │ │ @ instruction: 0xf7f20009 │ │ - subs r7, #103 @ 0x67 │ │ + movs r4, #97 @ 0x61 │ │ vshr.u64 d31, d1, #14 │ │ cdp 6, 12, cr4, cr4, cr6, {0} │ │ cbz r0, 16cab2 , std::__ndk1::allocator > const&, bool)@@Base+0x7186> │ │ ldr r0, [r6, #4] │ │ cmp r0, #2 │ │ blt.n 16cbae , std::__ndk1::allocator > const&, bool)@@Base+0x7282> │ │ add.w r8, sp, #24 │ │ @@ -291279,31 +291281,31 @@ │ │ blxne 1fe100 │ │ add r0, sp, #24 │ │ bl c5068 │ │ blx 1fe130 │ │ vld1.8 {d16[0]}, [ip], r9 │ │ bl 2add28 <__cxa_new_handler@@Base+0x9c0c4> │ │ lsrs r5, r0, #32 │ │ - vqrdmlah.s , , d7[0] │ │ - vmlsl.u , d18, d3[0] │ │ + @ instruction: 0xfff32341 │ │ + @ instruction: 0xfff2bbbd │ │ vceq.f8 , q11, #0 │ │ movs r1, r1 │ │ adcs.w r0, lr, #8978432 @ 0x890000 │ │ @ instruction: 0xf4e40009 │ │ ldrh r2, [r7, r7] │ │ @ instruction: 0xfff2efd8 │ │ vqshlu.s64 d16, d13, #50 @ 0x32 │ │ - @ instruction: 0xfff33cdf │ │ - vsli.32 , , #18 │ │ + vsra.u64 q9, , #13 │ │ + @ instruction: 0xfff2ba55 │ │ vshr.u32 d30, d1, #15 │ │ - @ instruction: 0xfff23ddd │ │ - vqshlu.s32 , , #18 │ │ - vqrdmlsh.s q15, , d1[0] │ │ - vcvt.f16.u16 d19, d15, #15 │ │ - vsri.64 d29, d11, #14 │ │ + vrshr.u64 q9, , #14 │ │ + @ instruction: 0xfff2bb53 │ │ + vsri.32 d29, d27, #15 │ │ + vsra.u32 d18, d9, #15 │ │ + @ instruction: 0xfff2b995 │ │ vcge.f8 d31, d22, #0 │ │ movs r1, r1 │ │ eors.w r0, lr, #8978432 @ 0x890000 │ │ ldr r1, [pc, #8] @ (16cd9c , std::__ndk1::allocator > const&, bool)@@Base+0x7470>) │ │ add r1, pc │ │ adds r1, #8 │ │ str r1, [r0, #0] │ │ @@ -291541,15 +291543,15 @@ │ │ blx 200080 │ │ blx 1fe130 │ │ bl aa778 │ │ subs.w r0, r2, #9 │ │ @ instruction: 0xf1880009 │ │ itte ls │ │ vtblls.8 d22, {d2-d3}, d23 │ │ - @ instruction: 0xfff2389f │ │ + @ instruction: 0xfff21d99 │ │ @ instruction: 0xfff21cd5 │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #24 │ │ mov r4, r0 │ │ ldr r0, [pc, #196] @ (16d0d8 , std::__ndk1::allocator > const&, bool)@@Base+0x77ac>) │ │ @@ -291632,18 +291634,18 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ eor.w r0, r6, #9 │ │ lsrs r1, r1, #21 │ │ vshr.u32 q11, q1, #13 │ │ - vneg.f8 d19, d27 │ │ - vtbx.8 d29, {d18-d19}, d29 │ │ + vmull.u , d17, d21 │ │ + vqrdmlah.s , q9, d23[0] │ │ vshr.u32 d22, d16, #15 │ │ - vneg.f8 d19, d9 │ │ + vmull.u , d17, d3 │ │ vtbl.8 d26, {d18-d19}, d2 │ │ movs r1, r1 │ │ orr.w r0, r4, #9 │ │ push {r7, lr} │ │ mov r7, sp │ │ blx 1fea00 │ │ ldmia.w sp!, {r7, lr} │ │ @@ -292175,16 +292177,16 @@ │ │ blx 1fe340 │ │ add r0, sp, #408 @ 0x198 │ │ blx 1fe340 │ │ add r0, sp, #464 @ 0x1d0 │ │ blx 1fe340 │ │ blx 1fe130 │ │ cdp 0, 13, cr0, cr14, cr9, {0} │ │ - lsrs r6, r3, #23 │ │ - @ instruction: 0xfff28bb0 │ │ + bl 446692 <__cxa_new_handler@@Base+0x234a2e> │ │ + ldrh r0, [r6, #28] │ │ vzip.8 , q10 │ │ @ instruction: 0xfff26346 │ │ @ instruction: 0xfff28b90 │ │ vzip.8 , q2 │ │ @ instruction: 0xfff2ead8 │ │ movs r1, r1 │ │ │ │ @@ -292721,16 +292723,16 @@ │ │ add r0, sp, #404 @ 0x194 │ │ blx 1fe340 │ │ add r0, sp, #460 @ 0x1cc │ │ blx 1fe340 │ │ blx 1fe130 │ │ nop │ │ ldrd r0, r0, [r4, #-36] @ 0x24 │ │ - lsrs r6, r4, #32 │ │ - vsli.64 q12, q12, #50 @ 0x32 │ │ + stc 15, cr15, [r0, #-964]! @ 0xfffffc3c │ │ + strh r0, [r7, #46] @ 0x2e │ │ vdup.16 d22, d28[0] │ │ vrsra.u32 d28, d20, #14 │ │ vsli.64 q12, q4, #50 @ 0x32 │ │ vdup.16 d22, d12[0] │ │ vqrdmulh.s , q1, d30[0] │ │ vsli.64 d24, d24, #50 @ 0x32 │ │ vtbx.8 d22, {d18-d21}, d28 │ │ @@ -292969,24 +292971,24 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ b.n 16e6c4 │ │ movs r1, r1 │ │ ldr r0, [pc, #544] @ (16e140 ) │ │ - vtbx.8 d26, {d2-d4}, d21 │ │ + vcvt.u32.f32 q12, , #14 │ │ vqrshrn.u64 d22, q2, #15 │ │ vtbl.8 d19, {d2-d4}, d7 │ │ - @ instruction: 0xfff29af8 │ │ + @ instruction: 0xfff27ff2 │ │ vqrshrn.u64 d29, , #15 │ │ vtbx.8 d19, {d18-d19}, d19 │ │ - @ instruction: 0xfff29ad4 │ │ + vqrdmlsh.s , q9, d14[0] │ │ vqrshrn.u64 d29, , #15 │ │ @ instruction: 0xfff239bf │ │ - @ instruction: 0xfff29ab0 │ │ + @ instruction: 0xfff27faa │ │ vqshrn.u64 d29, , #15 │ │ vqmovun.s16 d30, q3 │ │ movs r1, r1 │ │ │ │ 0016df50 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -293135,20 +293137,20 @@ │ │ ldr r0, [sp, #28] │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ b.n 16e334 │ │ movs r1, r1 │ │ stc2l 15, cr15, [fp, #-968]! @ 0xfffffc38 │ │ - stlexd r1, pc, pc, [lr] │ │ - str r0, [r5, #116] @ 0x74 │ │ + ldmia r5!, {r3, r6, r7} │ │ + vabs.f8 q11, q12 │ │ @ instruction: 0xfff2af98 │ │ - vsra.u32 d28, d2, #14 │ │ + vrsubhn.i d26, q1, q6 │ │ vrsubhn.i d20, , q4 │ │ - vtbl.8 d30, {d18}, d28 │ │ + @ instruction: 0xfff2cda6 │ │ vabs.f8 q11, q3 │ │ vmls.i , q1, d2[0] │ │ vmls.i q11, , d17[0] │ │ @ instruction: 0xfff16e93 │ │ vshr.u32 q15, q5, #15 │ │ movs r1, r1 │ │ push {r4, r5, r6, r7, lr} │ │ @@ -294518,15 +294520,15 @@ │ │ moveq r2, #46 @ 0x2e │ │ strbeq r2, [r1, #0] │ │ add sp, #8 │ │ pop {r4, r6, r7, pc} │ │ bx r6 │ │ vtbx.8 d27, {d1-d4}, d26 │ │ vtbx.8 d22, {d2-d3}, d6 │ │ - vtbx.8 d24, {d2}, d18 │ │ + vcvt.u16.f16 q11, q6, #14 │ │ vmlal.u q15, d17, d23[0] │ │ vabal.u , d18, d0 │ │ mov r7, sp │ │ sub sp, #16 │ │ mov ip, r1 │ │ ldr r1, [pc, #48] @ (16ef84 ) │ │ add r1, pc │ │ @@ -294769,15 +294771,15 @@ │ │ vsli.32 d23, d18, #17 │ │ @ instruction: 0xfff2b8f8 │ │ vqrshrn.u64 d21, q13, #14 │ │ vqshl.u32 d21, d29, #19 │ │ vsli.64 d23, d10, #50 @ 0x32 │ │ vtbx.8 d27, {d2-d3}, d16 │ │ vqshlu.s64 , , #50 @ 0x32 │ │ - vqshl.u64 , q15, #50 @ 0x32 │ │ + @ instruction: 0xfff2bcf8 │ │ vqshrn.u64 d27, q5, #15 │ │ @ instruction: 0xfff2cfb2 │ │ movs r1, r1 │ │ strh r2, [r4, #16] │ │ vsli.32 , q12, #18 │ │ vqshrn.u64 d27, q15, #14 │ │ vsli.64 , q8, #50 @ 0x32 │ │ @@ -295052,17 +295054,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldmia r4, {r2, r3, r4, r6} │ │ movs r1, r1 │ │ - lsls r1, r3, #24 │ │ - vtbl.8 d30, {d18-d19}, d8 │ │ - @ instruction: 0xfff2b5e2 │ │ + @ instruction: 0xeb13fff1 │ │ + @ instruction: 0xe988fff2 │ │ + push {r1, r5, r6, r7, lr} │ │ vcvt.f16.u16 d28, d28, #14 │ │ movs r1, r1 │ │ │ │ 0016f4c8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -296098,18 +296100,18 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ stmia r2!, {r1, r3, r4, r7} │ │ movs r1, r1 │ │ udf #214 @ 0xd6 │ │ @ instruction: 0xfff2c3c7 │ │ vtbl.8 d26, {d2-d5}, d14 │ │ - vqshrun.s64 d29, q14, #14 │ │ + vcvt.u16.f16 d27, d22, #14 │ │ vneg.s8 d28, d19 │ │ vtbx.8 d26, {d18-d20}, d26 │ │ - vtbx.8 d28, {d18-d19}, d3 │ │ + @ instruction: 0xfff2aebd │ │ vqshrn.u64 d20, , #15 │ │ @ instruction: 0xfff28f81 │ │ vsra.u32 q14, q7, #14 │ │ movs r1, r1 │ │ │ │ 0016fffc , std::__ndk1::allocator > const&, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > >&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ @@ -296860,20 +296862,20 @@ │ │ movs r0, #8 │ │ b.n 170a98 │ │ nop │ │ bkpt 0x007d │ │ vtbx.8 d20, {d18-d20}, d31 │ │ @ instruction: 0xfff1be09 │ │ @ instruction: 0xfff2bd04 │ │ - vuzp.8 d23, d27 │ │ - vmlal.u q8, d17, d25[0] │ │ - vqdmulh.s , q9, d23[0] │ │ + vrsubhn.i d21, q1, │ │ + vneg.f8 q15, │ │ + vqdmulh.s , , d23[0] │ │ vceq.f8 , q4, #0 │ │ - vsra.u32 d16, d10, #14 │ │ - vtrn.8 d31, d14 │ │ + vqshlu.s32 d30, d4, #18 │ │ + vcge.s8 d31, d14, #0 │ │ @ instruction: 0xe8024681 │ │ cbz r0, 17083a │ │ ldr.w r0, [r9, #4] │ │ cmp r0, #2 │ │ blt.w 17095e │ │ add.w r8, sp, #80 @ 0x50 │ │ mov r0, r8 │ │ @@ -297218,28 +297220,28 @@ │ │ ldrex r1, [r0] │ │ subs r2, r1, #1 │ │ strex r3, r2, [r0] │ │ cmp r3, #0 │ │ bne.n 170bd4 │ │ b.n 170caa │ │ str r7, [sp, #340] @ 0x154 │ │ - vrshr.u32 d26, d5, #14 │ │ - vcgt.s8 q12, , #0 │ │ + vabdl.u q12, d2, d15 │ │ + vceq.f8 q11, , #0 │ │ @ instruction: 0xfff15e23 │ │ - vshr.u64 d28, d10, #14 │ │ + vsli.64 d26, d4, #50 @ 0x32 │ │ vtbx.8 d27, {d1-d3}, d15 │ │ vsra.u32 q13, q13, #14 │ │ - vcvt.f32.u32 d22, d28, #14 │ │ + vrsra.u32 d21, d22, #14 │ │ vqshl.u64 d27, d22, #49 @ 0x31 │ │ movs r1, r1 │ │ @ instruction: 0xb7ae │ │ movs r1, r1 │ │ - ldrh r2, [r6, #56] @ 0x38 │ │ - vrshr.u64 d30, d12, #15 │ │ - vsubl.u q15, d17, d10 │ │ + strb r4, [r5, #16] │ │ + vqshl.u64 d28, d6, #49 @ 0x31 │ │ + vneg.f8 d28, d4 │ │ vqshrn.u64 d22, , #15 │ │ vqshrun.s64 d26, q2, #14 │ │ mov r1, sl │ │ bl 1808a8 >&)@@Base+0x1b68> │ │ ldrd r1, r0, [sp, #80] @ 0x50 │ │ cbz r0, 170c3a │ │ adds r2, r0, #4 │ │ @@ -297586,16 +297588,16 @@ │ │ cbnz r5, 171010 │ │ b.n 171018 │ │ nop │ │ strb r6, [r1, #16] │ │ vrsra.u64 , q11, #14 │ │ @ instruction: 0xfff24a58 │ │ vtbx.8 d20, {d2-d4}, d4 │ │ - vabal.u , d18, d17 │ │ - vcle.f8 d29, d13, #0 │ │ + @ instruction: 0xfff2ba9b │ │ + vtbl.8 d27, {d17-d19}, d7 │ │ vcle.f8 , q11, #0 │ │ vsli.64 , q2, #49 @ 0x31 │ │ @ instruction: 0xfff1bd0a │ │ movs r1, r1 │ │ orr.w r0, r5, #7 │ │ adds r4, r0, #1 │ │ mov r0, r4 │ │ @@ -297801,15 +297803,15 @@ │ │ mov r1, r9 │ │ blx 2002d0 │ │ cmp r0, #0 │ │ bne.n 17123a │ │ subs r0, r6, r5 │ │ add.w r8, r0, r4 │ │ b.n 171214 │ │ - ldrh r4, [r1, #10] │ │ + ldr r6, [r0, #100] @ 0x64 │ │ vsri.32 q15, q7, #15 │ │ @ instruction: 0xfff248dd │ │ ldr.w r2, [sl] │ │ ldr r1, [pc, #884] @ (1715dc ) │ │ add r0, pc │ │ ldr r3, [sp, #24] │ │ add r1, pc │ │ @@ -298127,27 +298129,27 @@ │ │ blx r1 │ │ mov r0, r5 │ │ blx 1fe7d0 │ │ movs r5, #1 │ │ strb.w r5, [sl, #36] @ 0x24 │ │ b.n 1716a4 │ │ ldr r1, [r6, #112] @ 0x70 │ │ - vsli.32 d28, d26, #18 │ │ - vqshl.u64 d30, d13, #49 @ 0x31 │ │ - vcgt.f8 d22, d10, #0 │ │ + vshll.u32 q13, d20, #18 │ │ + @ instruction: 0xfff1cc97 │ │ + vtbl.8 d20, {d1-d2}, d4 │ │ vabs.f8 , q2 │ │ - vraddhn.i d22, q1, q6 │ │ + vtbl.8 d20, {d2-d3}, d6 │ │ vtbx.8 d28, {d17-d19}, d1 │ │ - @ instruction: 0xfff2f566 │ │ - vsri.32 , q15, #15 │ │ - vrshr.u64 q14, q11, #15 │ │ + vtbx.8 d29, {d2-d4}, d16 │ │ + vqrshrn.u64 d29, q12, #15 │ │ + vqshl.u64 q13, q8, #49 @ 0x31 │ │ @ instruction: 0xfff13cf1 │ │ - @ instruction: 0xfff295c5 │ │ - vsli.64 d25, d17, #49 @ 0x31 │ │ - vrshr.u32 d22, d11, #15 │ │ + @ instruction: 0xfff27abf │ │ + vtbl.8 d23, {d17-d19}, d27 │ │ + vqshl.u32 d20, d5, #17 │ │ vceq.i8 d26, d21, #0 │ │ vshr.u32 d31, d1, #14 │ │ lsls r7, r0, #16 │ │ it ne │ │ movne r4, #1 │ │ add r0, sp, #80 @ 0x50 │ │ add r1, sp, #68 @ 0x44 │ │ @@ -298609,35 +298611,35 @@ │ │ b.n 171c38 │ │ add r0, sp, #56 @ 0x38 │ │ bl cf458 , std::__ndk1::allocator > const&, char, bool) const@@Base+0x2e8> │ │ blx 1fe130 │ │ strb r7, [r7, #30] │ │ vtbl.8 d24, {d2}, d26 │ │ vqmovn.s16 d25, q8 │ │ - vqrdmlsh.s , q1, d18[0] │ │ + vsri.32 q10, q6, #14 │ │ @ instruction: 0xfff11e0b │ │ - vcvt.u32.f32 d21, d30, #15 │ │ + vsri.32 d20, d24, #15 │ │ vrshr.u32 , q12, #15 │ │ vuzp.8 q9, q15 │ │ - vcvt.u32.f32 d21, d6, #14 │ │ + vsri.32 d20, d0, #14 │ │ vrshr.u32 , q0, #15 │ │ - vcvt.f16.u16 , q4, #14 │ │ - vqrdmlah.s , , d30[0] │ │ + vsra.u32 q11, q1, #14 │ │ + vneg.s8 q10, q12 │ │ vclt.s8 d25, d24, #0 │ │ vcvt.f16.u16 d18, d5, #14 │ │ - vqrdmlah.s , , d6[0] │ │ + vneg.s8 q10, q0 │ │ vclt.s8 d25, d0, #0 │ │ @ instruction: 0xfff2fbba │ │ - @ instruction: 0xfff15e9c │ │ + vrsra.u64 d20, d6, #15 │ │ vsra.u64 , q3, #15 │ │ vtbl.8 d31, {d18-d21}, d30 │ │ - vcvt.f32.u32 , q13, #15 │ │ + vrsra.u32 q10, q10, #15 │ │ vsra.u64 d25, d20, #15 │ │ @ instruction: 0xfff22b9d │ │ - vcvt.f32.u32 , q4, #15 │ │ + vrsra.u32 q10, q1, #15 │ │ vsra.u64 d25, d2, #15 │ │ vtbl.8 d26, {d2}, d14 │ │ bl cf458 , std::__ndk1::allocator > const&, char, bool) const@@Base+0x2e8> │ │ blx 1fe130 │ │ add r0, sp, #80 @ 0x50 │ │ bl c5068 │ │ add r0, sp, #56 @ 0x38 │ │ @@ -298710,32 +298712,32 @@ │ │ blx 1fede0 │ │ blx 1fe9d0 │ │ add r0, sp, #56 @ 0x38 │ │ bl cf458 , std::__ndk1::allocator > const&, char, bool) const@@Base+0x2e8> │ │ blx 1fe130 │ │ bl aa778 │ │ @ instruction: 0xfa65fff1 │ │ - ldrb r4, [r7, r5] │ │ + negs r6, r6 │ │ vshr.u64 d25, d22, #15 │ │ vtbx.8 d26, {d18-d19}, d0 │ │ movs r1, r1 │ │ add r1, sp, #700 @ 0x2bc │ │ - vqrdmulh.s , q9, d8[0] │ │ + vqmovn.u16 d20, q1 │ │ vceq.i8 d25, d2, #0 │ │ vqshlu.s32 d19, d28, #18 │ │ - @ instruction: 0xfff15d9e │ │ + vrshr.u64 d20, d8, #15 │ │ vshr.u64 , q4, #15 │ │ @ instruction: 0xfff20e07 │ │ - @ instruction: 0xfff25e0c │ │ + vshll.i8 q10, d6, #8 │ │ vceq.i8 , q3, #0 │ │ vtbl.8 d18, {d2-d5}, d31 │ │ - vqrdmulh.s , , d26[0] │ │ + vmlal.u q10, d17, d20[0] │ │ vceq.i8 d25, d20, #0 │ │ @ instruction: 0xfff268b6 │ │ - vcvt.f32.u32 d21, d22, #14 │ │ + vrsra.u32 d20, d16, #14 │ │ vsra.u32 , q8, #15 │ │ Address 0x171cae is out of bounds. │ │ │ │ │ │ 00171cb0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -299747,24 +299749,24 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r2, [sp, #376] @ 0x178 │ │ movs r1, r1 │ │ @ instruction: 0xb70c │ │ - vtrn.8 d27, d5 │ │ + vsli.32 , , #18 │ │ vabs.s8 q12, q2 │ │ @ instruction: 0xfff29994 │ │ movs r1, r1 │ │ ldr r1, [sp, #880] @ 0x370 │ │ movs r1, r1 │ │ ldr r1, [sp, #728] @ 0x2d8 │ │ movs r1, r1 │ │ ldc 15, cr15, [r0, #-964]! @ 0xfffffc3c │ │ - add sp, #388 @ 0x184 │ │ + str r5, [sp, #364] @ 0x16c │ │ vabs.s8 d24, d16 │ │ Address 0x17279e is out of bounds. │ │ │ │ │ │ 001727a0 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -300097,15 +300099,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ str r7, [sp, #192] @ 0xc0 │ │ movs r1, r1 │ │ ldr r0, [pc, #872] @ (172e48 ) │ │ - vshr.u64 , , #14 │ │ + vsli.64 , , #50 @ 0x32 │ │ vqrdmlsh.s , , d2[0] │ │ vqshlu.s32 d25, d4, #18 │ │ movs r1, r1 │ │ │ │ 00172aec : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -300403,21 +300405,21 @@ │ │ blx 1fe130 │ │ nop │ │ str r5, [sp, #168] @ 0xa8 │ │ movs r1, r1 │ │ sub sp, #368 @ 0x170 │ │ @ instruction: 0xfff208b2 │ │ vcvt.u16.f16 d23, d4, #15 │ │ - @ instruction: 0xfff28e23 │ │ + vrsra.u32 d23, d13, #14 │ │ vtbl.8 d16, {d17}, d14 │ │ @ instruction: 0xfff17cf0 │ │ - @ instruction: 0xfff29d05 │ │ + vsra.u64 q12, , #14 │ │ vcvt.f16.u16 , , #15 │ │ vqmovn.u16 d22, │ │ - vtbx.8 d25, {d18-d21}, d11 │ │ + vtrn.8 q12, │ │ @ instruction: 0xfff11b3d │ │ vzip.8 d22, d9 │ │ vsra.u32 d27, d11, #14 │ │ @ instruction: 0xfff29364 │ │ movs r1, r1 │ │ │ │ 00172e24 : │ │ @@ -300614,15 +300616,15 @@ │ │ movs r1, r1 │ │ str r1, [sp, #696] @ 0x2b8 │ │ movs r1, r1 │ │ b.n 172bd4 │ │ vcge.s8 d18, d0, #0 │ │ vcge.s8 d18, d28, #0 │ │ vtbx.8 d23, {d17-d19}, d18 │ │ - vsri.64 q11, q9, #14 │ │ + vtbx.8 d20, {d18-d19}, d28 │ │ vcge.s8 d18, d8, #0 │ │ @ instruction: 0xfff17abe │ │ @ instruction: 0xfff2e56e │ │ vsra.u32 , q7, #15 │ │ movs r1, r1 │ │ pop {r2, r4, pc} │ │ vshr.u64 q9, q0, #14 │ │ @@ -300774,15 +300776,15 @@ │ │ blx 1fe130 │ │ nop │ │ ldrh r0, [r6, #60] @ 0x3c │ │ movs r1, r1 │ │ add r5, sp, #40 @ 0x28 │ │ vqrshrn.u64 d31, , #14 │ │ vtbx.8 d23, {d0-d1}, d2 │ │ - vqshrun.s64 d25, , #14 │ │ + vcvt.u16.f16 d23, d5, #14 │ │ vneg.f8 d17, d13 │ │ @ instruction: 0xfff25dd9 │ │ @ instruction: 0xfff28f92 │ │ movs r1, r1 │ │ │ │ 00173198 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -300960,22 +300962,22 @@ │ │ beq.n 173374 │ │ ldr r0, [sp, #24] │ │ blx 1fe100 │ │ blx 1fe130 │ │ ldrh r2, [r6, #54] @ 0x36 │ │ movs r1, r1 │ │ add r3, sp, #168 @ 0xa8 │ │ - vrsubhn.i d25, q1, │ │ + vtbl.8 d23, {d2-d5}, d21 │ │ vabs.f8 , q9 │ │ @ instruction: 0xfff28db2 │ │ movs r1, r1 │ │ - str r6, [sp, #236] @ 0xec │ │ + ldrb r5, [r6, #12] │ │ vcle.f8 d17, d29, #0 │ │ @ instruction: 0xfff25bf9 │ │ - vqshl.u32 d22, d0, #18 │ │ + vdup.16 d20, d10[0] │ │ Address 0x17339a is out of bounds. │ │ │ │ │ │ 0017339c , std::__ndk1::allocator > const&, int)@@Base>: │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -301041,17 +301043,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrh r4, [r6, #38] @ 0x26 │ │ movs r1, r1 │ │ add r2, sp, #256 @ 0x100 │ │ - vmls.i , q9, d23[0] │ │ + vtbx.8 d19, {d18-d19}, d17 │ │ vqshlu.s32 , q12, #17 │ │ - vsli.32 , , #18 │ │ + vtbx.8 d23, {d2-d4}, d11 │ │ vcge.f8 , , #0 │ │ vtbl.8 d21, {d2-d5}, d15 │ │ vqdmulh.s q12, q9, d10[0] │ │ movs r1, r1 │ │ │ │ 00173460 , std::__ndk1::allocator > const&, long long)@@Base>: │ │ push {r4, r6, r7, lr} │ │ @@ -301121,17 +301123,17 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrh r0, [r6, #32] │ │ movs r1, r1 │ │ add r1, sp, #472 @ 0x1d8 │ │ - vsri.32 d21, d13, #14 │ │ + vqshrn.u64 d19, , #14 │ │ vcle.f8 d23, d30, #0 │ │ - vraddhn.i d25, q9, │ │ + vtbl.8 d23, {d18-d19}, d1 │ │ vrsra.u64 , , #15 │ │ vtbx.8 d21, {d2-d4}, d5 │ │ vdup.16 d24, d2[0] │ │ movs r1, r1 │ │ │ │ 0017352c , std::__ndk1::allocator > const&, double)@@Base>: │ │ push {r4, r5, r7, lr} │ │ @@ -301201,17 +301203,17 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrh r4, [r4, #26] │ │ movs r1, r1 │ │ add r0, sp, #680 @ 0x2a8 │ │ - vrsra.u32 , , #14 │ │ + vtbx.8 d19, {d2}, d11 │ │ vcge.f8 , q9, #0 │ │ - vrsra.u64 d25, d27, #14 │ │ + @ instruction: 0xfff278b5 │ │ vabs.s8 d17, d29 │ │ vqrshrn.u64 d21, , #14 │ │ @ instruction: 0xfff28b36 │ │ movs r1, r1 │ │ │ │ 001735f8 , std::__ndk1::allocator > const&, std::__ndk1::basic_string, std::__ndk1::allocator > const&)@@Base>: │ │ push {r4, r6, r7, lr} │ │ @@ -301287,17 +301289,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrh r0, [r3, #20] │ │ movs r1, r1 │ │ add r7, pc, #832 @ (adr r7, 1739f8 , std::__ndk1::allocator > const&, void const*, unsigned int)@@Base+0x328>) │ │ - vrshr.u32 , , #14 │ │ + vqshl.u32 , , #18 │ │ vcgt.f8 d23, d8, #0 │ │ - vqmovn.u16 d25, │ │ + vqshl.u64 , , #50 @ 0x32 │ │ vrshr.u32 , , #15 │ │ @ instruction: 0xfff2589f │ │ vtbx.8 d24, {d2-d4}, d16 │ │ movs r1, r1 │ │ │ │ 001736d0 , std::__ndk1::allocator > const&, void const*, unsigned int)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ @@ -301725,17 +301727,17 @@ │ │ str r0, [sp, #64] @ 0x40 │ │ movs r0, #0 │ │ strb.w r0, [sp, #68] @ 0x44 │ │ b.n 173bc8 , std::__ndk1::allocator > const&, void const*, unsigned int)@@Base+0x4f8> │ │ nop │ │ movs r0, r0 │ │ ldrb r0, [r0, #30] │ │ - subs r5, #84 @ 0x54 │ │ + movs r2, #78 @ 0x4e │ │ vqshl.u64 , , #49 @ 0x31 │ │ - @ instruction: 0xfff23cdc │ │ + vsra.u64 q9, q3, #14 │ │ vqshl.u32 , , #17 │ │ vqshlu.s32 d20, d16, #18 │ │ blx 1fa300 <__cxa_call_unexpected@@Base+0x538> │ │ vmov s0, r0 │ │ ldr r3, [pc, #628] @ (173e00 , std::__ndk1::allocator > const&, void const*, unsigned int)@@Base+0x730>) │ │ add r6, sp, #64 @ 0x40 │ │ mov.w r1, #256 @ 0x100 │ │ @@ -301958,40 +301960,40 @@ │ │ ldrh r0, [r6, #12] │ │ movs r1, r1 │ │ add r1, pc, #104 @ (adr r1, 173e34 , std::__ndk1::allocator > const&, void const*, unsigned int)@@Base+0x764>) │ │ vqshl.u32 , , #18 │ │ vcvt.u16.f16 q11, q1, #15 │ │ vtbl.8 d24, {d18-d19}, d0 │ │ movs r1, r1 │ │ - add r6, pc, #644 @ (adr r6, 174060 ) │ │ + ldrh r3, [r3, #28] │ │ vqshl.u32 , , #17 │ │ @ instruction: 0xfff16d2e │ │ vtbx.8 d17, {d18-d20}, d18 │ │ vabdl.u , d2, d31 │ │ @ instruction: 0xfff16d0a │ │ - vmlsl.u q13, d2, d18[0] │ │ + @ instruction: 0xfff28b5c │ │ vabs.f8 d29, d11 │ │ vqdmulh.s q11, , d22[0] │ │ @ instruction: 0xfff288d4 │ │ movs r1, r1 │ │ - subs r3, #153 @ 0x99 │ │ + movs r0, #147 @ 0x93 │ │ @ instruction: 0xfff16e0c │ │ @ instruction: 0xfff2fb34 │ │ vmull.u , d0, d0 │ │ vqrdmulh.s q11, q9, d10[0] │ │ vtbx.8 d31, {d18-d20}, d16 │ │ - vtbx.8 d19, {d16-d19}, d22 │ │ + vrev32.8 q9, q8 │ │ vclt.f8 , , #0 │ │ vtrn.8 d27, d1 │ │ @ instruction: 0xfff26df2 │ │ vtbl.8 d31, {d2-d5}, d10 │ │ vrsra.u32 , , #16 │ │ vqshl.u64 d29, d11, #49 @ 0x31 │ │ vcvt.u16.f16 q11, q11, #15 │ │ - @ instruction: 0xfff28c95 │ │ + vzip.8 d23, d15 │ │ vdup.8 d16, d7[0] │ │ vrshr.u32 , , #14 │ │ Address 0x173e42 is out of bounds. │ │ │ │ │ │ 00173e44 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -302079,15 +302081,15 @@ │ │ strh r6, [r0, #18] │ │ movs r1, r1 │ │ ldr r7, [sp, #480] @ 0x1e0 │ │ vdup.16 q11, d2[0] │ │ @ instruction: 0xfff26bb0 │ │ vmovn.i16 d24, q7 │ │ movs r1, r1 │ │ - bx sl │ │ + cmp r4, #81 @ 0x51 │ │ vcvt.f16.u16 d22, d14, #15 │ │ vtbl.8 d22, {d18-d21}, d12 │ │ Address 0x173f2a is out of bounds. │ │ │ │ │ │ 00173f2c : │ │ push {r4, r6, r7, lr} │ │ @@ -302338,15 +302340,15 @@ │ │ beq.n 174172 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ strh r0, [r7, #8] │ │ movs r1, r1 │ │ - add r4, pc, #24 @ (adr r4, 174198 ) │ │ + ldrh r0, [r0, #8] │ │ vclt.s8 d24, d0, #0 │ │ vtbl.8 d22, {d18-d19}, d23 │ │ vtbl.8 d22, {d2-d3}, d28 │ │ vqshl.u64 d16, d25, #50 @ 0x32 │ │ vshll.u32 q11, d23, #18 │ │ @ instruction: 0xfff269bc │ │ vqshlu.s32 q9, q14, #18 │ │ @@ -302682,15 +302684,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrb r0, [r7, #17] │ │ movs r1, r1 │ │ - str r3, [sp, #272] @ 0x110 │ │ + ldrb r6, [r7, #0] │ │ @ instruction: 0xfff17ef2 │ │ vsli.64 q11, q9, #50 @ 0x32 │ │ vdup.16 , d14[0] │ │ movs r1, r1 │ │ │ │ 001744b8 : │ │ movs r1, #0 │ │ @@ -302820,20 +302822,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrb r4, [r0, #15] │ │ movs r1, r1 │ │ - ldr r6, [sp, #344] @ 0x158 │ │ + strh r0, [r2, #26] │ │ vrshr.u64 q8, , #15 │ │ vsri.64 d22, d26, #14 │ │ @ instruction: 0xfff27b16 │ │ movs r1, r1 │ │ - ldr r6, [sp, #192] @ 0xc0 │ │ + strh r2, [r5, #24] │ │ vrshr.u64 d16, d23, #15 │ │ vsri.64 d22, d4, #14 │ │ Address 0x17461e is out of bounds. │ │ │ │ │ │ 00174620 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -303173,21 +303175,21 @@ │ │ ldrne r0, [sp, #72] @ 0x48 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrb r6, [r7, #6] │ │ movs r1, r1 │ │ ldrsb r6, [r0, r3] │ │ - vcvt.f32.u32 q9, , #14 │ │ + vrsra.u32 , , #14 │ │ vsra.u32 q11, q9, #15 │ │ @ instruction: 0xfff20748 │ │ - vcvt.f32.u32 q9, , #15 │ │ + vrsra.u32 , , #15 │ │ vsra.u32 q11, q0, #15 │ │ - vqmovn.s16 d23, q12 │ │ - vcvt.f32.u32 d18, d23, #15 │ │ + vabdl.u , d18, d18 │ │ + vrsra.u32 d17, d17, #15 │ │ vceq.i8 d22, d28, #0 │ │ vqshl.u64 , q14, #50 @ 0x32 │ │ movs r1, r1 │ │ │ │ 001749b8 : │ │ mov r1, r0 │ │ ldr r0, [r0, #0] │ │ @@ -303529,16 +303531,16 @@ │ │ ldrne r0, [sp, #40] @ 0x28 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ strb r4, [r2, #25] │ │ movs r1, r1 │ │ ble.n 174d96 │ │ @ instruction: 0xfff178b9 │ │ - vsra.u64 q13, q1, #14 │ │ - vcgt.s8 d27, d7, #0 │ │ + vmlsl.u q12, d18, d12[0] │ │ + vceq.f8 d25, d1, #0 │ │ @ instruction: 0xfff15f92 │ │ vrsra.u64 d23, d24, #14 │ │ movs r1, r1 │ │ │ │ 00174d2c : │ │ ldr r0, [r0, #0] │ │ clz r0, r0 │ │ @@ -304648,19 +304650,19 @@ │ │ itt ne │ │ ldrne r0, [sp, #68] @ 0x44 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r4, [r4, #112] @ 0x70 │ │ movs r1, r1 │ │ - strh r0, [r5, r1] │ │ - vtbl.8 d20, {d17}, d2 │ │ + adds r7, #98 @ 0x62 │ │ + vcvt.u16.f16 q9, q14, #15 │ │ vrshr.u32 d21, d20, #15 │ │ vmls.i , q9, d25[0] │ │ - vqrshrun.s64 d20, q7, #14 │ │ + vcvt.u16.f16 q9, q4, #14 │ │ vrshr.u32 d21, d0, #15 │ │ @ instruction: 0xfff21b7a │ │ vtbl.8 d17, {d18-d21}, d6 │ │ vrsubhn.i d19, q9, │ │ vqmovn.u16 d31, q9 │ │ @ instruction: 0xfff26890 │ │ movs r1, r1 │ │ @@ -305641,16 +305643,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrsh r6, [r4, r1] │ │ movs r1, r1 │ │ bcc.n 1761e4 │ │ - vsri.64 , , #16 │ │ - vqshl.u64 d20, d30, #49 @ 0x31 │ │ + @ instruction: 0xfff0f9d7 │ │ + vqshl.u64 d20, d30, #48 @ 0x30 │ │ @ instruction: 0xfff25e0e │ │ movs r1, r1 │ │ │ │ 001762f0 : │ │ ldr r0, [r0, #4] │ │ bx lr │ │ │ │ @@ -306455,15 +306457,15 @@ │ │ cmp r0, r9 │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 1fe390 │ │ blx 1fe130 │ │ ldr r2, [r1, r0] │ │ movs r1, r1 │ │ - strh r6, [r7, #28] │ │ + ldr r0, [r7, #8] │ │ vdup.8 d20, d1[0] │ │ @ instruction: 0xfff2de2c │ │ @ instruction: 0xfff13fd2 │ │ vcvt.f32.u32 , , #14 │ │ vmlsl.u , d17, d12[0] │ │ movs r1, r1 │ │ │ │ @@ -306766,18 +306768,18 @@ │ │ blx 1fe130 │ │ nop │ │ strb r6, [r0, r0] │ │ movs r1, r1 │ │ strh r2, [r1, r6] │ │ movs r1, r1 │ │ @ instruction: 0xeab3fff1 │ │ - ldrh r3, [r2, r6] │ │ + lsls r5, r1 │ │ @ instruction: 0xfff13cba │ │ vdup.16 q14, d5[0] │ │ - @ instruction: 0xfff15bb7 │ │ + vshr.u64 d20, d17, #15 │ │ @ instruction: 0xfff13cde │ │ Address 0x176e06 is out of bounds. │ │ │ │ │ │ 00176e08 : │ │ ldrd r2, r3, [r1] │ │ ldr r1, [r1, #8] │ │ @@ -307474,28 +307476,28 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldr r7, [pc, #48] @ (1774bc , std::__ndk1::allocator > const&)@@Base+0x340>) │ │ movs r1, r1 │ │ @ instruction: 0xffe5fff1 │ │ - lsls r6, r1, #23 │ │ - vrsubhn.i d19, , q13 │ │ + @ instruction: 0xeac8fff0 │ │ + adds r6, #170 @ 0xaa │ │ vtrn.8 q13, │ │ - vcle.f8 d16, d24, #0 │ │ - vrsubhn.i d19, , q2 │ │ + vtbl.8 d30, {d17-d19}, d18 │ │ + vpadal.u8 d19, d4 │ │ @ instruction: 0xfff20dd2 │ │ - vabal.u q8, d18, d4 │ │ - vclt.f8 , q8, #0 │ │ + @ instruction: 0xfff2ea7e │ │ + vpadal.s8 , q8 │ │ vtrn.8 q13, q4 │ │ - vsli.32 q8, q7, #17 │ │ - vqshlu.s32 d19, d26, #17 │ │ - vrsra.u32 q11, , #14 │ │ - vsli.32 d16, d26, #17 │ │ - vqshlu.s32 d19, d6, #17 │ │ + @ instruction: 0xfff1ea58 │ │ + vqshlu.s32 d19, d26, #16 │ │ + vqrshrun.s64 d20, , #14 │ │ + vshll.u32 q15, d20, #17 │ │ + vqshlu.s32 d19, d6, #16 │ │ vqrdmlah.s q10, q9, d22[0] │ │ movs r1, r1 │ │ │ │ 001774cc : │ │ movs r1, #0 │ │ strd r1, r1, [r0] │ │ str r1, [r0, #8] │ │ @@ -307712,18 +307714,18 @@ │ │ blx 1fe130 │ │ nop │ │ ldr r2, [pc, #920] @ (177a68 ) │ │ movs r1, r1 │ │ ldr r2, [pc, #256] @ (1777d4 ) │ │ movs r1, r1 │ │ cbz r1, 1776e6 │ │ - vmlal.u , d17, d9[0] │ │ + vneg.f8 , │ │ vrsra.u64 , q8, #15 │ │ @ instruction: 0xfff29e97 │ │ - vsubl.u , d17, d21 │ │ + vqshl.u64 d19, d15, #49 @ 0x31 │ │ vneg.s8 , q6 │ │ Address 0x1776ea is out of bounds. │ │ │ │ │ │ 001776ec : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -308046,16 +308048,16 @@ │ │ b.n 177a52 │ │ mov r0, fp │ │ bl cf458 , std::__ndk1::allocator > const&, char, bool) const@@Base+0x2e8> │ │ blx 1fe130 │ │ ldr r1, [pc, #104] @ (177ac8 ) │ │ movs r1, r1 │ │ udf #93 @ 0x5d │ │ - vdup.8 q8, d9[0] │ │ - vcgt.s8 , q10, #0 │ │ + vceq.i8 , , #0 │ │ + vrev64.8 , q10 │ │ vmlsl.u q10, d18, d2[0] │ │ movs r1, r1 │ │ │ │ 00177a70 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ @@ -309038,32 +309040,32 @@ │ │ ldrne r0, [sp, #52] @ 0x34 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ rors r6, r0 │ │ movs r1, r1 │ │ push {r0, r1, r6, r7, lr} │ │ - vclt.f8 q9, q15, #0 │ │ + vtbx.8 d16, {d1-d4}, d24 │ │ vqshlu.s32 d18, d28, #17 │ │ @ instruction: 0xfff23dd4 │ │ movs r1, r1 │ │ str r1, [sp, #616] @ 0x268 │ │ vrsra.u32 , q10, #15 │ │ vqshl.u32 q9, q6, #18 │ │ vqrdmulh.s q14, q1, d6[0] │ │ vrsra.u32 , q0, #16 │ │ vqshl.u32 d18, d24, #18 │ │ vmull.u q14, d18, d15 │ │ - vqshlu.s64 q9, q5, #48 @ 0x30 │ │ + @ instruction: 0xfff00bd4 │ │ vrsubhn.i d18, , q12 │ │ @ instruction: 0xfff2ccb3 │ │ - vqshlu.s64 q9, q15, #48 @ 0x30 │ │ + @ instruction: 0xfff00bf8 │ │ vmlsl.u q9, d17, d12[0] │ │ vtrn.8 , q7 │ │ - vqshl.u64 d18, d18, #49 @ 0x31 │ │ + vmull.u q8, d17, d28 │ │ vneg.f8 d18, d0 │ │ vsra.u32 , q1, #14 │ │ vabs.s8 d19, d28 │ │ vqshl.u32 d18, d4, #18 │ │ @ instruction: 0xfff2ccfe │ │ aese.8 , q4 │ │ vqshlu.s64 q9, q8, #50 @ 0x32 │ │ @@ -312722,20 +312724,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ asrs r4, r4, #27 │ │ movs r1, r1 │ │ ldrb r2, [r6, #20] │ │ - @ instruction: 0xfff1db9a │ │ + vshr.u64 d28, d4, #15 │ │ @ instruction: 0xfff018fa │ │ vrsubhn.i d17, q1, q0 │ │ movs r1, r1 │ │ - cmp r5, #220 @ 0xdc │ │ - vdup.8 , d14[0] │ │ + asrs r6, r2, #11 │ │ + vceq.i8 q14, q4, #0 │ │ vtbl.8 d17, {d16-d17}, d30 │ │ vsli.64 , q8, #50 @ 0x32 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #116 @ 0x74 │ │ mov fp, r0 │ │ ldr r0, [pc, #676] @ (17adc4 ) │ │ @@ -313170,22 +313172,22 @@ │ │ cmp r0, #0 │ │ itt ne │ │ strne.w r0, [r9, #24] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ asrs r4, r5, #9 │ │ movs r1, r1 │ │ - ldr r3, [pc, #852] @ (17b304 ) │ │ - @ instruction: 0xfff13d97 │ │ + adds r0, #207 @ 0xcf │ │ + vrshr.u64 d18, d1, #15 │ │ vsri.64 d17, d6, #15 │ │ vcvt.u32.f32 q9, , #14 │ │ - vcvt.u16.f16 , , #14 │ │ + vqmovun.s16 d18, │ │ vsri.32 , q10, #15 │ │ vqrdmlsh.s , q1, d12[0] │ │ - vcvt.u16.f16 , , #15 │ │ + vclt.s8 q9, , #0 │ │ vsri.32 , q1, #15 │ │ vsra.u64 d17, d12, #14 │ │ movs r1, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #196 @ 0xc4 │ │ @@ -313478,15 +313480,15 @@ │ │ blx 1fe130 │ │ add r0, sp, #44 @ 0x2c │ │ bl d03a8 │ │ blx 1fe130 │ │ nop │ │ asrs r2, r6, #2 │ │ movs r1, r1 │ │ - stmia r5!, {r0, r1, r3, r4} │ │ + add r2, sp, #84 @ 0x54 │ │ @ instruction: 0xfff0dd23 │ │ vsra.u32 d17, d18, #15 │ │ vcvt.f32.u32 d25, d22, #14 │ │ vqrdmulh.s , q0, d5[0] │ │ vsra.u32 , q2, #15 │ │ vrsra.u32 d16, d29, #14 │ │ movs r0, r0 │ │ @@ -314248,18 +314250,18 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ lsls r4, r0, #31 │ │ movs r1, r1 │ │ ldrh r4, [r2, #60] @ 0x3c │ │ - @ instruction: 0xfff1ceff │ │ + vrsra.u64 , , #15 │ │ @ instruction: 0xfff08f08 │ │ @ instruction: 0xfff1fcb6 │ │ - @ instruction: 0xfff1cedd │ │ + vrsra.u64 , , #15 │ │ vqrdmlah.s q12, q8, d22[0] │ │ vmlsl.u q8, d17, d20[0] │ │ movs r1, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #28 │ │ @@ -314601,30 +314603,30 @@ │ │ ldrne r0, [sp, #20] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ lsls r6, r7, #24 │ │ movs r1, r1 │ │ ldr r1, [r7, #84] @ 0x54 │ │ - vclt.f8 d30, d27, #0 │ │ + vtbl.8 d28, {d1-d4}, d21 │ │ vqrdmlah.s q12, q0, d12[0] │ │ - vcvt.u16.f16 q15, q15, #15 │ │ - aesmc.8 q15, │ │ + vrshr.u32 , q12, #15 │ │ + vtbl.8 d28, {d16}, d9 │ │ @ instruction: 0xfff08bb0 │ │ - vneg.s8 d30, d5 │ │ - aesd.8 q15, │ │ + vqrshrun.s64 d28, , #15 │ │ + vtbx.8 d28, {d0}, d23 │ │ vtbl.8 d24, {d16-d19}, d14 │ │ vtbx.8 d24, {d17-d18}, d11 │ │ - vmvn d30, d21 │ │ + @ instruction: 0xfff0ca9f │ │ vqrdmulh.s q12, q8, d6[0] │ │ vrshr.u64 d29, d22, #15 │ │ - vrsra.u64 d30, d17, #15 │ │ + vtbl.8 d28, {d17}, d27 │ │ @ instruction: 0xfff08bd2 │ │ vneg.f8 q8, │ │ - vsri.32 d30, d19, #14 │ │ + vtbl.8 d28, {d2-d3}, d29 │ │ vcvt.f16.u16 q12, q2, #16 │ │ vneg.s8 d16, d26 │ │ movs r1, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #20 │ │ @@ -314955,20 +314957,20 @@ │ │ beq.n 17c102 │ │ ldr r0, [sp, #48] @ 0x30 │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ lsls r0, r3, #3 │ │ movs r1, r1 │ │ - bmi.n 17c19c │ │ + cbnz r0, 17c120 │ │ @ instruction: 0xfff06a52 │ │ vtbx.8 d24, {d0}, d2 │ │ vcgt.s8 d16, d16, #0 │ │ movs r1, r1 │ │ - bmi.n 17c17c │ │ + cbnz r0, 17c12a │ │ vtbl.8 d22, {d0-d2}, d28 │ │ vqshrun.s64 d24, q6, #16 │ │ vsli.64 , q8, #49 @ 0x31 │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #24 │ │ ldr r5, [pc, #144] @ (17c1c4 ) │ │ @@ -315273,28 +315275,28 @@ │ │ ldrb.w r0, [sp, #8] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ cdp2 0, 11, cr0, cr2, cr8, {0} │ │ - bcs.n 17c3ac │ │ - @ instruction: 0xfff0e8b6 │ │ + @ instruction: 0xb7de │ │ + @ instruction: 0xfff0cdb0 │ │ vpadal.u8 q12, q8 │ │ vcge.f8 d22, d30, #0 │ │ - vqshl.u32 d30, d16, #17 │ │ + vdup.8 d28, d26[0] │ │ vsli.32 q12, q5, #16 │ │ vshll.u32 q14, d23, #17 │ │ - vneg.f8 d30, d28 │ │ + vmull.u q14, d17, d22 │ │ vsli.64 q12, q3, #48 @ 0x30 │ │ vsri.64 d25, d31, #15 │ │ - vabs.f8 d30, d10 │ │ + vdup.8 d28, d4[0] │ │ vsli.32 d24, d20, #16 │ │ - vcle.f8 q10, q7, #0 │ │ - vqshl.u32 q15, q11, #17 │ │ + vtbx.8 d18, {d17-d19}, d8 │ │ + vcvt.f16.u16 q14, q8, #15 │ │ vmvn d24, d16 │ │ vcvt.u16.f16 d31, d26, #15 │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #24 │ │ @@ -315961,31 +315963,31 @@ │ │ ldrb.w r0, [sp, #36] @ 0x24 │ │ lsls r0, r0, #31 │ │ beq.n 17ca84 │ │ ldr r0, [sp, #44] @ 0x2c │ │ blx 1fe100 │ │ blx 1fe130 │ │ ldrh.w r0, [ip, r8] │ │ - ldmia r3!, {r6} │ │ - vqshl.u32 d29, d27, #16 │ │ + add sp, #232 @ 0xe8 │ │ + vcvt.f16.u16 d27, d21, #16 │ │ vcvt.u32.f32 d23, d28, #16 │ │ @ instruction: 0xfff1fade │ │ - vqshl.u32 d29, d3, #17 │ │ + vdup.8 d27, d13[0] │ │ vcvt.u32.f32 d23, d4, #16 │ │ vceq.f8 , , #0 │ │ - @ instruction: 0xfff2d763 │ │ + vcvt.f16.u16 , , #14 │ │ vqrdmlsh.s , q0, d20[0] │ │ vrsubhn.i d24, , │ │ - vpadal.u8 , │ │ + vtbx.8 d27, {d16-d19}, d21 │ │ vqrdmlah.s , q8, d28[0] │ │ @ instruction: 0xfff18e84 │ │ - vmlsl.u , d17, d3[0] │ │ + @ instruction: 0xfff1bbbd │ │ vqrdmlah.s , q8, d4[0] │ │ - vsra.u64 , q0, #15 │ │ - vqshlu.s64 d29, d5, #48 @ 0x30 │ │ + vmlsl.u , d17, d10[0] │ │ + vtbl.8 d27, {d16-d19}, d15 │ │ @ instruction: 0xfff07e96 │ │ vabs.f8 , q2 │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #36 @ 0x24 │ │ @@ -316334,20 +316336,20 @@ │ │ add r1, pc │ │ add r3, pc │ │ mov.w r0, #576 @ 0x240 │ │ mov r2, r5 │ │ str r0, [sp, #0] │ │ mov r0, r4 │ │ blx r6 │ │ - adds r2, r0, r2 │ │ - vtbx.8 d22, {d17}, d24 │ │ - vqshl.u64 d28, d1, #48 @ 0x30 │ │ + ldc2l 15, cr15, [ip, #-960]! @ 0xfffffc40 │ │ + ldr r0, [r5, #12] │ │ + vmull.u q13, d16, d11 │ │ vtbx.8 d23, {d0-d3}, d26 │ │ vtbx.8 d22, {d1}, d24 │ │ - vqshl.u32 d28, d1, #16 │ │ + vmull.u q13, d0, d11 │ │ vtbx.8 d23, {d16-d18}, d26 │ │ vtbl.8 d18, {d1}, d30 │ │ beq.w 17cf8a │ │ and.w r0, r0, #223 @ 0xdf │ │ subs r0, #65 @ 0x41 │ │ cmp r0, #25 │ │ bhi.w 17d06c │ │ @@ -316917,70 +316919,70 @@ │ │ ldrb.w r0, [sp, #16] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #24] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ - cmp r2, #223 @ 0xdf │ │ - vcge.f8 q14, , #0 │ │ + lsrs r1, r3, #31 │ │ + vtbx.8 d26, {d17-d18}, d25 │ │ vtbx.8 d23, {d16}, d8 │ │ @ instruction: 0xfff169fb │ │ - vcge.f8 d28, d9, #0 │ │ + vtbl.8 d26, {d17-d18}, d3 │ │ vtbx.8 d23, {d0}, d18 │ │ vtbx.8 d21, {d1-d3}, d18 │ │ vmvn d31, d30 │ │ movs r0, r1 │ │ - stmia r3!, {r3, r4, r5, r7} │ │ - vrsra.u64 d28, d15, #16 │ │ + add r0, sp, #712 @ 0x2c8 │ │ + @ instruction: 0xfff0a899 │ │ vqshl.u32 , q12, #16 │ │ vabs.f8 q12, │ │ - vneg.s8 q14, │ │ + vtbx.8 d26, {d17}, d1 │ │ vqneg.s8 d23, d16 │ │ vsri.32 q11, q3, #15 │ │ - vrshr.u64 q14, , #16 │ │ + vqshl.u64 q13, , #48 @ 0x30 │ │ vqshlu.s64 , q4, #48 @ 0x30 │ │ vtbl.8 d22, {d1}, d14 │ │ - vsubl.u q14, d17, d31 │ │ + vneg.f8 d26, d25 │ │ vpadal.u8 d23, d8 │ │ vtbl.8 d22, {d17}, d6 │ │ - vabs.s8 d28, d23 │ │ + vtbl.8 d26, {d1}, d17 │ │ vqabs.s8 d23, d0 │ │ vceq.i8 q13, , #0 │ │ - vcle.s8 q14, , #0 │ │ + vmlsl.u q13, d17, d17[0] │ │ vmvn , q0 │ │ @ instruction: 0xfff1bcf5 │ │ - vclt.s8 d28, d15, #0 │ │ + vabs.f8 d26, d9 │ │ vmvn , q12 │ │ @ instruction: 0xfff168d6 │ │ - vrsra.u32 q14, , #15 │ │ + vqrshrun.s64 d26, , #15 │ │ vqshl.u32 , q0, #16 │ │ vtbl.8 d22, {d17}, d30 │ │ - vabs.s8 q14, │ │ + vtbx.8 d26, {d1}, d9 │ │ vqabs.s8 d23, d24 │ │ vceq.f8 q11, q15, #0 │ │ - vsri.32 d28, d7, #16 │ │ + vqshrn.u64 d26, , #16 │ │ vqshl.u64 , q8, #48 @ 0x30 │ │ vmull.u q8, d17, d15 │ │ - vrshr.u64 q14, , #14 │ │ + vqshl.u64 q13, , #50 @ 0x32 │ │ vqshlu.s64 d23, d16, #48 @ 0x30 │ │ vcvt.f16.u16 d16, d31, #15 │ │ - vqmovn.s16 d28, │ │ + vabdl.u q13, d18, d1 │ │ vpadal.s8 , q8 │ │ @ instruction: 0xfff10da7 │ │ - @ instruction: 0xfff2c3ef │ │ + vtbx.8 d26, {d18}, d25 │ │ vqneg.s8 , q4 │ │ vcvt.f16.u16 d16, d7, #15 │ │ - vrshr.u32 q14, , #14 │ │ + vqshl.u32 q13, , #18 │ │ vqshlu.s32 d23, d24, #16 │ │ vtbx.8 d16, {d17-d20}, d31 │ │ - vrshr.u32 d28, d23, #14 │ │ + vqshl.u32 d26, d17, #18 │ │ vqshlu.s32 d23, d0, #16 │ │ vsra.u64 q10, q15, #15 │ │ - vsra.u64 d28, d31, #15 │ │ + vqshlu.s64 d26, d25, #49 @ 0x31 │ │ vsli.64 d23, d8, #48 @ 0x30 │ │ @ instruction: 0xfff1efd0 │ │ movs r0, r1 │ │ │ │ 0017d47c , std::__ndk1::allocator > const&, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -317567,18 +317569,18 @@ │ │ lsls r0, r0, #31 │ │ beq.n 17dad8 , std::__ndk1::allocator > const&, cv::Mat const&)@@Base+0x65c> │ │ ldr r0, [sp, #24] │ │ blx 1fe100 │ │ blx 1fe130 │ │ stc 0, cr0, [r8], {8} │ │ subs r6, #67 @ 0x43 │ │ - vcvt.u32.f32 d25, d20, #15 │ │ + vcgt.f8 d24, d30, #0 │ │ @ instruction: 0xfff0ddb7 │ │ vcvt.f32.u32 d19, d15, #15 │ │ - vcvt.u32.f32 d25, d0, #15 │ │ + vcgt.f8 d24, d10, #0 │ │ @ instruction: 0xfff0dd93 │ │ vclt.f8 q15, q14, #0 │ │ movs r0, r1 │ │ adds r4, r3, r2 │ │ Address 0x17dafe is out of bounds. │ │ │ │ │ │ @@ -318086,18 +318088,18 @@ │ │ mov r0, r8 │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ b.n 17db78 , std::__ndk1::allocator > const&, cv::SparseMat const&)@@Base+0x78> │ │ movs r0, r1 │ │ ldrb r1, [r5, r2] │ │ - @ instruction: 0xfff1aaf3 │ │ + vqrdmlsh.s q12, , d29[0] │ │ vrshr.u32 d27, d2, #16 │ │ vcvt.u16.f16 d16, d4, #15 │ │ - @ instruction: 0xfff2a8fb │ │ + @ instruction: 0xfff28df5 │ │ vshr.u32 d27, d10, #16 │ │ vshr.u64 q15, q5, #15 │ │ movs r0, r1 │ │ │ │ 0017e08c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -318378,28 +318380,28 @@ │ │ ldrne r0, [sp, #48] @ 0x30 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ svc 250 @ 0xfa │ │ movs r0, r1 │ │ ldr r4, [r6, r6] │ │ vcvt.f16.u16 d31, d17, #15 │ │ - vrsubhn.i d30, , q14 │ │ + vtbl.8 d28, {d17-d20}, d22 │ │ vcvt.u16.f16 q13, q11, #16 │ │ - @ instruction: 0xfff1db16 │ │ + vshr.u32 d28, d0, #15 │ │ vrsra.u32 , , #16 │ │ vceq.f8 d28, d19, #0 │ │ vrshr.u64 , , #15 │ │ - vrsubhn.i d30, , q6 │ │ + vtbl.8 d28, {d17-d20}, d6 │ │ vcvt.u16.f16 q13, q3, #16 │ │ - @ instruction: 0xfff1dad1 │ │ - vqshlu.s64 d30, d14, #48 @ 0x30 │ │ - vpadal.s8 q15, q6 │ │ + vqrdmlsh.s , , d11[0] │ │ + @ instruction: 0xfff0cb98 │ │ + vtbx.8 d28, {d0-d3}, d6 │ │ vcvt.u16.f16 d26, d6, #16 │ │ - vqshlu.s64 q15, q1, #49 @ 0x31 │ │ - vpadal.s8 q15, q14 │ │ + vtbx.8 d28, {d17-d20}, d12 │ │ + vtbx.8 d28, {d0-d3}, d22 │ │ vcvt.u16.f16 d26, d22, #16 │ │ vcvt.f32.u32 d29, d22, #15 │ │ movs r0, r1 │ │ │ │ 0017e3a8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -318751,29 +318753,29 @@ │ │ nop │ │ bgt.n 17e6f4 │ │ movs r0, r1 │ │ bgt.n 17e6d0 │ │ movs r0, r1 │ │ ldrsb r6, [r1, r2] │ │ vtbx.8 d31, {d1}, d3 │ │ - vrshr.u64 d30, d30, #15 │ │ + vqshl.u64 d28, d24, #49 @ 0x31 │ │ vtbl.8 d26, {d16-d17}, d8 │ │ - vneg.f8 , │ │ - vrshr.u64 q15, q8, #16 │ │ - vrshr.u64 d30, d14, #16 │ │ + vqdmulh.s , , d25[0] │ │ + vqneg.s8 q14, q13 │ │ + vqshl.u64 d28, d8, #48 @ 0x30 │ │ vtbx.8 d26, {d0-d1}, d24 │ │ vrshr.u32 d28, d29, #15 │ │ vcvt.f32.u32 d24, d4, #15 │ │ - vrshr.u32 q15, q15, #15 │ │ + vqshl.u32 q14, q12, #17 │ │ vtbx.8 d26, {d0-d1}, d8 │ │ vtbl.8 d31, {d17}, d18 │ │ - vrshr.u64 q15, q7, #15 │ │ + vqshl.u64 q14, q4, #49 @ 0x31 │ │ vtbl.8 d26, {d16-d17}, d24 │ │ vrshr.u64 d23, d4, #15 │ │ - vrshr.u64 q15, q15, #15 │ │ + vqshl.u64 q14, q12, #49 @ 0x31 │ │ vtbx.8 d26, {d16-d17}, d8 │ │ vtbl.8 d29, {d17-d19}, d8 │ │ movs r0, r1 │ │ │ │ 0017e788 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -322631,18 +322633,18 @@ │ │ ldrne r0, [sp, #24] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ cbz r0, 180f9e >&)@@Base+0x225e> │ │ movs r0, r1 │ │ subs r2, #112 @ 0x70 │ │ - @ instruction: 0xfff179db │ │ + @ instruction: 0xfff15ed5 │ │ vsli.64 d27, d22, #48 @ 0x30 │ │ vqshl.u64 d26, d2, #49 @ 0x31 │ │ - @ instruction: 0xfff179b9 │ │ + @ instruction: 0xfff15eb3 │ │ vsli.64 d27, d4, #48 @ 0x30 │ │ vqshrun.s64 d18, , #15 │ │ vsra.u64 , q1, #16 │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -322895,20 +322897,20 @@ │ │ b.n 1811c2 >&)@@Base+0x2482> │ │ add r0, sp, #4 │ │ bl cf458 , std::__ndk1::allocator > const&, char, bool) const@@Base+0x2e8> │ │ blx 1fe130 │ │ cbz r6, 1811d4 >&)@@Base+0x2494> │ │ movs r0, r1 │ │ adds r7, r2, r1 │ │ - vceq.i8 d25, d9, #0 │ │ + vclt.f8 d23, d3, #0 │ │ vsri.64 , q14, #16 │ │ @ instruction: 0xfff1afd4 │ │ movs r0, r1 │ │ lsls r2, r6, #15 │ │ - @ instruction: 0xfff18f2d │ │ + vcgt.f8 d23, d23, #0 │ │ aese.8 , q8 │ │ @ instruction: 0xfff1af2e │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #20 │ │ @@ -323130,29 +323132,29 @@ │ │ nop │ │ add r6, sp, #600 @ 0x258 │ │ movs r0, r1 │ │ asrs r3, r3, #28 │ │ vqshlu.s64 , , #48 @ 0x30 │ │ vshr.u64 , q7, #16 │ │ vtbx.8 d21, {d17-d18}, d8 │ │ - vqshl.u32 d30, d31, #17 │ │ + vcvt.f16.u16 d28, d25, #15 │ │ vpadal.u8 d17, d29 │ │ vshr.u64 d27, d26, #16 │ │ vtbl.8 d25, {d17}, d2 │ │ @ instruction: 0xfff1acfe │ │ movs r0, r1 │ │ add r4, sp, #912 @ 0x390 │ │ movs r0, r1 │ │ ldr r0, [r0, #4] │ │ ldr r2, [r0, #0] │ │ ldr r1, [pc, #4] @ (181460 >&)@@Base+0x2720>) │ │ ldr r2, [r2, #12] │ │ add r1, pc │ │ bx r2 │ │ - stmia r3!, {r0, r1, r4, r7} │ │ + add r0, sp, #564 @ 0x234 │ │ vsli.64 , q8, #48 @ 0x30 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #36 @ 0x24 │ │ str r2, [sp, #12] │ │ mov r5, r0 │ │ ldr r0, [pc, #816] @ (1817a4 >&)@@Base+0x2a64>) │ │ @@ -323479,34 +323481,34 @@ │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ add r4, sp, #128 @ 0x80 │ │ movs r0, r1 │ │ cmp r5, #119 @ 0x77 │ │ - vqrshrn.u64 d24, q13, #16 │ │ + vcvt.f32.u32 q11, q10, #16 │ │ vqrdmulh.s q13, q0, d4[0] │ │ vsubl.u , d17, d15 │ │ vceq.i8 d17, d5, #0 │ │ - @ instruction: 0xfff1899c │ │ + @ instruction: 0xfff16e96 │ │ vqrdmulh.s q13, q0, d22[0] │ │ vcvt.u16.f16 d22, d12, #15 │ │ - vtbx.8 d24, {d17-d20}, d24 │ │ + vcge.s8 , q9, #0 │ │ @ instruction: 0xfff0afb2 │ │ - vneg.s8 , │ │ - vtbx.8 d24, {d16-d17}, d16 │ │ + @ instruction: 0xfff178bf │ │ + @ instruction: 0xfff06eda │ │ @ instruction: 0xfff0adaa │ │ vqrshrn.u64 d28, q4, #15 │ │ - vtbx.8 d24, {d1-d4}, d6 │ │ + vcgt.s8 , q0, #0 │ │ vcvt.u32.f32 d26, d0, #16 │ │ vcle.f8 , , #0 │ │ - @ instruction: 0xfff189be │ │ + @ instruction: 0xfff16eb8 │ │ @ instruction: 0xfff0ad88 │ │ vtbl.8 d27, {d1-d4}, d0 │ │ - vtbl.8 d24, {d1-d3}, d2 │ │ + @ instruction: 0xfff16efc │ │ vqrdmulh.s q13, q8, d12[0] │ │ vtbx.8 d26, {d17-d18}, d24 │ │ movs r0, r1 │ │ push {r7, lr} │ │ mov r7, sp │ │ sub sp, #16 │ │ mov ip, r1 │ │ @@ -323923,35 +323925,35 @@ │ │ itt ne │ │ ldrne r0, [sp, #96] @ 0x60 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ add r0, sp, #24 │ │ movs r0, r1 │ │ - pop {r3, r4, r5, r6, r7} │ │ + add r1, pc, #968 @ (adr r1, 181fe8 >&)@@Base+0x32a8>) │ │ @ instruction: 0xfff00fdc │ │ @ instruction: 0xfff0a99e │ │ - vtbl.8 d23, {d17-d18}, d24 │ │ + @ instruction: 0xfff15ea2 │ │ @ instruction: 0xfff00fb2 │ │ vqrshrn.u64 d26, q10, #16 │ │ - vshr.u32 d31, d16, #15 │ │ + vceq.f8 d29, d26, #0 │ │ vcvt.u32.f32 d17, d28, #16 │ │ @ instruction: 0xfff10f8c │ │ vtbx.8 d26, {d0-d1}, d14 │ │ vqrdmulh.s , , d26[0] │ │ - @ instruction: 0xfff079f2 │ │ + vqrdmlah.s , q8, d28[0] │ │ @ instruction: 0xfff00ffc │ │ @ instruction: 0xfff0a9be │ │ vsri.32 q14, , #15 │ │ vcgt.s8 d17, d18, #0 │ │ vtbx.8 d26, {d16-d17}, d20 │ │ - @ instruction: 0xfff1ed9e │ │ + vrshr.u64 d29, d8, #15 │ │ vqrdmlsh.s q8, q0, d30[0] │ │ vqshrn.u64 d26, q8, #16 │ │ - vcle.s8 d26, d17, #0 │ │ + vqshlu.s64 d24, d11, #49 @ 0x31 │ │ vrev64.8 , q4 │ │ vtbl.8 d26, {d0-d2}, d10 │ │ vqshlu.s32 d26, d10, #17 │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -324218,21 +324220,21 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ add r3, pc, #352 @ (adr r3, 182034 >&)@@Base+0x32f4>) │ │ movs r0, r1 │ │ stmia r0!, {r0, r1, r6, r7} │ │ - vcvt.f16.u16 d24, d2, #15 │ │ + vceq.i8 d23, d12, #0 │ │ vpadal.s8 d26, d14 │ │ - vrsubhn.i d23, , q6 │ │ - vcvt.f16.u16 q12, q7, #16 │ │ + vtbl.8 d21, {d17-d20}, d6 │ │ + vsra.u32 , q4, #16 │ │ vqshlu.s32 q13, q5, #16 │ │ vtbx.8 d19, {d17-d18}, d29 │ │ - vcvt.f16.u16 d24, d24, #15 │ │ + vsra.u32 d23, d18, #15 │ │ vqshlu.s32 d26, d20, #16 │ │ vclt.s8 q13, q12, #0 │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #44 @ 0x2c │ │ @@ -324945,51 +324947,51 @@ │ │ @ instruction: 0xfff19fa0 │ │ vtbl.8 d27, {d17-d18}, d5 │ │ @ instruction: 0xfff16b3d │ │ vcvt.u32.f32 , q12, #15 │ │ vclt.s8 , , #0 │ │ vqrdmulh.s q11, , d29[0] │ │ vclt.s8 d26, d24, #0 │ │ - vshll.u32 , d6, #17 │ │ + vcvt.u32.f32 d23, d0, #15 │ │ @ instruction: 0xfff06e25 │ │ vclt.s8 q13, q8, #0 │ │ vrshr.u64 , q1, #15 │ │ @ instruction: 0xfff06d91 │ │ vcle.s8 q13, q6, #0 │ │ @ instruction: 0xfff1bb3d │ │ @ instruction: 0xfff16cf3 │ │ vceq.i8 d26, d30, #0 │ │ - vceq.i8 d28, d17, #0 │ │ + vqshlu.s32 d26, d11, #17 │ │ vqrdmulh.s q11, q0, d21[0] │ │ vcle.s8 d26, d16, #0 │ │ @ instruction: 0xfff1ae23 │ │ vmull.u q11, d17, d23 │ │ vcge.s8 q13, q9, #0 │ │ - vrsra.u64 , , #15 │ │ + @ instruction: 0xfff138f9 │ │ vqdmulh.s q11, q8, d13[0] │ │ vceq.i8 d26, d8, #0 │ │ - vcgt.f8 d27, d18, #0 │ │ + vqshrn.u64 d25, q6, #15 │ │ vmull.u q11, d16, d1 │ │ vshr.u64 d26, d28, #15 │ │ vdup.8 q11, d22[0] │ │ vcvt.f16.u16 d22, d19, #15 │ │ vcgt.s8 q13, q15, #0 │ │ vcle.s8 , q14, #0 │ │ @ instruction: 0xfff16db9 │ │ vsra.u64 q13, q10, #15 │ │ - vcgt.s8 q14, , #0 │ │ + vceq.f8 q13, , #0 │ │ vqdmulh.s q11, q0, d19[0] │ │ vshr.u64 d26, d14, #15 │ │ - vcle.s8 d23, d8, #0 │ │ + vrsubhn.i d21, , q1 │ │ vcvt.u16.f16 d22, d9, #16 │ │ vsra.u32 q13, q2, #15 │ │ - vsli.64 q15, q11, #49 @ 0x31 │ │ + @ instruction: 0xfff1caf0 │ │ vcvt.u16.f16 d22, d31, #16 │ │ vsra.u32 q13, q13, #15 │ │ - vsri.64 d30, d2, #15 │ │ + vtbl.8 d28, {d17-d18}, d12 │ │ @ instruction: 0xfff06bdb │ │ vshr.u32 d26, d6, #15 │ │ vshr.u32 q13, , #15 │ │ @ instruction: 0xfff16bb5 │ │ @ instruction: 0xfff19ff0 │ │ @ instruction: 0xfff19e8a │ │ movs r0, r1 │ │ @@ -325477,17 +325479,17 @@ │ │ bl 181d30 >&)@@Base+0x2ff0> │ │ mov r1, r0 │ │ cbnz r1, 182b94 >&)@@Base+0x3e54> │ │ b.n 182e68 >&)@@Base+0x4128> │ │ nop │ │ ldrh r7, [r0, #54] @ 0x36 │ │ vcvt.u16.f16 d17, d7, #15 │ │ - vrsra.u32 d29, d21, #16 │ │ + vtbl.8 d27, {d0}, d31 │ │ vqdmulh.s q15, q0, d14[0] │ │ - @ instruction: 0xfff06b54 │ │ + vrev64.8 , q7 │ │ vshll.u32 q13, d11, #16 │ │ mov r0, r8 │ │ mov r1, r5 │ │ bl 1826a0 >&)@@Base+0x3960> │ │ mov r1, r0 │ │ add r0, sp, #32 │ │ add r2, sp, #80 @ 0x50 │ │ @@ -326001,72 +326003,72 @@ │ │ ldrb.w r0, [sp, #96] @ 0x60 │ │ lsls r0, r0, #31 │ │ beq.n 18306e >&)@@Base+0x432e> │ │ ldr r0, [sp, #104] @ 0x68 │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ - ldrb r5, [r7, #23] │ │ - vtbl.8 d22, {d0}, d15 │ │ + str r7, [r6, #44] @ 0x2c │ │ + @ instruction: 0xfff04d09 │ │ vqshl.u64 d25, d26, #48 @ 0x30 │ │ vcvt.f32.u32 , , #15 │ │ - vneg.f8 q11, │ │ + vqdmulh.s q10, , d19[0] │ │ vqshl.u64 d25, d4, #48 @ 0x30 │ │ vsra.u32 , , #15 │ │ - vneg.f8 q11, │ │ + @ instruction: 0xfff14cbd │ │ vqabs.s8 , q15 │ │ vtbx.8 d25, {d17-d18}, d22 │ │ movs r0, r1 │ │ - str r0, [r4, #84] @ 0x54 │ │ - vmvn d22, d3 │ │ + ldr r2, [pc, #360] @ (183208 >&)@@Base+0x44c8>) │ │ + @ instruction: 0xfff04a7d │ │ vcnt.8 d25, d30 │ │ - vabs.f8 d22, d2 │ │ - vqabs.s8 d22, d19 │ │ + @ instruction: 0xfff14bfc │ │ + vcvt.f16.u16 d20, d13, #16 │ │ vpadal.u8 , q7 │ │ - vqrdmlsh.s , , d26[0] │ │ - vqshl.u64 d22, d5, #48 @ 0x30 │ │ + vcgt.f8 q13, q10, #0 │ │ + vmull.u q10, d16, d15 │ │ vqabs.s8 , q0 │ │ vabs.f8 , q8 │ │ - vqshlu.s64 q11, , #49 @ 0x31 │ │ + @ instruction: 0xfff14bf7 │ │ vpadal.u8 d25, d24 │ │ @ instruction: 0xfff11b58 │ │ - vqshlu.s64 q11, , #49 @ 0x31 │ │ + @ instruction: 0xfff14bd9 │ │ vpadal.u8 d25, d10 │ │ - vclt.f8 q11, q15, #0 │ │ - vpadal.u8 d22, d15 │ │ + vtbx.8 d20, {d1-d4}, d24 │ │ + vtbl.8 d20, {d16-d19}, d9 │ │ vqshlu.s32 d25, d26, #16 │ │ vclt.s8 q9, , #0 │ │ - vpadal.s8 q11, │ │ + vtbx.8 d20, {d0-d3}, d19 │ │ vqshlu.s32 d25, d4, #16 │ │ - vtbx.8 d28, {d17-d20}, d25 │ │ - vsli.64 q11, , #48 @ 0x30 │ │ + vcge.s8 , , #0 │ │ + @ instruction: 0xfff04af1 │ │ vmvn d25, d18 │ │ vcvt.u32.f32 d26, d7, #15 │ │ - vsli.32 q11, , #17 │ │ + @ instruction: 0xfff14a57 │ │ vcnt.8 d25, d8 │ │ vqshlu.s64 d30, d18, #49 @ 0x31 │ │ - vsli.64 q11, , #48 @ 0x30 │ │ + vtbx.8 d20, {d16-d18}, d11 │ │ vsli.32 , q14, #16 │ │ - vsli.64 q11, q7, #49 @ 0x31 │ │ - vmvn d22, d27 │ │ + @ instruction: 0xfff14ad8 │ │ + vtbl.8 d20, {d16-d18}, d21 │ │ vsli.32 , q3, #16 │ │ - vshll.u32 q10, d26, #17 │ │ - vqabs.s8 q11, │ │ + vcvt.u32.f32 d18, d20, #15 │ │ + vqdmulh.s q10, q0, d25[0] │ │ vqshl.u32 d25, d10, #16 │ │ vcvt.f16.u16 q8, q12, #15 │ │ - vqshlu.s64 d22, d21, #49 @ 0x31 │ │ + vtbl.8 d20, {d17-d20}, d31 │ │ vpadal.s8 , q8 │ │ vqrshrun.s64 d30, , #15 │ │ - vqabs.s8 q11, │ │ + vqdmulh.s q10, q0, d3[0] │ │ vqshlu.s64 , q10, #48 @ 0x30 │ │ vtbl.8 d16, {d17-d20}, d20 │ │ - vclt.f8 q11, , #0 │ │ + @ instruction: 0xfff14b3d │ │ vmvn , q15 │ │ @ instruction: 0xfff1afd7 │ │ - vqshlu.s32 d22, d13, #17 │ │ + @ instruction: 0xfff14b17 │ │ vmvn , q4 │ │ vneg.s8 , q4 │ │ movs r0, r1 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ mov r5, r0 │ │ movs r0, #20 │ │ @@ -326692,20 +326694,20 @@ │ │ ldrne r0, [sp, #24] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrh r0, [r1, #26] │ │ movs r0, r1 │ │ asrs r4, r1, #9 │ │ - vsra.u64 d21, d23, #15 │ │ + vqshlu.s64 d19, d17, #49 @ 0x31 │ │ vqrshrun.s64 d26, , #16 │ │ vqrdmlsh.s , , d30[0] │ │ - vsra.u64 d21, d5, #15 │ │ + vrsubhn.i d19, , │ │ vqshrun.s64 d26, , #16 │ │ - vtbx.8 d22, {d1-d3}, d15 │ │ + vqrdmlsh.s q10, , d9[0] │ │ @ instruction: 0xfff0899c │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #28 │ │ mov r4, r0 │ │ @@ -327040,30 +327042,30 @@ │ │ ldrne r0, [sp, #20] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrh r2, [r6, #6] │ │ movs r0, r1 │ │ bl 1b7aa0 , std::__ndk1::allocator >::compare(unsigned int, unsigned int, char const*) const@@Base+0x8> │ │ - ldr r5, [r4, #12] │ │ + ldr r5, [pc, #892] @ (183e40 >&)@@Base+0x5100>) │ │ vqshl.u64 d26, d11, #48 @ 0x30 │ │ vtbx.8 d16, {d1-d3}, d19 │ │ - vqshlu.s32 d22, d29, #16 │ │ + @ instruction: 0xfff04b37 │ │ vsri.64 q13, , #16 │ │ - vshr.u64 d23, d4, #15 │ │ - vpadal.u8 d22, d21 │ │ + vcle.f8 d21, d14, #0 │ │ + @ instruction: 0xfff04b9f │ │ vsli.32 q13, , #16 │ │ - vqshlu.s32 q11, , #17 │ │ - vqshlu.s32 q11, , #16 │ │ + @ instruction: 0xfff14b71 │ │ + @ instruction: 0xfff04b59 │ │ vsli.32 d26, d5, #16 │ │ vcle.f8 d21, d8, #0 │ │ - vrsubhn.i d22, , │ │ + @ instruction: 0xfff14b7d │ │ vsli.32 d26, d25, #16 │ │ @ instruction: 0xfff18ad1 │ │ - vqshl.u32 d22, d25, #17 │ │ + vcvt.f16.u16 d20, d19, #15 │ │ vmvn q13, │ │ vqshlu.s64 d24, d14, #49 @ 0x31 │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #20 │ │ @@ -327622,35 +327624,35 @@ │ │ beq.n 18405a >&)@@Base+0x531a> │ │ ldr r0, [sp, #40] @ 0x28 │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ strh r4, [r4, #26] │ │ movs r0, r1 │ │ - strb r6, [r7, r4] │ │ + subs r2, #56 @ 0x38 │ │ vtbx.8 d30, {d0-d3}, d10 │ │ vqrdmlsh.s32 , , d15[0] │ │ vqshl.u32 d16, d9, #17 │ │ @ instruction: 0xfff0aeb8 │ │ - vtbx.8 d25, {d1-d3}, d26 │ │ + vqrdmlsh.s , , d20[0] │ │ vpaddl.s8 q11, q14 │ │ - vtbx.8 d24, {d17-d18}, d3 │ │ + @ instruction: 0xfff16ebd │ │ @ instruction: 0xfff0eafe │ │ @ instruction: 0xffef9f83 │ │ vqshlu.s64 d16, d25, #49 @ 0x31 │ │ - vtbl.8 d25, {d0-d2}, d4 │ │ + @ instruction: 0xfff07efe │ │ vpaddl.s8 d22, d6 │ │ - vcle.f8 , q7, #0 │ │ + vtbx.8 d19, {d17-d19}, d8 │ │ @ instruction: 0xfff0eb70 │ │ @ instruction: 0xffef9ff5 │ │ @ instruction: 0xfff1aef2 │ │ vrshr.u32 q10, q10, #15 │ │ vtbl.8 d30, {d1-d4}, d20 │ │ @ instruction: 0xffef9fa9 │ │ - @ instruction: 0xfff18b3c │ │ + vshr.u32 d23, d22, #15 │ │ vpadal.u8 d31, d3 │ │ @ instruction: 0xffefead8 │ │ vcvt.u32.f32 , , #17 │ │ vceq.i8 q12, q1, #0 │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -327745,15 +327747,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrb r2, [r0, #31] │ │ movs r0, r1 │ │ - strh r2, [r1, r6] │ │ + subs r0, #132 @ 0x84 │ │ vcvt.u32.f32 q8, q8, #16 │ │ vcvt.f32.u32 d25, d11, #16 │ │ vabs.s8 d19, d22 │ │ vqrdmlsh.s q8, , d8[0] │ │ @ instruction: 0xfff09df3 │ │ @ instruction: 0xfff17f8c │ │ movs r0, r1 │ │ @@ -327928,28 +327930,28 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldrb r4, [r7, #26] │ │ movs r0, r1 │ │ - str r4, [r5, r7] │ │ - vqshl.u64 d22, d30, #48 @ 0x30 │ │ + adds r6, #230 @ 0xe6 │ │ + @ instruction: 0xfff04cb8 │ │ vcvt.f16.u16 , , #16 │ │ vmlal.u q12, d17, d27[0] │ │ - vqshrun.s64 d22, q6, #15 │ │ + vcvt.u16.f16 d20, d6, #15 │ │ @ instruction: 0xfff09cdb │ │ vqrdmulh.s , , d8[0] │ │ movs r0, r1 │ │ - add r2, pc, #44 @ (adr r2, 1843a8 >&)@@Base+0x5668>) │ │ - vqrshrun.s64 d22, q0, #16 │ │ + strh r5, [r0, #56] @ 0x38 │ │ + vqrdmulh.s q10, q0, d10[0] │ │ @ instruction: 0xfff09d0f │ │ @ instruction: 0xfff15d29 │ │ - @ instruction: 0xfff1a9dc │ │ - vqneg.s8 d22, d14 │ │ + @ instruction: 0xfff18ed6 │ │ + vmull.u q10, d16, d8 │ │ vqdmulh.s , q0, d13[0] │ │ vsli.64 , q8, #49 @ 0x31 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #92 @ 0x5c │ │ strd r3, r2, [sp, #28] │ │ cmp r1, #0 │ │ @@ -328311,23 +328313,23 @@ │ │ bne.w 18490e >&)@@Base+0x5bce> │ │ b.n 184b40 >&)@@Base+0x5e00> │ │ ldr r0, [sp, #36] @ 0x24 │ │ mov.w fp, #9 │ │ movs r4, #0 │ │ add.w sl, r0, #8 │ │ b.n 18478a >&)@@Base+0x5a4a> │ │ - str r4, [sp, #140] @ 0x8c │ │ + ldrb r5, [r3, #4] │ │ vrev64.8 d29, d10 │ │ vpaddl.s8 d23, d27 │ │ vtbx.8 d28, {d17-d18}, d26 │ │ - vqshlu.s64 d27, d13, #48 @ 0x30 │ │ + @ instruction: 0xfff09b97 │ │ vshr.u32 q8, , #16 │ │ @ instruction: 0xfff05efa │ │ vqshl.u64 d25, d27, #49 @ 0x31 │ │ - @ instruction: 0xfff14e03 │ │ + vrshr.u64 , , #15 │ │ vqrshrun.s64 d25, , #16 │ │ vtbl.8 d18, {d1-d2}, d18 │ │ beq.w 1848dc >&)@@Base+0x5b9c> │ │ strb.w r1, [sl, r4] │ │ adds r4, #1 │ │ mov r5, r0 │ │ cmp.w r4, #4096 @ 0x1000 │ │ @@ -328782,21 +328784,21 @@ │ │ mov r0, r5 │ │ mov r1, r6 │ │ mov r3, sl │ │ bl 184fb4 >&)@@Base+0x6274> │ │ mov r6, r0 │ │ b.n 184c52 >&)@@Base+0x5f12> │ │ str r5, [r6, #40] @ 0x28 │ │ - vdup.8 q10, d5[0] │ │ + vsra.u32 d19, d31, #15 │ │ vqshlu.s64 d25, d19, #48 @ 0x30 │ │ - @ instruction: 0xfff1bff2 │ │ - vtbl.8 d20, {d16-d19}, d27 │ │ + vcge.f8 q13, q14, #0 │ │ + vrev32.8 d19, d21 │ │ vqshlu.s32 d25, d9, #16 │ │ vqshlu.s64 d21, d23, #49 @ 0x31 │ │ - @ instruction: 0xfff14b75 │ │ + vcgt.s8 , , #0 │ │ vmvn , │ │ vqshrun.s64 d31, q3, #15 │ │ lsrs r1, r0, #12 │ │ cmp r0, #45 @ 0x2d │ │ bne.w 184e46 >&)@@Base+0x6106> │ │ ldr r1, [r5, #4] │ │ strd r9, r9, [sp, #40] @ 0x28 │ │ @@ -329123,57 +329125,57 @@ │ │ ldrb.w r0, [sp, #72] @ 0x48 │ │ lsls r0, r0, #31 │ │ beq.n 184f02 >&)@@Base+0x61c2> │ │ ldr r0, [sp, #80] @ 0x50 │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ - ldrb r0, [r4, #24] │ │ + str r2, [r3, #48] @ 0x30 │ │ vqdmulh.s , q8, d26[0] │ │ movs r0, r1 │ │ - blx r4 │ │ - vqneg.s8 q10, │ │ + cmp r4, #154 @ 0x9a │ │ + @ instruction: 0xfff02cbd │ │ vrshr.u32 d25, d17, #16 │ │ vabs.f8 q9, │ │ - vqshl.u32 q10, , #17 │ │ + vdup.8 q9, d31[0] │ │ @ instruction: 0xfff091e3 │ │ - vabs.f8 d20, d26 │ │ - vqabs.s8 q10, │ │ + vdup.8 d18, d20[0] │ │ + vqdmulh.s q9, q0, d7[0] │ │ vsra.u64 d25, d27, #16 │ │ vtbl.8 d23, {d1-d4}, d22 │ │ movs r0, r1 │ │ - add r5, sp, #556 @ 0x22c │ │ - vqshl.u64 d20, d11, #48 @ 0x30 │ │ + str r2, [sp, #532] @ 0x214 │ │ + @ instruction: 0xfff02c95 │ │ vpaddl.s8 d25, d9 │ │ vabs.s8 d21, d29 │ │ - vneg.f8 q10, │ │ + vqdmulh.s q9, , d21[0] │ │ vrshr.u32 , , #16 │ │ vrsra.u32 , , #15 │ │ - vqshrun.s64 d20, , #15 │ │ + @ instruction: 0xfff12d0d │ │ vpaddl.u8 d25, d1 │ │ vqrshrun.s64 d17, q9, #15 │ │ - vrsubhn.i d20, , │ │ + vtbl.8 d18, {d17-d20}, d5 │ │ vshr.u64 , , #16 │ │ - vabs.f8 d20, d2 │ │ - vqabs.s8 d20, d21 │ │ + @ instruction: 0xfff12bfc │ │ + vcvt.f16.u16 d18, d15, #16 │ │ vsra.u64 d25, d3, #16 │ │ vcgt.f8 d19, d30, #0 │ │ - vqshlu.s64 q10, , #49 @ 0x31 │ │ + @ instruction: 0xfff12bd1 │ │ vrev16.8 , │ │ - vqshlu.s64 q10, q6, #49 @ 0x31 │ │ - vqshlu.s64 q10, , #48 @ 0x30 │ │ + @ instruction: 0xfff12bd6 │ │ + @ instruction: 0xfff02bf9 │ │ vrev16.8 , │ │ vqshlu.s64 d31, d13, #49 @ 0x31 │ │ - vmlsl.u32 q10, d15, d3[1] │ │ + @ instruction: 0xffef2b5d │ │ vshr.u64 , , #16 │ │ vcvt.u16.f16 d21, d25, #15 │ │ - vqshlu.s64 d20, d17, #49 @ 0x31 │ │ + vtbl.8 d18, {d17-d20}, d27 │ │ vsra.u32 d25, d15, #16 │ │ vtbx.8 d23, {d17}, d7 │ │ - vtbx.8 d20, {d1}, d9 │ │ + vqrdmulh.s q9, , d3[0] │ │ vrshr.u64 d25, d23, #16 │ │ vsli.32 d23, d4, #17 │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #44 @ 0x2c │ │ @@ -329346,25 +329348,25 @@ │ │ lsls r0, r0, #31 │ │ beq.n 185158 >&)@@Base+0x6418> │ │ ldr r0, [sp, #24] │ │ blx 1fe100 │ │ blx 1fe130 │ │ strb r4, [r2, #3] │ │ movs r0, r1 │ │ - add r2, r7 │ │ - vshr.u32 d21, d21, #16 │ │ + cmp r1, #52 @ 0x34 │ │ + vcnt.8 d19, d31 │ │ vqrdmlah.s q12, q8, d11[0] │ │ @ instruction: 0xfff1fff0 │ │ - vqrdmlsh.s32 q10, , d3[0] │ │ + vsri.64 d19, d29, #17 │ │ vcvt.f32.u32 q12, , #16 │ │ - vdup.8 , d11[0] │ │ - vrev64.8 d21, d15 │ │ + vceq.i8 q12, , #0 │ │ + vcnt.8 d19, d9 │ │ @ instruction: 0xfff08ea5 │ │ - vtbl.8 d27, {d17}, d3 │ │ - vqrdmlsh.s q10, q8, d25[0] │ │ + vcvt.u16.f16 , , #15 │ │ + vclz.i8 , │ │ vcvt.f32.u32 q12, , #16 │ │ vshr.u32 d23, d6, #15 │ │ movs r0, r1 │ │ │ │ 00185194 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -330012,18 +330014,18 @@ │ │ beq.w 185658 │ │ b.n 1855e8 │ │ ldr.w r4, [r7, #-196] │ │ ldr.w r0, [sp, #2340] @ 0x924 │ │ lsls r1, r0, #17 │ │ bmi.n 18593c │ │ b.n 18594c │ │ - add r5, pc, #452 @ (adr r5, 185abc ) │ │ + ldrh r3, [r5, #18] │ │ @ instruction: 0xfff089f8 │ │ vcge.f8 q15, , #0 │ │ - vrshr.u32 d24, d1, #16 │ │ + vqabs.s8 d22, d11 │ │ @ instruction: 0xfff089bc │ │ vsri.64 d30, d17, #15 │ │ vpadal.s8 d20, d16 │ │ ldr r3, [sp, #96] @ 0x60 │ │ movs r1, #0 │ │ add.w r2, fp, r0, lsl #3 │ │ sub.w r1, r1, r4, lsl #3 │ │ @@ -331716,20 +331718,20 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ asrs r2, r3, #18 │ │ movs r0, r1 │ │ ldrsb r2, [r2, r1] │ │ movs r0, r1 │ │ bge.n 186afa │ │ - vmull.p64 q11, d31, d1 │ │ + vrsra.u32 , , #17 │ │ vrev64.8 , │ │ vsri.32 d17, d22, #16 │ │ movs r0, r1 │ │ @ instruction: 0xb87e │ │ - vmull.p64 q11, d15, d17 │ │ + vrsra.u32 d21, d11, #17 │ │ vqrdmlsh.s q14, q8, d29[0] │ │ vsli.64 d21, d26, #48 @ 0x30 │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ @@ -331851,16 +331853,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 1fe100 │ │ blx 1fe130 │ │ strb r4, [r2, r4] │ │ movs r0, r1 │ │ - subs r6, #112 @ 0x70 │ │ - @ instruction: 0xfff028d2 │ │ + movs r3, #106 @ 0x6a │ │ + vqrdmulh.s q8, q8, d12[0] │ │ vcvt.f32.u32 q14, , #16 │ │ vcls.s8 d21, d16 │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ @@ -331989,16 +331991,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 1fe100 │ │ blx 1fe130 │ │ strh r0, [r6, r6] │ │ movs r0, r1 │ │ - subs r4, #252 @ 0xfc │ │ - vqshl.u32 q9, q7, #16 │ │ + movs r1, #246 @ 0xf6 │ │ + vcvt.f16.u16 q8, q4, #16 │ │ @ instruction: 0xfff0ccdd │ │ vpaddl.u8 d21, d28 │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ @@ -332136,16 +332138,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 1fe100 │ │ blx 1fe130 │ │ strh r4, [r7, r0] │ │ movs r0, r1 │ │ - subs r3, #104 @ 0x68 │ │ - vmvn q9, q5 │ │ + movs r0, #98 @ 0x62 │ │ + vtbx.8 d16, {d16-d18}, d4 │ │ vtbx.8 d28, {d0-d3}, d9 │ │ vsra.u32 d21, d8, #16 │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ @@ -332273,16 +332275,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ str r0, [r5, r2] │ │ movs r0, r1 │ │ - subs r1, #250 @ 0xfa │ │ - vsri.32 q9, q6, #16 │ │ + subs r4, r6, #3 │ │ + vqrshrn.u64 d16, q3, #16 │ │ @ instruction: 0xfff0c9db │ │ @ instruction: 0xfff04faa │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ @@ -332418,16 +332420,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldr r7, [pc, #224] @ (1873cc ) │ │ movs r0, r1 │ │ - subs r0, #76 @ 0x4c │ │ - vpaddl.u8 d18, d30 │ │ + adds r6, r0, #5 │ │ + vqneg.s8 d16, d24 │ │ vtbl.8 d28, {d0}, d29 │ │ @ instruction: 0xfff04dfc │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ @@ -332561,16 +332563,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r5, [pc, #560] @ (1876a4 ) │ │ movs r0, r1 │ │ - adds r6, #198 @ 0xc6 │ │ - vrev16.8 d18, d24 │ │ + subs r0, r0, r7 │ │ + vpadal.s8 d16, d18 │ │ vpadal.u8 d28, d23 │ │ vcvt.f16.u16 q10, q11, #16 │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ @@ -332707,16 +332709,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldr r4, [pc, #16] @ (18761c ) │ │ movs r0, r1 │ │ - adds r5, #44 @ 0x2c │ │ - @ instruction: 0xfff01f8e │ │ + subs r6, r4, r0 │ │ + vclz.i8 d16, d8 │ │ vcnt.8 d28, d13 │ │ @ instruction: 0xfff04adc │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ @@ -332843,16 +332845,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ ldr r2, [pc, #432] @ (18793c ) │ │ movs r0, r1 │ │ - adds r3, #174 @ 0xae │ │ - vcvt.f32.u32 d17, d0, #16 │ │ + adds r0, r5, r2 │ │ + aese.8 q8, q5 │ │ aesmc.8 q14, │ │ vqrshrn.u64 d20, q7, #16 │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ @@ -332998,16 +333000,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldr r0, [pc, #944] @ (187cec ) │ │ movs r0, r1 │ │ - adds r1, #252 @ 0xfc │ │ - vcvt.f16.u16 , q7, #16 │ │ + asrs r6, r6, #27 │ │ + vsra.u32 q8, q4, #16 │ │ vsra.u64 q14, , #16 │ │ vqneg.s8 d20, d28 │ │ movs r0, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ @@ -333145,17 +333147,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ bxns r7 │ │ movs r0, r1 │ │ - adds r0, #94 @ 0x5e │ │ - vtbx.8 d17, {d16-d18}, d0 │ │ - vshr.u32 d28, d31, #16 │ │ + asrs r0, r3, #21 │ │ + @ instruction: 0xfff0ffba │ │ + vshr.u32 d28, d31, #17 │ │ vpadal.s8 d20, d14 │ │ movs r0, r1 │ │ │ │ 00187aec : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -349522,16 +349524,16 @@ │ │ add r0, sp, #28 │ │ bl aa700 │ │ blx 1fe130 │ │ strb r6, [r0, r3] │ │ movs r7, r0 │ │ str r5, [sp, #208] @ 0xd0 │ │ movs r7, r0 │ │ - beq.n 192da8 │ │ - vshr.u32 , q5, #17 │ │ + push {r1, r2, r5, r6, lr} │ │ + vsli.32 , q2, #15 │ │ vmlsl.u32 , d31, d8 │ │ vcls.s8 , q3 │ │ movs r7, r0 │ │ │ │ 00192cdc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -349728,16 +349730,16 @@ │ │ blx 1fe130 │ │ add r0, sp, #24 │ │ blx 1fe340 │ │ blx 1fe130 │ │ str r2, [sp, #720] @ 0x2d0 │ │ movs r7, r0 │ │ cmp r2, #135 @ 0x87 │ │ - vqrdmlah.s q12, q0, d22[0] │ │ - vmull.p64 q14, d31, d9 │ │ + aesd.8 , q8 │ │ + vsubw.u32 , , d3 │ │ vrshr.u32 d25, d24, #17 │ │ movs r7, r0 │ │ │ │ 00192ec8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -349929,15 +349931,15 @@ │ │ add r0, sp, #132 @ 0x84 │ │ blx 1fe340 │ │ blx 1fe130 │ │ str r1, [sp, #88] @ 0x58 │ │ movs r7, r0 │ │ cmp r0, #159 @ 0x9f │ │ vaddw.u q13, q8, d13 │ │ - vmull.u q14, d16, d17 │ │ + vsra.u64 d27, d11, #16 │ │ vmla.i32 , , d14[0] │ │ movs r7, r0 │ │ │ │ 001930e4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -350099,15 +350101,15 @@ │ │ add r0, sp, #128 @ 0x80 │ │ blx 1fe340 │ │ blx 1fe130 │ │ ldrh r6, [r3, #60] @ 0x3c │ │ movs r7, r0 │ │ movs r6, #205 @ 0xcd │ │ vpaddl.u8 q10, │ │ - vtbx.8 d28, {d16-d18}, d15 │ │ + vqrdmlsh.s q13, q8, d9[0] │ │ vcvt.f32.u32 q12, q14, #17 │ │ movs r7, r0 │ │ │ │ 001932b8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -353398,15 +353400,15 @@ │ │ bl d0484 │ │ add r0, sp, #56 @ 0x38 │ │ bl aac0c │ │ add r0, sp, #72 @ 0x48 │ │ bl c5068 │ │ blx 1fe130 │ │ nop │ │ - strb r1, [r7, #31] │ │ + ldrb r3, [r6, r3] │ │ vmlal.u32 q13, d15, d14 │ │ blx 1fe990 │ │ add r0, sp, #72 @ 0x48 │ │ bl c5068 │ │ blx 1fe130 │ │ b.n 1956cc │ │ add r0, sp, #72 @ 0x48 │ │ @@ -353435,25 +353437,25 @@ │ │ add r0, sp, #72 @ 0x48 │ │ bl c5068 │ │ blx 1fe130 │ │ ldr r4, [r6, #96] @ 0x60 │ │ movs r7, r0 │ │ ldr r6, [r7, #84] @ 0x54 │ │ movs r7, r0 │ │ - strb r5, [r4, #27] │ │ + ldrh r7, [r3, r7] │ │ @ instruction: 0xffef6bf4 │ │ movs r7, r0 │ │ ldr r4, [r5, #60] @ 0x3c │ │ movs r7, r0 │ │ bl ffec46da <__cxa_new_handler@@Base+0xffcb2a76> │ │ str r7, [sp, #192] @ 0xc0 │ │ vcnt.8 , q7 │ │ vmull.u32 , d14, d19 │ │ - vrsra.u32 q10, q10, #17 │ │ - vqrdmlah.s32 q12, , d2[1] │ │ + vmul.i32 q9, , d14[1] │ │ + vrsra.u64 , q6, #17 │ │ vabdl.u32 , d31, d2 │ │ @ instruction: 0xfff06a56 │ │ movs r7, r0 │ │ │ │ 00195718 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -353653,15 +353655,15 @@ │ │ cmp r0, r9 │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 1fe390 │ │ blx 1fe130 │ │ ldr r2, [r5, #12] │ │ movs r7, r0 │ │ - str r4, [sp, #664] @ 0x298 │ │ + ldrb r0, [r4, #6] │ │ vcvt.f16.u16 d17, d28, #17 │ │ @ instruction: 0xfff029dc │ │ vqshl.u64 q11, q11, #48 @ 0x30 │ │ movs r7, r0 │ │ │ │ 0019591c : │ │ add.w r2, r0, #219 @ 0xdb │ │ @@ -354000,47 +354002,47 @@ │ │ ldr r0, [pc, #28] @ (195be4 ) │ │ add r0, pc │ │ bx lr │ │ ldr r0, [pc, #24] @ (195be8 ) │ │ add r0, pc │ │ bx lr │ │ nop │ │ - str r1, [r1, r0] │ │ - vaddw.u32 q11, , d8 │ │ + adds r5, #3 │ │ + vrsubhn.i64 d20, , q1 │ │ @ instruction: 0xffefefa9 │ │ - vqshlu.s64 d20, d27, #47 @ 0x2f │ │ + @ instruction: 0xffef2bb5 │ │ vcvt.f32.u32 d26, d29, #17 │ │ vqrdmlah.s32 q13, , d4[0] │ │ - @ instruction: 0xffef2ba9 │ │ + vaddl.u32 , d31, d19 │ │ vsli.32 d24, d13, #15 │ │ vcvt.u16.f16 , , #16 │ │ vmls.f32 , , d11[1] │ │ vtbl.8 d29, {d16-d19}, d7 │ │ - @ instruction: 0xffee8906 │ │ + vmull.p64 q11, d14, d0 │ │ @ instruction: 0xffef2766 │ │ @ instruction: 0xfff0cda6 │ │ - vmul.f32 q12, , d13[0] │ │ + vqrdmlah.s32 q11, , d7[0] │ │ vmla.i32 , , d9[0] │ │ - vcvt.f16.u16 , , #18 │ │ + vmla.f32 q8, q7, d11[0] │ │ vrshr.u32 d25, d21, #17 │ │ @ instruction: 0xfff0eff4 │ │ - @ instruction: 0xffef89ff │ │ + @ instruction: 0xffef6ef9 │ │ vcvt.u32.f32 q15, , #17 │ │ vshr.u32 d31, d17, #17 │ │ vmls.f32 q10, , d14[0] │ │ vsri.64 q10, q4, #16 │ │ - vqrdmlsh.s q10, q8, d5[0] │ │ - vmlsl.u32 q10, d15, d3[1] │ │ + vsri.64 d19, d31, #16 │ │ + @ instruction: 0xffef2b5d │ │ vsli.64 d19, d23, #47 @ 0x2f │ │ - vmull.u , d16, d4 │ │ - @ instruction: 0xffef1c9a │ │ + vsra.u32 q8, q15, #16 │ │ + vsra.u64 d16, d4, #17 │ │ @ instruction: 0xffeffdfa │ │ vmull.p64 q14, d15, d5 │ │ vqrdmlsh.s32 q15, , d9[1] │ │ - vqrdmulh.s32 , , d11[0] │ │ + vmlal.u32 q11, d31, d5[0] │ │ vshll.u32 q13, d9, #15 │ │ movs r7, r0 │ │ │ │ 00195c5c : │ │ ldr r1, [pc, #8] @ (195c68 ) │ │ add r1, pc │ │ ldr r1, [r1, #4] │ │ @@ -354394,16 +354396,16 @@ │ │ pop {r4, r5, r6, r7, pc} │ │ mov r0, r4 │ │ blx 1fe260 │ │ blx 1fe130 │ │ nop │ │ add r7, sp, #456 @ 0x1c8 │ │ movs r7, r0 │ │ - bl 349f7c <__cxa_new_handler@@Base+0x138318> │ │ - str r6, [r1, #24] │ │ + ldrh r7, [r3, #60] @ 0x3c │ │ + vaddw.u32 q11, , d14 │ │ movs r7, r0 │ │ bne.n 196058 , std::__ndk1::allocator > const&, char const*, char const*, int)@@Base+0x24> │ │ movs r6, r0 │ │ │ │ 00195fa8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -354976,19 +354978,19 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #48] @ 0x30 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrsh r6, [r1, r5] │ │ movs r7, r0 │ │ - adds r0, #200 @ 0xc8 │ │ - @ instruction: 0xffef2f2e │ │ + asrs r2, r0, #23 │ │ + vraddhn.i64 d17, , q12 │ │ vmla.i32 , , d12[1] │ │ - vtbx.8 d19, {d16}, d5 │ │ - vabdl.u32 , d31, d27 │ │ + @ instruction: 0xfff01dbf │ │ + vmull.u32 , d31, d21 │ │ @ instruction: 0xffef5bea │ │ movs r7, r0 │ │ │ │ 001965bc , std::__ndk1::allocator > const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -355211,19 +355213,19 @@ │ │ mov r0, r5 │ │ blx 1fe1c0 │ │ blx 1fe130 │ │ add r7, pc, #848 @ (adr r7, 196b38 ) │ │ movs r7, r0 │ │ ldr r0, [r7, r6] │ │ movs r7, r0 │ │ - ldrb r3, [r7, #23] │ │ + str r5, [r6, #44] @ 0x2c │ │ vqrshrn.u64 d19, q5, #17 │ │ vmvn q12, q15 │ │ - vsra.u64 , q3, #16 │ │ - vqrdmlsh.s32 , , d5[0] │ │ + vqshlu.s64 , q0, #48 @ 0x30 │ │ + vsri.64 d22, d31, #17 │ │ @ instruction: 0xffef58f8 │ │ movs r7, r0 │ │ ldr r2, [r7, r3] │ │ movs r7, r0 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -355289,19 +355291,19 @@ │ │ addeq.w sp, sp, #4096 @ 0x1000 │ │ addeq sp, #24 │ │ ldmiaeq.w sp!, {r8, r9, sl} │ │ popeq {r4, r5, r6, r7, pc} │ │ blx 1fe0a0 │ │ ldr r6, [r7, r1] │ │ movs r7, r0 │ │ - ldrb r5, [r1, #19] │ │ + str r7, [r0, #28] │ │ vmlal.u32 , d15, d26 │ │ vsri.64 d24, d30, #16 │ │ - vrev32.8 d23, d22 │ │ - @ instruction: 0xffef7e95 │ │ + vmvn d21, d16 │ │ + vsubw.u32 q11, , d15 │ │ vqshl.u64 , q11, #47 @ 0x2f │ │ movs r7, r0 │ │ │ │ 001968d8 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ ldr r4, [pc, #20] @ (1968f4 ) │ │ @@ -355551,15 +355553,15 @@ │ │ itt eq │ │ addeq sp, #16 │ │ popeq {r7, pc} │ │ blx 1fe0a0 │ │ nop │ │ ldr r2, [sp, #852] @ 0x354 │ │ movs r7, r0 │ │ - adds r0, r0, #0 │ │ + lsls r2, r7, #3 │ │ vsli.64 , q6, #47 @ 0x2f │ │ movs r7, r0 │ │ strb r4, [r7, r6] │ │ movs r7, r0 │ │ │ │ 00196b00 : │ │ movs r0, #0 │ │ @@ -356167,16 +356169,16 @@ │ │ blx 200080 │ │ blx 1fe130 │ │ mov r0, r9 │ │ blx 200080 │ │ blx 1fe130 │ │ str r4, [r1, r5] │ │ movs r7, r0 │ │ - @ instruction: 0xfb85ffee │ │ - cmp r7, #246 @ 0xf6 │ │ + b.n 1971e6 │ │ + @ instruction: 0xffee2ff6 │ │ vpaddl.s8 d17, d12 │ │ vaddw.u , q8, d28 │ │ movs r7, r0 │ │ ldmia r3, {r0, r2, r3, r4, r5, r7} │ │ vmla.f32 , , d4[1] │ │ movs r7, r0 │ │ ldmia r4!, {r0, r1, r3, r6} │ │ @@ -356350,15 +356352,15 @@ │ │ blx 1fe130 │ │ mov r0, sl │ │ blx 200080 │ │ blx 1fe130 │ │ ldr r7, [pc, #16] @ (1972e8 ) │ │ movs r7, r0 │ │ add r8, r0 │ │ - vtbx.8 d19, {d16}, d23 │ │ + vqrdmulh.s , q8, d17[0] │ │ vaddl.u32 , d15, d16 │ │ vcvt.f32.u32 d20, d18, #16 │ │ movs r7, r0 │ │ │ │ 001972e8 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -356400,15 +356402,15 @@ │ │ mvn.w r0, #214 @ 0xd6 │ │ blx 1fe140 │ │ bl aa778 │ │ ldr r6, [pc, #552] @ (197570 >&) const@@Base+0x210>) │ │ movs r7, r0 │ │ ldr r5, [pc, #656] @ (1975dc >&)@@Base+0x28>) │ │ movs r7, r0 │ │ - ldrsb r4, [r0, r6] │ │ + subs r4, #126 @ 0x7e │ │ @ instruction: 0xffef5ed8 │ │ @ instruction: 0xfff00f80 │ │ @ instruction: 0xfff04d8c │ │ movs r7, r0 │ │ │ │ 0019735c : │ │ udf #254 @ 0xfe │ │ @@ -356612,18 +356614,18 @@ │ │ ldr r0, [sp, #12] │ │ blx 200080 │ │ blx 1fe130 │ │ nop │ │ ldr r4, [pc, #712] @ (197860 ) │ │ movs r7, r0 │ │ rors r2, r6 │ │ - vqabs.s8 , │ │ + vcvt.f16.u16 d29, d29, #16 │ │ @ instruction: 0xffee0d92 │ │ vsli.64 d30, d12, #48 @ 0x30 │ │ - vabdl.u32 , d15, d17 │ │ + vcvt.f16.u16 d29, d11, #17 │ │ vcvt.u16.f16 q8, q8, #18 │ │ @ instruction: 0xfff04bb6 │ │ movs r7, r0 │ │ │ │ 001975b4 >&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -357440,15 +357442,15 @@ │ │ blx 1fe130 │ │ nop │ │ add lr, r2 │ │ movs r7, r0 │ │ ble.n 197e64 │ │ vrshr.u64 q9, q2, #17 │ │ vclz.i8 q8, q13 │ │ - vcvt.f32.u32 d30, d31, #16 │ │ + vrsra.u32 d29, d25, #16 │ │ vrshr.u64 d18, d16, #18 │ │ vclz.i8 q8, q3 │ │ vrshr.u64 q10, q14, #16 │ │ movs r7, r0 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -357652,15 +357654,15 @@ │ │ blx 1fe9d0 │ │ blx 1fe130 │ │ bl aa778 │ │ adcs r4, r0 │ │ movs r7, r0 │ │ lsls r0, r6 │ │ movs r7, r0 │ │ - ldr r0, [pc, #1000] @ (19845c , std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const&)@@Base+0xc4>) │ │ + cmp r5, #244 @ 0xf4 │ │ vrshr.u32 q8, q10, #17 │ │ Address 0x198076 is out of bounds. │ │ │ │ │ │ 00198078 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -357843,15 +357845,15 @@ │ │ blx 1fe130 │ │ bl aa778 │ │ nop │ │ subs r7, #96 @ 0x60 │ │ movs r7, r0 │ │ subs r6, #210 @ 0xd2 │ │ movs r7, r0 │ │ - bx r4 │ │ + cmp r4, #26 │ │ vshr.u64 d16, d10, #17 │ │ vsli.64 , q8, #48 @ 0x30 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #24 │ │ mov r8, r0 │ │ ldr r0, [pc, #292] @ (198388 ) │ │ @@ -357966,15 +357968,15 @@ │ │ blx 1fe9d0 │ │ blx 1fe130 │ │ bl aa778 │ │ subs r6, #50 @ 0x32 │ │ movs r7, r0 │ │ subs r5, #132 @ 0x84 │ │ movs r7, r0 │ │ - cmp sl, fp │ │ + cmp r2, #212 @ 0xd4 │ │ vcvt.u32.f32 , q2, #17 │ │ Address 0x198396 is out of bounds. │ │ │ │ │ │ 00198398 , std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -358163,15 +358165,15 @@ │ │ blx 1fe9d0 │ │ blx 1fe130 │ │ bl aa778 │ │ subs r4, #62 @ 0x3e │ │ movs r7, r0 │ │ subs r3, #156 @ 0x9c │ │ movs r7, r0 │ │ - mvns r2, r5 │ │ + cmp r0, #228 @ 0xe4 │ │ vqrdmulh.s32 , , d4[1] │ │ Address 0x198586 is out of bounds. │ │ │ │ │ │ 00198588 : │ │ movs r0, #0 │ │ bx lr │ │ @@ -358384,15 +358386,15 @@ │ │ bl aa778 │ │ smlawb r0, r4, r6, r0 │ │ subs r1, #174 @ 0xae │ │ movs r7, r0 │ │ smlawb r0, sl, r6, r0 │ │ subs r2, #78 @ 0x4e │ │ movs r7, r0 │ │ - muls r0, r2 │ │ + cmp r0, #74 @ 0x4a │ │ vmlsl.u32 q10, d31, d20 │ │ vtbx.8 d31, {d0-d3}, d12 │ │ vqrshrn.u64 d19, q5, #17 │ │ movs r7, r0 │ │ │ │ 001987a0 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -358965,67 +358967,67 @@ │ │ addeq.w r2, r6, #73 @ 0x49 │ │ add r1, pc │ │ blx 200970 │ │ b.n 198980 │ │ add r5, sp, #492 @ 0x1ec │ │ @ instruction: 0xffee7d0c │ │ movs r7, r0 │ │ - asrs r0, r7 │ │ + movs r6, #50 @ 0x32 │ │ vmul.i32 q10, , d7[0] │ │ vsri.32 d22, d17, #16 │ │ vcls.s8 d22, d19 │ │ vqshl.u32 q8, q7, #16 │ │ - @ instruction: 0xfff01893 │ │ - vcvt.f16.u16 d19, d20, #17 │ │ - vcls.s8 d23, d28 │ │ + @ instruction: 0xfff0fd8d │ │ + vcvt.f16.u16 d19, d20, #18 │ │ + vtbl.8 d21, {d0-d1}, d22 │ │ vrsubhn.i64 d21, , │ │ - @ instruction: 0xfff0ee85 │ │ - vrsra.u64 q11, , #18 │ │ + vrsra.u32 , , #16 │ │ + vmul.i32 q10, q15, d11[0] │ │ vmla.i32 q12, , d1[1] │ │ - vrshr.u32 q15, , #17 │ │ + vqshl.u32 q14, , #15 │ │ vmul.i32 q10, q7, d14[1] │ │ - vtbx.8 d17, {d0}, d10 │ │ - @ instruction: 0xffef73e7 │ │ + vqrdmulh.s , q0, d4[0] │ │ + vmul.i32 , q15, d1[1] │ │ @ instruction: 0xffef2cf3 │ │ - aesd.8 , │ │ - vrsra.u64 , q2, #17 │ │ - vqdmulh.s32 , , d11[0] │ │ + vqrshrun.s64 d17, , #16 │ │ + vmul.i32 , , d14[0] │ │ + vmla.f32 q15, , d5[0] │ │ vqshlu.s64 d17, d6, #46 @ 0x2e │ │ @ instruction: 0xfff021e3 │ │ vsra.u32 , q8, #16 │ │ vmull.u32 q12, d15, d27 │ │ vaddw.u32 q14, , d27 │ │ @ instruction: 0xffef9ed1 │ │ vqshrn.u64 d31, , #17 │ │ @ instruction: 0xffefdd8a │ │ vsra.u32 d28, d1, #17 │ │ - vcvt.f16.u16 d16, d6, #17 │ │ - vmull.u32 q15, d31, d7[0] │ │ + vsra.u32 d31, d0, #17 │ │ + vmull.u32 q15, d30, d7[0] │ │ @ instruction: 0xffeff8d9 │ │ vmlsl.u32 q15, d31, d25 │ │ vrsubhn.i64 d21, , │ │ - @ instruction: 0xfff0eddc │ │ + vrshr.u64 , q3, #16 │ │ @ instruction: 0xffeef8d4 │ │ - vmlsl.u32 , d31, d20 │ │ - vrsra.u32 , , #17 │ │ + @ instruction: 0xffef3f9e │ │ + vmul.i32 , , d11[1] │ │ @ instruction: 0xffef3b63 │ │ vcvt.f16.u16 q13, q0, #16 │ │ vmlal.u32 , d30, d24 │ │ vqshl.u64 d20, d17, #47 @ 0x2f │ │ - vcvt.f16.u16 d31, d12, #16 │ │ - vcvt.f32.u32 q10, q13, #18 │ │ + vsra.u32 d30, d6, #16 │ │ + vrsra.u32 , q10, #18 │ │ @ instruction: 0xffef3b36 │ │ vmvn , q9 │ │ movs r7, r0 │ │ adds r5, #224 @ 0xe0 │ │ movs r7, r0 │ │ - adds r2, #38 @ 0x26 │ │ + asrs r0, r4, #28 │ │ @ instruction: 0xffeff768 │ │ - @ instruction: 0xffef0b0f │ │ - vqrshrun.s64 d20, , #17 │ │ + vaddl.u32 , d15, d9 │ │ + vqrshrun.s64 d20, , #18 │ │ movw r1, #403 @ 0x193 │ │ movs r2, #1 │ │ add r0, pc │ │ ldr r4, [r0, #0] │ │ ldr r3, [r4, #0] │ │ ldr r0, [pc, #372] @ (198f6c ) │ │ add r0, pc │ │ @@ -359151,35 +359153,35 @@ │ │ nop │ │ adds r7, #44 @ 0x2c │ │ movs r7, r0 │ │ adds r4, #140 @ 0x8c │ │ movs r7, r0 │ │ strh r6, [r7, #12] │ │ movs r7, r0 │ │ - stmia r2!, {r0, r1, r5, r6} │ │ - vrshr.u32 d19, d30, #18 │ │ + str r7, [r1, #4] │ │ + vrshr.u32 d19, d30, #17 │ │ movs r7, r0 │ │ add r2, pc, #32 @ (adr r2, 198f74 ) │ │ movs r6, r0 │ │ bge.n 198e78 │ │ - vqshlu.s32 d17, d21, #15 │ │ - vrsubhn.i64 d31, , q0 │ │ - vmlsl.u32 q8, d15, d23 │ │ - vcvt.f32.u32 d19, d1, #17 │ │ + @ instruction: 0xffeffb2f │ │ + vrsubhn.i64 d31, q15, q0 │ │ + @ instruction: 0xffefef21 │ │ + vsubw.u32 q9, q7, d11 │ │ vsubw.u32 , , d8 │ │ movs r7, r0 │ │ ldmia r3!, {r6} │ │ vqshrun.s64 d24, , #17 │ │ vqrdmulh.s32 , , d4[1] │ │ - vtbx.8 d31, {d16}, d2 │ │ + @ instruction: 0xfff0ddbc │ │ @ instruction: 0xffee28d4 │ │ vqabs.s8 q11, q7 │ │ vqabs.s8 d22, d14 │ │ - vqshl.u64 q8, , #48 @ 0x30 │ │ - vraddhn.i64 d31, , q12 │ │ + vqdmulh.s q15, q8, d15[0] │ │ + vraddhn.i64 d31, q7, q12 │ │ @ instruction: 0xffef33c6 │ │ movs r7, r0 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #60 @ 0x3c │ │ mov r6, r1 │ │ @@ -359447,15 +359449,15 @@ │ │ ldrb.w r0, [sp, #32] │ │ lsls r0, r0, #31 │ │ beq.n 199256 │ │ ldr r0, [sp, #40] @ 0x28 │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ - bgt.n 1991a8 │ │ + stmia r1!, {r1, r2, r3, r4, r7} │ │ vmla.i32 , q15, d14[1] │ │ movs r7, r0 │ │ strb r0, [r2, #23] │ │ movs r7, r0 │ │ bl 30524a <__cxa_new_handler@@Base+0xf35e6> │ │ subs r4, r1, r0 │ │ vrev32.8 d31, d28 │ │ @@ -359824,15 +359826,15 @@ │ │ bl aa778 │ │ nop │ │ rsbs r0, ip, r6 │ │ cmp r2, #190 @ 0xbe │ │ movs r7, r0 │ │ cmp r3, #140 @ 0x8c │ │ movs r7, r0 │ │ - adds r4, #142 @ 0x8e │ │ + adds r0, r1, r6 │ │ @ instruction: 0xffef3be2 │ │ vmull.u q15, d16, d10 │ │ @ instruction: 0xffef2a98 │ │ movs r7, r0 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -359884,15 +359886,15 @@ │ │ bl aa778 │ │ bl aa778 │ │ adc.w r0, ip, r6 │ │ cmp r2, #46 @ 0x2e │ │ movs r7, r0 │ │ cmp r2, #252 @ 0xfc │ │ movs r7, r0 │ │ - adds r3, #248 @ 0xf8 │ │ + adds r2, r6, r3 │ │ @ instruction: 0xffef3b4c │ │ @ instruction: 0xfff0ebf4 │ │ vmlsl.u32 q9, d15, d8 │ │ movs r7, r0 │ │ push {r7, lr} │ │ mov r7, sp │ │ movs r0, #32 │ │ @@ -359986,15 +359988,15 @@ │ │ bl aa778 │ │ nop │ │ orns r0, r8, r6 │ │ cmp r1, #42 @ 0x2a │ │ movs r7, r0 │ │ cmp r1, #248 @ 0xf8 │ │ movs r7, r0 │ │ - adds r2, #250 @ 0xfa │ │ + asrs r4, r6, #31 │ │ vmull.u32 , d15, d14[0] │ │ @ instruction: 0xfff0eaf6 │ │ @ instruction: 0xffef2904 │ │ movs r7, r0 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -360046,15 +360048,15 @@ │ │ bl aa778 │ │ bl aa778 │ │ strd r0, r0, [r8, #24]! │ │ cmp r0, #154 @ 0x9a │ │ movs r7, r0 │ │ cmp r1, #104 @ 0x68 │ │ movs r7, r0 │ │ - adds r2, #100 @ 0x64 │ │ + asrs r6, r3, #29 │ │ @ instruction: 0xffef39b8 │ │ vtbx.8 d30, {d0-d2}, d16 │ │ vqrshrun.s64 d18, q10, #17 │ │ movs r7, r0 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ movs r0, #4 │ │ @@ -360231,18 +360233,18 @@ │ │ bl aa778 │ │ bl aa778 │ │ bl aa778 │ │ bl aa778 │ │ bl aa778 │ │ ldrh r7, [r1, #32] │ │ @ instruction: 0xffef8beb │ │ - vabal.u32 q11, d15, d4 │ │ - vmls.i32 q11, , d10[1] │ │ - vmls.i32 q11, , d3[1] │ │ - vmls.i32 q11, , d9[0] │ │ + @ instruction: 0xffef49fe │ │ + vmul.f32 q10, , d4[1] │ │ + @ instruction: 0xffef49dd │ │ + vmul.f32 q10, , d3[0] │ │ @ instruction: 0xffefdbd8 │ │ @ instruction: 0xffefdbbe │ │ vshr.u32 d30, d19, #17 │ │ vshr.u32 d30, d9, #17 │ │ vcvt.f32.u32 d28, d31, #17 │ │ vmull.p64 q14, d15, d21 │ │ vmla.f32 , , d10[0] │ │ @@ -360385,15 +360387,15 @@ │ │ blx 1fe130 │ │ movs r6, #90 @ 0x5a │ │ movs r7, r0 │ │ movs r6, #92 @ 0x5c │ │ movs r7, r0 │ │ movs r6, #2 │ │ movs r7, r0 │ │ - ldr r2, [pc, #232] @ (199cdc ) │ │ + cmp r7, #52 @ 0x34 │ │ vsli.64 q9, q1, #47 @ 0x2f │ │ movs r7, r0 │ │ movs r6, #204 @ 0xcc │ │ vsri.64 q9, q9, #16 │ │ movs r7, r0 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -360738,25 +360740,25 @@ │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ movs r3, #254 @ 0xfe │ │ movs r7, r0 │ │ - pldw [fp, #4078] @ 0xfee │ │ - pld [sp, #4078] @ 0xfee │ │ - cmp r0, #39 @ 0x27 │ │ + ble.n 199ed6 │ │ + @ instruction: 0xffeedd97 │ │ + vmlal.u32 q9, d14, d23 │ │ vtbl.8 d18, {d0}, d11 │ │ vrsra.u32 d31, d5, #16 │ │ vrshr.u64 , , #17 │ │ - vmull.u32 q9, d31, d31 │ │ - @ instruction: 0xffef2c93 │ │ + vaddw.u32 , , d25 │ │ + vaddw.u32 , , d13 │ │ vqshlu.s64 , , #47 @ 0x2f │ │ vqshlu.s64 d29, d27, #47 @ 0x2f │ │ - vqdmulh.s32 q9, , d4[1] │ │ + vsra.u32 , q7, #17 │ │ vsra.u64 q9, q10, #17 │ │ movs r7, r0 │ │ b.n 19a590 │ │ movs r6, r0 │ │ stc2l 15, cr15, [sp, #-1020] @ 0xfffffc04 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -361043,15 +361045,15 @@ │ │ nop │ │ b.n 19a2e8 │ │ movs r6, r0 │ │ subs r2, r4, #1 │ │ movs r7, r0 │ │ subs r0, r6, #4 │ │ movs r7, r0 │ │ - cmp r0, #50 @ 0x32 │ │ + lsrs r4, r5, #20 │ │ @ instruction: 0xffef2f86 │ │ vrev64.8 d30, d30 │ │ vcvt.f32.u32 d17, d28, #17 │ │ movs r7, r0 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -361104,15 +361106,15 @@ │ │ bl aa778 │ │ svc 148 @ 0x94 │ │ movs r6, r0 │ │ adds r2, r2, #7 │ │ movs r7, r0 │ │ subs r0, r4, #2 │ │ movs r7, r0 │ │ - movs r7, #156 @ 0x9c │ │ + lsrs r6, r2, #18 │ │ @ instruction: 0xffef2ef0 │ │ @ instruction: 0xfff0df98 │ │ @ instruction: 0xffef1dac │ │ movs r7, r0 │ │ push {r7, lr} │ │ mov r7, sp │ │ movs r0, #8 │ │ @@ -361274,16 +361276,16 @@ │ │ blx 1fe260 │ │ blx 1fe130 │ │ nop │ │ adds r0, r2, #2 │ │ movs r7, r0 │ │ ldr r4, [r2, #40] @ 0x28 │ │ movs r7, r0 │ │ - bl 3c54d8 <__cxa_new_handler@@Base+0x1b3874> │ │ - ldrb r6, [r2, r5] │ │ + bvc.n 19a544 │ │ + vcvt.u16.f16 , q3, #18 │ │ movs r7, r0 │ │ ldrsh r2, [r1, r5] │ │ movs r7, r0 │ │ ldr r2, [r3, #36] @ 0x24 │ │ movs r7, r0 │ │ ldr r2, [r4, #32] │ │ movs r7, r0 │ │ @@ -361559,15 +361561,15 @@ │ │ strd r0, r3, [sp] │ │ add r0, sp, #28 │ │ bl 19b398 │ │ b.n 19a76c │ │ nop │ │ adds r0, r5, r6 │ │ movs r7, r0 │ │ - adds r1, #252 @ 0xfc │ │ + asrs r6, r6, #27 │ │ vraddhn.i64 d16, , │ │ vshll.u32 q13, d25, #16 │ │ @ instruction: 0xffef190e │ │ movs r7, r0 │ │ │ │ 0019a7cc : │ │ ldr r1, [r0, #4] │ │ @@ -361860,15 +361862,15 @@ │ │ addweq sp, sp, #1076 @ 0x434 │ │ ldmiaeq.w sp!, {r8, r9, sl, fp} │ │ popeq {r4, r5, r6, r7, pc} │ │ blx 1fe0a0 │ │ asrs r0, r2, #26 │ │ movs r7, r0 │ │ str r1, [sp, #872] @ 0x368 │ │ - vmla.f32 q14, , d6[1] │ │ + vmlsl.u32 q13, d31, d0[1] │ │ vabdl.u32 q13, d14, d17 │ │ vsli.64 , q4, #47 @ 0x2f │ │ movs r7, r0 │ │ │ │ 0019aaec : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -362398,28 +362400,28 @@ │ │ add r0, sp, #56 @ 0x38 │ │ bl c5068 │ │ blx 1fe130 │ │ nop │ │ asrs r0, r0, #22 │ │ movs r7, r0 │ │ pop {r0, r2, r3, r5, pc} │ │ - vrev32.8 d17, d8 │ │ - vmul.f32 q12, , d5[1] │ │ + vmvn d31, d2 │ │ + vmul.f32 q12, q15, d5[1] │ │ @ instruction: 0xffee7e93 │ │ @ instruction: 0xffeebafd │ │ @ instruction: 0xfff05b17 │ │ vqshl.u64 d24, d19, #47 @ 0x2f │ │ vqdmulh.s32 , q7, d1[1] │ │ vsra.u32 , q6, #18 │ │ movs r7, r0 │ │ asrs r4, r2, #5 │ │ movs r7, r0 │ │ pop {r0, r1, r2, r3} │ │ - @ instruction: 0xfff00f9f │ │ - vmul.i32 q12, , d5[0] │ │ + vsri.64 d31, d9, #16 │ │ + vmul.i32 q12, q15, d5[0] │ │ vcvt.u16.f16 , , #18 │ │ vmlal.u32 , d14, d14[1] │ │ movs r7, r0 │ │ asrs r6, r4, #9 │ │ movs r7, r0 │ │ asrs r4, r4, #7 │ │ movs r7, r0 │ │ @@ -362889,15 +362891,15 @@ │ │ ldmia r6, {r1, r6} │ │ movs r6, r0 │ │ lsrs r6, r4, #17 │ │ movs r7, r0 │ │ cmp r4, #7 │ │ vcvt.f16.u16 q8, q2, #16 │ │ movs r7, r0 │ │ - stmia r3!, {r1, r4, r5, r7} │ │ + add r0, sp, #688 @ 0x2b0 │ │ @ instruction: 0xffee0b94 │ │ movs r7, r0 │ │ │ │ 0019b568 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -363223,15 +363225,15 @@ │ │ ldmia r3!, {r1, r4} │ │ movs r6, r0 │ │ lsrs r6, r1, #4 │ │ movs r7, r0 │ │ cmp r0, #165 @ 0xa5 │ │ @ instruction: 0xfff008f2 │ │ movs r7, r0 │ │ - stmia r0!, {r4, r6} │ │ + add r5, pc, #296 @ (adr r5, 19b9f8 ) │ │ vqshrun.s64 d16, q9, #18 │ │ movs r7, r0 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ ldr r0, [pc, #76] @ (19b928 ) │ │ add r0, pc │ │ @@ -363506,22 +363508,22 @@ │ │ blx 1fe0a0 │ │ bl aa778 │ │ nop │ │ lsls r2, r3, #29 │ │ movs r7, r0 │ │ strb r4, [r6, r5] │ │ movs r7, r0 │ │ - adds r3, #232 @ 0xe8 │ │ + adds r2, r4, r3 │ │ vcvt.u16.f16 d23, d1, #17 │ │ @ instruction: 0xffee7d82 │ │ vqshlu.s64 d16, d26, #46 @ 0x2e │ │ movs r7, r0 │ │ lsls r2, r6, #26 │ │ movs r7, r0 │ │ - bics r6, r1 │ │ + cmp r0, #136 @ 0x88 │ │ vcvt.f16.u16 , , #17 │ │ vqdmulh.s32 , q15, d4[0] │ │ vsli.64 q8, q14, #46 @ 0x2e │ │ movs r7, r0 │ │ lsls r4, r6, #23 │ │ movs r7, r0 │ │ lsls r2, r2, #25 │ │ @@ -363698,19 +363700,19 @@ │ │ b.n 19bda8 │ │ ldr r0, [sp, #8] │ │ blx 200080 │ │ blx 1fe130 │ │ nop │ │ lsls r2, r7, #18 │ │ movs r7, r0 │ │ - lsls r2, r1, #2 │ │ - @ instruction: 0xffefaf07 │ │ + b.n 19b8c4 │ │ + vraddhn.i64 d25, q7, │ │ vmull.p64 q12, d14, d13 │ │ vshr.u32 , q15, #17 │ │ - vqrdmlah.s q13, q8, d21[0] │ │ + vrsra.u64 , , #16 │ │ vqrdmulh.s32 q12, q15, d11[1] │ │ vrsra.u32 q8, q14, #17 │ │ movs r7, r0 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ ldr r5, [pc, #72] @ (19be24 ) │ │ add r5, pc │ │ @@ -363863,18 +363865,18 @@ │ │ blx 1fe130 │ │ nop │ │ str r2, [r0, r3] │ │ movs r7, r0 │ │ lsls r4, r2, #9 │ │ movs r7, r0 │ │ asrs r4, r7, #13 │ │ - vqrshrn.u64 d27, , #16 │ │ + vcvt.f32.u32 , , #16 │ │ vmlal.u32 , d14, d1 │ │ vmull.u32 q11, d30, d18 │ │ - vqshrn.u64 d27, , #18 │ │ + vmull.p64 , d14, d31 │ │ vqshl.u64 , , #46 @ 0x2e │ │ vsra.u64 q8, q7, #18 │ │ movs r7, r0 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ ldr r5, [pc, #76] @ (19bfd4 ) │ │ add r5, pc │ │ @@ -365704,16 +365706,18 @@ │ │ blx 1ff4b0 │ │ str r0, [r4, #12] │ │ pop {r4, r6, r7, pc} │ │ nop │ │ strh r7, [r3, #62] @ 0x3e │ │ @ instruction: 0xffef3bf6 │ │ movs r7, r0 │ │ - bl 16731c , std::__ndk1::allocator > const&, bool)@@Base+0x19f0> │ │ - @ instruction: 0xea3effee │ │ + bgt.n 19d2c6 │ │ + vcvt.u32.f32 d28, d24, #18 │ │ + Address 0x19d342 is out of bounds. │ │ + │ │ │ │ 0019d344 : │ │ push {r7, lr} │ │ mov r7, sp │ │ movw r3, #23839 @ 0x5d1f │ │ ldmia.w r0, {r1, r2, lr} │ │ movt r3, #1292 @ 0x50c │ │ @@ -365886,17 +365890,17 @@ │ │ add r0, sp, #20 │ │ bl aa700 │ │ blx 1fe130 │ │ add r7, sp, #776 @ 0x308 │ │ movs r6, r0 │ │ ldcl 0, cr0, [sl], #24 │ │ @ instruction: 0xebf20006 │ │ - bvs.n 19d49e > const&, std::__ndk1::vector, std::__ndk1::allocator > >&, std::__ndk1::vector > const&)@@Base+0x116> │ │ + cbnz r3, 19d58a , std::__ndk1::allocator > > const&, std::__ndk1::vector >&, float, float, int, int)@@Base+0x66> │ │ vqshl.u32 , q15, #14 │ │ - vraddhn.i64 d16, , q7 │ │ + @ instruction: 0xffefe988 │ │ Address 0x19d522 is out of bounds. │ │ │ │ │ │ 0019d524 , std::__ndk1::allocator > > const&, std::__ndk1::vector >&, float, float, int, int)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -366251,16 +366255,16 @@ │ │ subs r6, #178 @ 0xb2 │ │ movs r0, r0 │ │ orrs r4, r6 │ │ lsrs r3, r3, #31 │ │ eors r1, r1 │ │ stmdb lr, {r1, r2} │ │ subs r5, #101 @ 0x65 │ │ - vmls.i32 , , d4[0] │ │ - vqrdmlsh.s32 , , d4[1] │ │ + vqshrn.u64 d31, q15, #17 │ │ + vsri.64 q15, q7, #18 │ │ @ instruction: 0xffeee74c │ │ movs r6, r0 │ │ bmi.n 19d968 const&, cv::Point_ const&, cv::Point_ const&)@@Base+0x1f0> │ │ bmi.n 19d96a const&, cv::Point_ const&, cv::Point_ const&)@@Base+0x1f2> │ │ │ │ 0019d9c0 *) const@@Base>: │ │ push {r4, r5, r7, lr} │ │ @@ -366896,15 +366900,15 @@ │ │ blx 1fe140 │ │ bl aa778 │ │ nop │ │ b.n 19e1c0 │ │ movs r6, r0 │ │ str r7, [r6, #76] @ 0x4c │ │ @ instruction: 0xffeeff2b │ │ - vmull.u32 q14, d15, d2[0] │ │ + vcvt.u32.f32 d26, d28, #17 │ │ vqrdmlsh.s32 , q7, d6[0] │ │ movs r6, r0 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ ldr r4, [pc, #248] @ (19e2a0 ) │ │ add r4, pc │ │ add.w r0, r4, #120 @ 0x78 │ │ @@ -367194,16 +367198,16 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ bgt.n 19e568 │ │ movs r6, r0 │ │ ldc 15, cr15, [r6, #956]! @ 0x3bc │ │ - adds r0, r1, r5 │ │ - vmlsl.u32 q14, d31, d8[0] │ │ + cdp2 15, 4, cr15, cr2, cr14, {7} │ │ + add r3, sp, #776 @ 0x308 │ │ vmull.u32 q9, d30, d8[0] │ │ movs r7, r0 │ │ blt.n 19e4c8 │ │ movs r6, r0 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -367395,16 +367399,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ bge.n 19e630 │ │ movs r6, r0 │ │ @ instruction: 0xeba8ffef │ │ - asrs r2, r7, #28 │ │ - vsri.64 d28, d26, #17 │ │ + ldc2 15, cr15, [r4], #-952 @ 0xfffffc48 │ │ + add r1, sp, #720 @ 0x2d0 │ │ vmul.f32 , q15, d0[0] │ │ movs r6, r0 │ │ cmp r1, #2 │ │ movs r7, r0 │ │ bls.n 19e72c │ │ movs r6, r0 │ │ │ │ @@ -367496,15 +367500,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ bls.n 19e888 │ │ movs r6, r0 │ │ movs r2, #121 @ 0x79 │ │ @ instruction: 0xffef7c98 │ │ - vrsra.u64 d28, d28, #17 │ │ + @ instruction: 0xffefa8b6 │ │ @ instruction: 0xffee27ec │ │ movs r7, r0 │ │ bhi.n 19e7c0 │ │ movs r6, r0 │ │ │ │ 0019e838 : │ │ movs r2, #0 │ │ @@ -368192,26 +368196,26 @@ │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ bpl.n 19ef7c const&, cv::UMatUsageFlags)@@Base> │ │ movs r6, r0 │ │ ldr r5, [sp, #132] @ 0x84 │ │ vrshr.u64 d20, d6, #17 │ │ - @ instruction: 0xffeebd80 │ │ + vrshr.u32 q13, q13, #18 │ │ vrshr.u64 d29, d30, #18 │ │ movs r6, r0 │ │ - asrs r2, r0, #29 │ │ - vrshr.u32 q10, q0, #17 │ │ - vcvt.u16.f16 d27, d26, #18 │ │ - vqshlu.s64 d17, d30, #46 @ 0x2e │ │ - vmla.f32 q10, , d12[0] │ │ - @ instruction: 0xffeebcb6 │ │ - vrsubhn.i64 d30, q15, q0 │ │ + ldc2 15, cr15, [ip], #-952 @ 0xfffffc48 │ │ + negs r0, r2 │ │ + vrshr.u32 d26, d20, #18 │ │ + @ instruction: 0xffeefbb8 │ │ + vmla.f32 q10, q15, d12[0] │ │ + vsra.u64 d26, d16, #18 │ │ + @ instruction: 0xffeecb7a │ │ vrshr.u32 q10, q9, #18 │ │ - vcvt.u16.f16 , q6, #18 │ │ + vrshr.u32 q13, q3, #18 │ │ Address 0x19ef7a is out of bounds. │ │ │ │ │ │ 0019ef7c const&, cv::UMatUsageFlags)@@Base>: │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -368918,18 +368922,18 @@ │ │ bl aa700 │ │ blx 1fe130 │ │ nop │ │ ldmia r5!, {r2, r4, r7} │ │ movs r6, r0 │ │ ldrb r5, [r3, r2] │ │ vqshlu.s32 d28, d24, #15 │ │ - vabal.u32 , d31, d18 │ │ + @ instruction: 0xffef9a9c │ │ vshr.u64 q14, q11, #18 │ │ vqshlu.s32 d28, d6, #15 │ │ - vabal.u32 , d31, d0 │ │ + @ instruction: 0xffef9a7a │ │ @ instruction: 0xffeecb4c │ │ movs r6, r0 │ │ │ │ 0019f6f0 : │ │ push {r7, lr} │ │ mov r7, sp │ │ sub sp, #40 @ 0x28 │ │ @@ -369486,24 +369490,24 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ stmia r5!, {r3, r5, r7} │ │ movs r6, r0 │ │ ldr r6, [r4, r1] │ │ - @ instruction: 0xffefbaf7 │ │ - @ instruction: 0xffeeaf22 │ │ + @ instruction: 0xffef9ff1 │ │ + vsri.32 d25, d12, #18 │ │ @ instruction: 0xffee8f04 │ │ - @ instruction: 0xffefbb3f │ │ - vqrdmlsh.s32 q13, q7, d10[1] │ │ + vshr.u32 d26, d25, #17 │ │ + vmls.i32 , q7, d4[1] │ │ vsli.32 d28, d28, #14 │ │ movs r6, r0 │ │ - str r2, [sp, #972] @ 0x3cc │ │ - @ instruction: 0xffeebb1b │ │ - vqrdmlsh.s32 q13, q7, d6[0] │ │ + strb r5, [r5, #31] │ │ + vshr.u32 d26, d5, #18 │ │ + vmls.i32 , q7, d0[0] │ │ Address 0x19fcea is out of bounds. │ │ │ │ │ │ 0019fcec : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ @@ -369802,23 +369806,23 @@ │ │ blx 1fe500 │ │ blx 1fe130 │ │ bl aa778 │ │ stmia r3!, {r1, r7} │ │ movs r6, r0 │ │ stmia r1!, {r1, r3, r6, r7} │ │ movs r6, r0 │ │ - vpmax.f16 , q14, q15 │ │ - @ instruction: 0xf92cffee │ │ - add r4, sp, #648 @ 0x288 │ │ + b.n 19f86c │ │ + vmull.p64 , d14, d22 │ │ + vsra.u64 d25, d12, #18 │ │ vsra.u64 q14, q2, #18 │ │ movs r6, r0 │ │ str r1, [sp, #392] @ 0x188 │ │ - vqshrun.s64 d24, , #17 │ │ - vmul.f32 , q7, d14[0] │ │ - vqdmulh.s32 q13, q15, d4[0] │ │ + @ instruction: 0xffef6d0f │ │ + vqrdmlah.s32 , q7, d8[0] │ │ + vsra.u64 d25, d30, #18 │ │ Address 0x1a005a is out of bounds. │ │ │ │ │ │ 001a005c > const&, int, cv::UMatUsageFlags)@@Base>: │ │ push {r7, lr} │ │ mov r7, sp │ │ sub sp, #8 │ │ @@ -370225,21 +370229,21 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ nop {10} │ │ movs r6, r0 │ │ cbnz r0, 1a04d6 const&)@@Base+0x32> │ │ @ instruction: 0xffefceb1 │ │ - vqshl.u64 q13, q2, #47 @ 0x2f │ │ + vqdmulh.s32 q12, , d14[0] │ │ vsra.u32 d19, d14, #18 │ │ vmull.p64 q14, d31, d13 │ │ - vqshl.u64 d26, d16, #47 @ 0x2f │ │ + vmull.u32 q12, d31, d26 │ │ vabdl.u32 , d30, d2 │ │ vqrdmlah.s32 q14, , d9[1] │ │ - vabdl.u32 q13, d31, d12 │ │ + vmull.u32 q12, d31, d6 │ │ vqdmulh.s32 , q15, d0[1] │ │ movs r6, r0 │ │ │ │ 001a04a4 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -370415,18 +370419,18 @@ │ │ ldrne r0, [sp, #12] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ cbnz r0, 1a06ec │ │ movs r6, r0 │ │ lsrs r1, r5, #11 │ │ vqdmulh.s32 q14, , d11[0] │ │ - vmls.f32 q13, , d14[1] │ │ + vmull.u32 q12, d15, d8[1] │ │ vmlsl.u32 q9, d30, d19 │ │ @ instruction: 0xffeecd2b │ │ - vmlsl.u32 q13, d15, d14[0] │ │ + @ instruction: 0xffef8b48 │ │ @ instruction: 0xffeeba78 │ │ movs r6, r0 │ │ │ │ 001a0690 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -370562,20 +370566,20 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ cbnz r4, 1a084c > const&)@@Base+0x20> │ │ movs r6, r0 │ │ - str r6, [sp, #352] @ 0x160 │ │ + ldrb r2, [r2, #13] │ │ vmlsl.u32 q14, d30, d31 │ │ - vrsra.u64 q13, q1, #17 │ │ + vmul.i32 q12, , d12[0] │ │ vqshrun.s64 d27, q3, #18 │ │ @ instruction: 0xffefcb63 │ │ - vraddhn.i64 d26, , q3 │ │ + @ instruction: 0xffef8980 │ │ @ instruction: 0xffeeb8dc │ │ movs r6, r0 │ │ │ │ 001a082c > const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -370715,18 +370719,18 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ @ instruction: 0xb85a │ │ movs r6, r0 │ │ bne.n 1a0a90 │ │ @ instruction: 0xffefc90f │ │ - vrshr.u32 d26, d18, #17 │ │ + vabdl.u32 q12, d15, d28 │ │ vqshlu.s32 , q13, #14 │ │ vmul.f32 q14, , d7[0] │ │ - vmlal.u32 q13, d31, d10[1] │ │ + @ instruction: 0xffef87e4 │ │ vqshl.u32 d27, d28, #14 │ │ movs r6, r0 │ │ │ │ 001a09cc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -370827,16 +370831,16 @@ │ │ blx 1fe130 │ │ ldr r0, [sp, #16] │ │ blx 1fe100 │ │ blx 1fe130 │ │ @ instruction: 0xb6be │ │ movs r6, r0 │ │ subs r0, #68 @ 0x44 │ │ - vmull.u32 q14, d14, d6[1] │ │ - vaddw.u32 q13, q7, d18 │ │ + vqrdmlsh.s32 q13, q7, d0[1] │ │ + vqshlu.s32 d24, d12, #14 │ │ vrsubhn.i64 d27, q7, q13 │ │ movs r6, r0 │ │ │ │ 001a0adc &, cv::Point_&) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -370932,16 +370936,16 @@ │ │ ldrne r0, [sp, #20] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ push {r1, r2, r3, r5, r7, lr} │ │ movs r6, r0 │ │ ldr r1, [pc, #432] @ (1a0d90 ) │ │ - vsubl.u32 , d31, d7 │ │ - vaddl.u32 q13, d14, d6 │ │ + vabdl.u32 , d31, d1 │ │ + vabal.u32 q12, d14, d0 │ │ vabal.u32 , d14, d14 │ │ movs r6, r0 │ │ │ │ 001a0bec : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -371065,15 +371069,15 @@ │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ push {r1, r2, r3, r4, r7} │ │ movs r6, r0 │ │ ldr r0, [pc, #96] @ (1a0d94 ) │ │ vcvt.f16.u16 , , #17 │ │ - @ instruction: 0xffef9eb2 │ │ + vsubw.u32 q12, , d28 │ │ vrsra.u64 d27, d28, #18 │ │ movs r6, r0 │ │ │ │ 001a0d40 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -371308,28 +371312,28 @@ │ │ blx 1fe130 │ │ mov r0, r8 │ │ blx 1fe500 │ │ blx 1fe130 │ │ cbz r6, 1a1028 │ │ movs r6, r0 │ │ adds r3, #242 @ 0xf2 │ │ - vsubw.u32 q14, q7, d23 │ │ - @ instruction: 0xffee9cd0 │ │ + vmlal.u32 q13, d14, d17 │ │ + vmla.f32 q12, q15, d10[0] │ │ vshr.u64 d19, d16, #18 │ │ - vmlal.u32 q14, d31, d3[1] │ │ - vmull.u32 , d30, d12 │ │ - vqshlu.s32 , , #14 │ │ - vmlal.u32 q14, d30, d1[0] │ │ - vqdmulh.s32 , q7, d10[1] │ │ - vmull.p64 q11, d14, d16 │ │ - vrshr.u64 d28, d15, #18 │ │ - vqdmulh.s32 , q7, d8[0] │ │ + vqshl.u64 q13, , #47 @ 0x2f │ │ + vaddw.u32 q12, q15, d6 │ │ + @ instruction: 0xffee7b4b │ │ + vqshl.u64 d26, d27, #46 @ 0x2e │ │ + vmla.f32 q12, q7, d4[1] │ │ + vrsra.u32 d21, d10, #18 │ │ + vqshl.u64 d26, d9, #46 @ 0x2e │ │ + vmla.f32 q12, q7, d2[0] │ │ @ instruction: 0xffeeba71 │ │ - vsubw.u32 q14, , d5 │ │ - vmull.u32 , d30, d30 │ │ + vqshl.u64 q13, , #47 @ 0x2f │ │ + vaddw.u32 q12, q15, d24 │ │ vsra.u64 , q3, #18 │ │ movs r6, r0 │ │ │ │ 001a1018 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -371427,16 +371431,16 @@ │ │ ldr r0, [sp, #48] @ 0x30 │ │ blx 1fe100 │ │ blx 1fe130 │ │ nop │ │ add sp, #448 @ 0x1c0 │ │ movs r6, r0 │ │ subs r4, #17 │ │ - vsri.32 d28, d14, #18 │ │ - @ instruction: 0xffee9ada │ │ + vqshrn.u64 d26, q4, #18 │ │ + @ instruction: 0xffee7fd4 │ │ vqrdmlsh.s32 q13, q15, d2[1] │ │ movs r6, r0 │ │ │ │ 001a1130 : │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr.w ip, [r0] │ │ @@ -371775,31 +371779,31 @@ │ │ blx 1fe130 │ │ nop │ │ add r6, sp, #672 @ 0x2a0 │ │ movs r6, r0 │ │ add r5, sp, #168 @ 0xa8 │ │ movs r6, r0 │ │ ldr r7, [sp, #672] @ 0x2a0 │ │ - vcvt.f32.u32 d27, d1, #17 │ │ - vqshl.u64 d25, d26, #46 @ 0x2e │ │ + vsubw.u32 q13, , d11 │ │ + @ instruction: 0xffee7cb4 │ │ vshr.u64 q10, , #18 │ │ - vqrdmulh.s32 , , d11[0] │ │ - vqshl.u32 , q10, #14 │ │ + vmlal.u32 q13, d31, d5[0] │ │ + vqdmulh.s32 , q7, d14[1] │ │ @ instruction: 0xffeebb71 │ │ - vcvt.f32.u32 , , #17 │ │ - vmlal.u32 , d14, d20 │ │ + vrsra.u32 q13, , #17 │ │ + vcvt.u16.f16 d23, d14, #18 │ │ vqshl.u32 , , #14 │ │ - vqrdmulh.s32 , , d15[1] │ │ - vqshl.u64 d25, d8, #46 @ 0x2e │ │ + vmlal.u32 q13, d31, d9[1] │ │ + @ instruction: 0xffee7c92 │ │ vsri.32 d17, d21, #18 │ │ - vcvt.f32.u32 , , #18 │ │ - vmlal.u32 , d14, d2 │ │ + vrsra.u32 q13, , #18 │ │ + @ instruction: 0xffee7cfc │ │ vmul.i32 , q15, d13[0] │ │ - vcvt.f32.u32 d27, d21, #18 │ │ - vqshl.u64 , q7, #46 @ 0x2e │ │ + vsubw.u32 q13, q7, d31 │ │ + @ instruction: 0xffee7cd8 │ │ Address 0x1a14f6 is out of bounds. │ │ │ │ │ │ 001a14f8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -371923,17 +371927,17 @@ │ │ blx 200b40 │ │ blx 1fe130 │ │ bl aa778 │ │ add r3, sp, #576 @ 0x240 │ │ movs r6, r0 │ │ add r2, sp, #888 @ 0x378 │ │ movs r6, r0 │ │ - stmia r3!, {r0, r1, r3, r4, r5, r6, r7} │ │ - vrsubhn.i64 d21, q15, │ │ - vsli.64 , q4, #46 @ 0x2e │ │ + add r0, sp, #980 @ 0x3d4 │ │ + @ instruction: 0xffee3b89 │ │ + @ instruction: 0xffee7ad2 │ │ Address 0x1a165a is out of bounds. │ │ │ │ │ │ 001a165c : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -372010,19 +372014,19 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ add r2, sp, #200 @ 0xc8 │ │ movs r6, r0 │ │ strh r5, [r1, #42] @ 0x2a │ │ - vqshl.u64 d26, d6, #47 @ 0x2f │ │ - vsri.64 , q9, #18 │ │ + @ instruction: 0xffef8c90 │ │ + vmul.f32 , q15, d12[1] │ │ vsli.32 d19, d1, #14 │ │ - vqshl.u32 q13, q9, #15 │ │ - vmls.i32 , q15, d14[0] │ │ + vqdmulh.s32 q12, , d12[1] │ │ + vmul.f32 , q15, d8[0] │ │ @ instruction: 0xffeea9f6 │ │ movs r6, r0 │ │ │ │ 001a1730 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -373256,23 +373260,23 @@ │ │ ldr.w fp, [r1] │ │ ldrd r0, r1, [r1, #32] │ │ strd r1, r0, [sp, #36] @ 0x24 │ │ b.n 1a2418 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x328> │ │ ittte ls │ │ @ instruction: 0xffef9f8a │ │ movls r6, r0 │ │ - strhls r4, [r3, #8] │ │ + strls r6, [r2, #96] @ 0x60 │ │ @ instruction: 0xffee9fa4 │ │ movs r6, r0 │ │ ldr r7, [sp, #648] @ 0x288 │ │ movs r6, r0 │ │ subs r1, #167 @ 0xa7 │ │ - vsri.64 d23, d28, #17 │ │ - @ instruction: 0xffeedbdd │ │ - vrsra.u64 d23, d20, #18 │ │ + @ instruction: 0xffef59b6 │ │ + vshr.u64 q14, , #18 │ │ + vmlal.u32 , d30, d30 │ │ @ instruction: 0xffeee74a │ │ vcvt.u16.f16 , q5, #18 │ │ movs r6, r0 │ │ stc 0, cr0, [r4], {6} │ │ subs.w r9, r9, #1 │ │ sub.w r4, r4, #12 │ │ beq.w 1a2524 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x434> │ │ @@ -373641,20 +373645,20 @@ │ │ movw r2, #43691 @ 0xaaab │ │ movt r2, #43690 @ 0xaaaa │ │ sub.w r5, r0, #12 │ │ asrs r1, r0, #2 │ │ mul.w r4, r1, r2 │ │ b.n 1a2824 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x734> │ │ nop │ │ - bls.n 1a27e2 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x6f2> │ │ - vsra.u64 , q1, #18 │ │ + bkpt 0x00ef │ │ + vmlsl.u32 , d30, d12[0] │ │ vsli.32 q15, q12, #14 │ │ - vabal.u32 q10, d30, d15 │ │ - vabal.u32 q10, d30, d14 │ │ - @ instruction: 0xffee6ef8 │ │ + vmlsl.u32 q9, d30, d9 │ │ + vmlsl.u32 q9, d30, d8 │ │ + vrsra.u64 , q9, #18 │ │ @ instruction: 0xffeef89d │ │ lsls r0, r7, #2 │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #192] @ 0xc0 │ │ blxne 1fe100 │ │ subs r4, #1 │ │ @@ -373948,19 +373952,19 @@ │ │ bne.n 1a2b24 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0xa34> │ │ vldr d16, [r0] │ │ ldr r0, [r0, #8] │ │ str r0, [sp, #192] @ 0xc0 │ │ vstr d16, [sp, #184] @ 0xb8 │ │ b.n 1a2b2e , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0xa3e> │ │ nop │ │ - bpl.n 1a2ace , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x9de> │ │ - @ instruction: 0xffee6db6 │ │ + revsh r7, r2 │ │ + vrshr.u64 d21, d16, #18 │ │ vsra.u32 q15, q6, #18 │ │ @ instruction: 0xffee776c │ │ - @ instruction: 0xffef6cbc │ │ + vsra.u64 d21, d22, #17 │ │ @ instruction: 0xffeee9d0 │ │ movs r1, #1 │ │ add r0, sp, #184 @ 0xb8 │ │ bl c5502 │ │ ldrb.w r0, [sp, #184] @ 0xb8 │ │ ldr r1, [sp, #188] @ 0xbc │ │ lsls r2, r0, #31 │ │ @@ -374296,22 +374300,22 @@ │ │ blxne 1fe100 │ │ movs r4, #1 │ │ add r5, sp, #172 @ 0xac │ │ b.n 1a2e52 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0xd62> │ │ movs r4, #0 │ │ add r5, sp, #172 @ 0xac │ │ b.n 1a2e52 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0xd62> │ │ - asrs r1, r7 │ │ + movs r6, #51 @ 0x33 │ │ @ instruction: 0xffee2f97 │ │ - vmlsl.u32 q11, d31, d18 │ │ - vsra.u64 d29, d15, #18 │ │ - vqrshrn.u64 d22, q11, #18 │ │ + @ instruction: 0xffef4f9c │ │ + vqshlu.s64 d27, d9, #46 @ 0x2e │ │ + vcvt.f32.u32 q10, q8, #18 │ │ vcvt.u16.f16 d29, d10, #18 │ │ vqrshrn.u64 d24, q12, #18 │ │ - vqrshrun.s64 d22, q13, #17 │ │ + vcvt.u16.f16 q10, q10, #17 │ │ vaddl.u32 q9, d14, d0 │ │ str r0, [sp, #208] @ 0xd0 │ │ strd r0, r0, [sp, #200] @ 0xc8 │ │ add r0, sp, #184 @ 0xb8 │ │ blx 200b90 │ │ movs r0, #104 @ 0x68 │ │ blx 1fe160 │ │ @@ -374688,20 +374692,20 @@ │ │ blxne 1fe100 │ │ mov.w r9, #1 │ │ b.n 1a335a , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x126a> │ │ nop │ │ stmia r3!, {r2, r4, r5, r6} │ │ vqrshrun.s64 d28, q9, #17 │ │ vrsra.u32 d26, d17, #17 │ │ - vrsubhn.i64 d22, , q13 │ │ + @ instruction: 0xffef4ba4 │ │ vqshlu.s32 d17, d7, #14 │ │ vqshl.u32 d28, d10, #14 │ │ - vmls.f32 q11, , d0[1] │ │ - @ instruction: 0xffeeccdf │ │ - vabal.u32 q11, d14, d8 │ │ + @ instruction: 0xffef4ada │ │ + vsra.u64 , , #18 │ │ + vmlsl.u32 q10, d14, d2 │ │ vmlal.u32 , d14, d14 │ │ vaddl.u32 q9, d14, d12 │ │ blx 1fe160 │ │ mov.w r9, #0 │ │ mov r4, r0 │ │ strd r9, r9, [r0] │ │ str.w r9, [r0, #8] │ │ @@ -375081,17 +375085,17 @@ │ │ vldr d16, [sp, #160] @ 0xa0 │ │ ldr r0, [sp, #168] @ 0xa8 │ │ str r0, [sp, #136] @ 0x88 │ │ vstr d16, [sp, #128] @ 0x80 │ │ b.n 1a3732 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x1642> │ │ cbnz r2, 1a3788 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x1698> │ │ @ instruction: 0xffef3fac │ │ - vshr.u64 d22, d14, #17 │ │ + vsli.64 d20, d8, #47 @ 0x2f │ │ vraddhn.i64 d29, q7, │ │ - @ instruction: 0xffee5fd6 │ │ + vsri.64 q10, q0, #18 │ │ @ instruction: 0xffeee9dd │ │ movs r1, #41 @ 0x29 │ │ add r0, sp, #128 @ 0x80 │ │ bl c5502 │ │ add r0, sp, #128 @ 0x80 │ │ blx 1ff3b0 │ │ cmp r0, #0 │ │ @@ -375409,21 +375413,21 @@ │ │ ldr r0, [r0, #0] │ │ ldr r1, [r0, #0] │ │ str r1, [sp, #36] @ 0x24 │ │ ldrd r1, r0, [r0, #32] │ │ strd r1, r0, [sp, #28] │ │ b.n 1a3b76 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x1a86> │ │ nop │ │ - stmia r6!, {r0, r4, r5, r6} │ │ - vqrdmlah.s32 , q7, d4[0] │ │ + add r3, sp, #428 @ 0x1ac │ │ + vrsra.u32 d20, d30, #18 │ │ vmla.f32 , q15, d6[1] │ │ vaddw.u32 , q15, d13 │ │ - @ instruction: 0xffee5d08 │ │ + vsubl.u32 q10, d14, d2 │ │ vrshr.u32 d31, d26, #18 │ │ - vmull.u32 , d29, d24 │ │ + vaddw.u32 q10, , d18 │ │ vaddw.u32 , q7, d13 │ │ lsrs r0, r6, #7 │ │ mov r0, r9 │ │ bl c4f88 │ │ ldr r1, [pc, #940] @ (1a3e70 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x1d80>) │ │ add r1, pc │ │ add.w r0, r9, #8 │ │ @@ -375772,20 +375776,20 @@ │ │ strb.w r0, [sp, #112] @ 0x70 │ │ add r0, sp, #112 @ 0x70 │ │ add.w r4, r0, #1 │ │ cbnz r5, 1a3eaa , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x1dba> │ │ b.n 1a3eb4 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x1dc4> │ │ nop │ │ cbz r3, 1a3ec0 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x1dd0> │ │ - @ instruction: 0xffef5b5e │ │ + vshr.u32 q10, q4, #17 │ │ vmull.u32 q8, d30, d11[0] │ │ @ instruction: 0xffeebbce │ │ - @ instruction: 0xffef5a94 │ │ - vsra.u64 d28, d3, #18 │ │ - @ instruction: 0xffee59bc │ │ + @ instruction: 0xffef3f8e │ │ + vrsubhn.i64 d26, q15, │ │ + @ instruction: 0xffee3eb6 │ │ vqdmulh.s32 q14, q15, d2[0] │ │ vmla.i32 , q7, d5[0] │ │ movs r7, r0 │ │ add.w r8, r0, #1 │ │ mov r0, r8 │ │ blx 1fe160 │ │ mov r4, r0 │ │ @@ -376050,18 +376054,18 @@ │ │ blxne 1fe100 │ │ subs r6, #1 │ │ sub.w r8, r8, #12 │ │ bne.w 1a4028 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x1f38> │ │ b.n 1a4234 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x2144> │ │ nop │ │ push {r1, r3, r5, r7} │ │ - vqshl.u64 d21, d14, #47 @ 0x2f │ │ - vmlsl.u32 , d30, d4[1] │ │ - vcvt.f32.u32 d27, d13, #18 │ │ - vmlsl.u32 , d14, d6[0] │ │ + @ instruction: 0xffef3c98 │ │ + @ instruction: 0xffee3bde │ │ + vrsra.u32 d26, d7, #18 │ │ + @ instruction: 0xffee3b40 │ │ vqrshrn.u64 d28, q1, #18 │ │ vshr.u32 , q5, #18 │ │ adcs.w r6, r8, r5, lsl #16 │ │ cbz r0, 1a418a , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x209a> │ │ ldr r0, [r5, #4] │ │ cmp r0, #5 │ │ blt.n 1a4234 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x2144> │ │ @@ -376422,21 +376426,21 @@ │ │ ldrb.w r0, [sp, #128] @ 0x80 │ │ lsls r0, r0, #31 │ │ beq.w 1a468c , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x259c> │ │ ldr r0, [sp, #136] @ 0x88 │ │ blx 1fe100 │ │ b.n 1a468c , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x259c> │ │ nop │ │ - ldrh r4, [r4, #10] │ │ - vsri.64 d21, d6, #18 │ │ + ldr r6, [r3, #100] @ 0x64 │ │ + @ instruction: 0xffee3990 │ │ vrshr.u32 , q9, #18 │ │ vraddhn.i64 d23, , q8 │ │ - vsubw.u32 , , d4 │ │ - vshll.u32 , d13, #14 │ │ - vmla.f32 , q15, d14[1] │ │ + vqshl.u64 , q15, #47 @ 0x2f │ │ + vcvt.u32.f32 d25, d7, #18 │ │ + vmlsl.u32 , d30, d8[1] │ │ vsli.64 d28, d0, #46 @ 0x2e │ │ @ instruction: 0xffeef8dd │ │ add r0, pc, #288 @ (adr r0, 1a46a0 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x25b0>) │ │ cmp r0, r1 │ │ beq.w 1a2ed0 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0xde0> │ │ blx 1fe830 │ │ mov r6, r0 │ │ @@ -376765,17 +376769,17 @@ │ │ ldr r0, [sp, #248] @ 0xf8 │ │ blx 1fe100 │ │ b.n 1a4ac6 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x29d6> │ │ b.n 1a48fc , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x280c> │ │ b.n 1a497e , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x288e> │ │ b.n 1a4bf4 , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x2b04> │ │ nop │ │ - @ instruction: 0xb8b9 │ │ + ldr r5, [sp, #716] @ 0x2cc │ │ @ instruction: 0xffee9af8 │ │ - vmla.i32 , , d6[1] │ │ + vmls.f32 , , d0[1] │ │ @ instruction: 0xffeef89d │ │ lsls r0, r4, #2 │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #168] @ 0xa8 │ │ blxne 1fe100 │ │ b.n 1a497e , std::__ndk1::allocator > const&, char const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const*)@@Base+0x288e> │ │ @@ -377363,20 +377367,20 @@ │ │ bl c5068 │ │ blx 1fe130 │ │ add r0, sp, #20 │ │ bl c5068 │ │ blx 1fe130 │ │ strb r0, [r3, #15] │ │ movs r6, r0 │ │ - ldrh r7, [r3, #38] @ 0x26 │ │ - vsra.u64 d27, d2, #18 │ │ + strb r1, [r3, #7] │ │ + vrsubhn.i64 d25, q15, q6 │ │ vshll.u32 q15, d10, #14 │ │ vqshrn.u64 d28, , #19 │ │ vabdl.u32 q9, d30, d16 │ │ - @ instruction: 0xffef48b6 │ │ + @ instruction: 0xffef2db0 │ │ vaddl.u32 q13, d30, d13 │ │ vrshr.u64 , q13, #17 │ │ movs r6, r0 │ │ strb r2, [r6, #11] │ │ movs r6, r0 │ │ strb r2, [r7, #9] │ │ movs r6, r0 │ │ @@ -377565,25 +377569,25 @@ │ │ bl c5068 │ │ blx 1fe130 │ │ nop │ │ strb r2, [r6, #5] │ │ movs r6, r0 │ │ bgt.n 1a5030 , std::__ndk1::allocator > const&, bool, char const*)@@Base+0x11c> │ │ @ instruction: 0xffeddb9e │ │ - @ instruction: 0xffedae9d │ │ - @ instruction: 0xffeeaf24 │ │ - vqshlu.s64 d20, d0, #46 @ 0x2e │ │ - vmlal.u32 , d14, d6[1] │ │ + vrsra.u64 d25, d7, #19 │ │ + vsri.32 d25, d14, #18 │ │ + @ instruction: 0xffee2b8a │ │ + @ instruction: 0xffee3760 │ │ vshr.u64 , q0, #18 │ │ movs r6, r0 │ │ strb r0, [r1, #3] │ │ movs r6, r0 │ │ - add r6, sp, #112 @ 0x70 │ │ - vaddw.u32 , q15, d18 │ │ - vmls.f32 q10, q15, d8[0] │ │ + str r3, [sp, #88] @ 0x58 │ │ + vqshlu.s64 d19, d12, #46 @ 0x2e │ │ + vmull.u32 q9, d30, d2[0] │ │ vaddl.u32 , d14, d28 │ │ movs r6, r0 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ ldr r4, [r0, #4] │ │ cbz r4, 1a5160 , std::__ndk1::allocator > const&, bool, char const*)@@Base+0x24c> │ │ adds r1, r4, #4 │ │ @@ -378683,22 +378687,22 @@ │ │ blx 1fe130 │ │ cmp r2, #216 @ 0xd8 │ │ movs r6, r0 │ │ str r6, [r2, #116] @ 0x74 │ │ movs r6, r0 │ │ stcl 15, cr15, [r1], #948 @ 0x3b4 │ │ stc 15, cr15, [pc], {237} @ 0xed │ │ - add r4, pc, #396 @ (adr r4, 1a5e2c , std::__ndk1::allocator > const&)@@Base+0x38>) │ │ + ldrh r5, [r3, #10] │ │ vqshlu.s32 d22, d16, #14 │ │ movs r6, r0 │ │ str r0, [r5, #96] @ 0x60 │ │ movs r6, r0 │ │ - str r2, [sp, #496] @ 0x1f0 │ │ + strb r6, [r6, #29] │ │ @ instruction: 0xffeeeaf1 │ │ - @ instruction: 0xffeda345 │ │ + vqshrun.s64 d24, , #19 │ │ vsli.32 d22, d2, #14 │ │ movs r6, r0 │ │ str r2, [r1, #80] @ 0x50 │ │ movs r6, r0 │ │ str r2, [r3, #112] @ 0x70 │ │ movs r6, r0 │ │ │ │ @@ -379113,18 +379117,18 @@ │ │ ldrne r0, [sp, #24] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ str r0, [r3, #32] │ │ movs r6, r0 │ │ @ instruction: 0xfbb3ffee │ │ @ instruction: 0xfb97ffee │ │ - adds r7, #150 @ 0x96 │ │ - vqshl.u32 , q14, #14 │ │ - vqdmulh.s32 , q7, d15[0] │ │ - vcvt.f16.u16 d19, d21, #18 │ │ + adds r0, r2, #2 │ │ + vcvt.f16.u16 , q11, #18 │ │ + vmla.f32 q9, q7, d9[0] │ │ + vaddw.u32 q9, q7, d31 │ │ vaddl.u32 q11, d30, d22 │ │ movs r6, r0 │ │ │ │ 001a60e8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -379258,16 +379262,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrsh r2, [r3, r3] │ │ movs r6, r0 │ │ - lsrs r1, r1, #11 │ │ - vcvt.f16.u16 d25, d16, #18 │ │ + vqrdmlsh.s d31, d19, d1[7] │ │ + strh r2, [r5, #8] │ │ vraddhn.i64 d30, q15, │ │ @ instruction: 0xffed5eb4 │ │ movs r6, r0 │ │ │ │ 001a6240 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -379318,15 +379322,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrsh r6, [r1, r1] │ │ movs r6, r0 │ │ ldmia r1!, {r0, r4, r5, r6} │ │ - @ instruction: 0xffed499b │ │ + @ instruction: 0xffed2e95 │ │ vrsra.u64 q15, , #18 │ │ vmull.p64 , d13, d24 │ │ movs r6, r0 │ │ │ │ 001a62cc : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -379373,17 +379377,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrb r6, [r7, r6] │ │ movs r6, r0 │ │ - ldr r5, [r4, #0] │ │ - vmls.f32 , q7, d6[1] │ │ - vrsra.u32 q15, , #18 │ │ + ldr r5, [pc, #124] @ (1a63c4 ) │ │ + vmull.u32 , d14, d0[1] │ │ + vrsra.u32 q15, , #19 │ │ @ instruction: 0xffed5da0 │ │ movs r6, r0 │ │ │ │ 001a6354 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -379795,39 +379799,39 @@ │ │ lsls r0, r0, #31 │ │ beq.n 1a67ac │ │ ldr r0, [sp, #172] @ 0xac │ │ blx 1fe100 │ │ b.n 1a67ac │ │ b.n 1a67ac │ │ nop │ │ - adds r4, #244 @ 0xf4 │ │ + adds r6, r5, r7 │ │ @ instruction: 0xffeef899 │ │ movs r0, r0 │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne.w r0, [r9, #8] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ ldrb r6, [r4, r2] │ │ movs r6, r0 │ │ ldrb r6, [r5, #16] │ │ vmull.u32 , d15, d14 │ │ - vmla.i32 q12, , d15[1] │ │ + vmls.f32 q11, , d9[1] │ │ @ instruction: 0xffee5be2 │ │ movs r6, r0 │ │ ldrh r0, [r4, r7] │ │ movs r6, r0 │ │ stmia r4!, {r0, r1, r4, r5, r6} │ │ vsra.u32 d30, d17, #18 │ │ - vsra.u32 d18, d13, #19 │ │ + vqshlu.s32 d16, d7, #13 │ │ vshr.u32 q15, , #18 │ │ @ instruction: 0xffed5990 │ │ movs r6, r0 │ │ - subs r7, r7, #7 │ │ - vcvt.f32.u32 d23, d11, #18 │ │ + lsls r1, r7, #19 │ │ + vrsra.u32 d22, d5, #18 │ │ vqrdmlsh.s32 , q7, d15[0] │ │ Address 0x1a67f6 is out of bounds. │ │ │ │ │ │ 001a67f8 , std::__ndk1::allocator > const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -380034,18 +380038,18 @@ │ │ add r0, sp, #20 │ │ bl c5068 │ │ blx 1fe130 │ │ nop │ │ ldr r0, [r7, r0] │ │ movs r6, r0 │ │ add r2, pc, #108 @ (adr r2, 1a6a84 ) │ │ - vrsubhn.i64 d25, q7, │ │ - vsli.64 d21, d1, #46 @ 0x2e │ │ + @ instruction: 0xffee7b1f │ │ + vmlsl.u32 , d30, d11 │ │ vmull.p64 q14, d30, d8 │ │ - vraddhn.i64 d24, , q1 │ │ + vqrshrn.u64 d22, q14, #19 │ │ vrshr.u64 , q14, #18 │ │ vqshl.u32 , q4, #14 │ │ movs r6, r0 │ │ ldrsb r0, [r2, r5] │ │ movs r6, r0 │ │ ldrsb r0, [r3, r3] │ │ movs r6, r0 │ │ @@ -380185,17 +380189,17 @@ │ │ addeq sp, #168 @ 0xa8 │ │ ldmiaeq.w sp!, {r8, r9, fp} │ │ popeq {r4, r5, r6, r7, pc} │ │ blx 1fe0a0 │ │ bl aa778 │ │ ldrsb r2, [r2, r1] │ │ movs r6, r0 │ │ - ldr r0, [r5, #120] @ 0x78 │ │ - vmlal.u32 q12, d30, d14[0] │ │ - @ instruction: 0xffee3743 │ │ + strb r2, [r4, r2] │ │ + @ instruction: 0xffee67c8 │ │ + vcvt.f16.u16 d17, d29, #18 │ │ vabal.u32 , d30, d20 │ │ movs r6, r0 │ │ strb r4, [r3, r6] │ │ movs r6, r0 │ │ strb r4, [r2, r4] │ │ movs r6, r0 │ │ │ │ @@ -380344,15 +380348,15 @@ │ │ add r0, sp, #20 │ │ bl c5068 │ │ blx 1fe130 │ │ nop │ │ strb r6, [r1, r3] │ │ movs r6, r0 │ │ adds r5, #19 │ │ - vsra.u32 q12, q4, #17 │ │ + vqshlu.s32 q11, q1, #15 │ │ @ instruction: 0xffeeee9e │ │ vraddhn.i64 d21, q7, q15 │ │ movs r6, r0 │ │ strb r6, [r4, r0] │ │ movs r6, r0 │ │ strh r4, [r4, r6] │ │ movs r6, r0 │ │ @@ -380428,15 +380432,15 @@ │ │ blxne 1fe100 │ │ ldrb r0, [r4, #0] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [r4, #8] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ - str r7, [r3, #88] @ 0x58 │ │ + ldr r2, [pc, #612] @ (1a7090 ) │ │ vsli.64 , q8, #46 @ 0x2e │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ ldr r5, [r0, #0] │ │ mov r4, r0 │ │ cbz r5, 1a6e62 │ │ ldr r1, [r4, #4] │ │ @@ -381520,20 +381524,20 @@ │ │ beq.w 1a7de2 │ │ movs r1, #1 │ │ strb r1, [r0, #4] │ │ movs r1, #2 │ │ b.n 1a7dde │ │ nop │ │ ldrb r4, [r6, #0] │ │ - @ instruction: 0xffef2bfb │ │ + vshr.u64 , , #17 │ │ @ instruction: 0xffee7d94 │ │ vmlsl.u32 , d31, d21 │ │ - vsra.u64 q8, q7, #17 │ │ - vsubw.u32 , q15, d11 │ │ - vmls.f32 q12, , d6[1] │ │ + vqshlu.s64 q15, q4, #47 @ 0x2f │ │ + vsubw.u32 , , d11 │ │ + vmull.u32 q11, d29, d0[1] │ │ vaddl.u32 , d14, d19 │ │ lsls r7, r1, #24 │ │ vmvn.i32 q8, #122 @ 0x0000007a │ │ vmvn.i32 q9, #25 @ 0x00000019 │ │ adds r1, r4, r6 │ │ vmov.i8 q10, #32 @ 0x20 │ │ mov r5, r6 │ │ @@ -381896,15 +381900,15 @@ │ │ moveq r0, r2 │ │ movs r2, #5 │ │ add r1, pc │ │ blx 1fec60 │ │ clz r0, r0 │ │ lsrs r4, r0, #5 │ │ b.n 1a7dc6 │ │ - add r4, lr │ │ + cmp r1, #110 @ 0x6e │ │ vraddhn.i64 d18, q7, q0 │ │ mov r0, r8 │ │ cbz r5, 1a7dd6 │ │ ldr r1, [sp, #8] │ │ mov r5, r0 │ │ mov r0, r1 │ │ blx 1fe100 │ │ @@ -382173,15 +382177,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #40] @ 0x28 │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ negs r4, r6 │ │ movs r6, r0 │ │ - strb r3, [r1, r1] │ │ + subs r1, #69 @ 0x45 │ │ vshr.u32 d20, d30, #18 │ │ movs r6, r0 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ ldrb r0, [r1, #0] │ │ lsls r0, r0, #31 │ │ @@ -383092,16 +383096,16 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ nop │ │ adds r7, #56 @ 0x38 │ │ movs r6, r0 │ │ ldr r1, [pc, #444] @ (1a8bc4 ) │ │ - @ instruction: 0xffefe3e1 │ │ - vrshr.u64 q15, , #19 │ │ + @ instruction: 0xffefc8db │ │ + @ instruction: 0xffedc7ef │ │ vmlsl.u32 , d29, d0[1] │ │ movs r6, r0 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ mov r4, r0 │ │ ldr r0, [r0, #48] @ 0x30 │ │ @@ -383430,19 +383434,19 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 1fe100 │ │ blx 1fe130 │ │ adds r4, #60 @ 0x3c │ │ movs r6, r0 │ │ ldr r7, [sp, #84] @ 0x54 │ │ - vqrdmlah.s32 , , d6[0] │ │ - vqrdmlsh.s32 , q15, d13[0] │ │ - vshll.u32 q8, d1, #13 │ │ - vmull.p64 , d14, d20 │ │ - @ instruction: 0xffeedfab │ │ + @ instruction: 0xffed2340 │ │ + vmls.i32 q14, q15, d7[0] │ │ + @ instruction: 0xffedef0b │ │ + vrsra.u32 d18, d14, #19 │ │ + vraddhn.i64 d28, q15, │ │ vrsra.u64 d19, d24, #19 │ │ movs r6, r0 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ ldr r0, [r0, #24] │ │ cmp r0, #0 │ │ @@ -386434,40 +386438,40 @@ │ │ bne.n 1aad98 , std::__ndk1::allocator > const&, bool, bool)@@Base+0x3dc> │ │ blx 1fe130 │ │ ldr.w r0, [sl, #8] │ │ blx 1fe100 │ │ blx 1fe130 │ │ asrs r6, r0, #27 │ │ movs r6, r0 │ │ - strb r3, [r0, r0] │ │ + subs r0, #253 @ 0xfd │ │ vshr.u64 q12, q12, #18 │ │ vcvt.u16.f16 d25, d15, #19 │ │ - @ instruction: 0xffeddcf4 │ │ - @ instruction: 0xffedf7ed │ │ + vmla.f32 q14, , d14[1] │ │ + vqdmulh.s32 , , d7[1] │ │ vqshlu.s32 d17, d26, #13 │ │ movs r6, r0 │ │ asrs r2, r6, #24 │ │ movs r6, r0 │ │ str r0, [r2, #84] @ 0x54 │ │ movs r6, r0 │ │ asrs r0, r4, #24 │ │ movs r6, r0 │ │ ldr r4, [sp, #340] @ 0x154 │ │ @ instruction: 0xffed0ba8 │ │ vshr.u32 d24, d14, #17 │ │ - vqrdmulh.s32 q15, , d14[0] │ │ - @ instruction: 0xffeddb06 │ │ - vsli.64 , , #45 @ 0x2d │ │ + vmlal.u32 , d29, d8[0] │ │ + vaddl.u32 q14, d13, d0 │ │ + @ instruction: 0xffeddaf9 │ │ vmls.i32 , , d12[0] │ │ movs r6, r0 │ │ asrs r4, r0, #17 │ │ movs r6, r0 │ │ - stmia r0!, {r0, r2, r3, r4, r6, r7} │ │ - vmls.f32 , , d15[0] │ │ - @ instruction: 0xffedda52 │ │ + add r5, pc, #860 @ (adr r5, 1ab14c , cv::_OutputArray const&)@@Base+0x200>) │ │ + vmull.u32 , d13, d9[0] │ │ + vqrdmlsh.s32 , , d12[0] │ │ vrsra.u64 d17, d24, #19 │ │ movs r6, r0 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ ldr r4, [pc, #52] @ (1aae3c , std::__ndk1::allocator > const&, bool, bool)@@Base+0x480>) │ │ mov.w r8, #0 │ │ @@ -386999,28 +387003,28 @@ │ │ cmpne r5, #32 │ │ beq.n 1ab31c , cv::_OutputArray const&)@@Base+0x3d0> │ │ mov.w r8, #0 │ │ b.n 1ab372 , cv::_OutputArray const&)@@Base+0x426> │ │ nop │ │ str r4, [r4, #4] │ │ movs r6, r0 │ │ - bhi.n 1ab33a , cv::_OutputArray const&)@@Base+0x3ee> │ │ - vqshl.u64 d29, d7, #45 @ 0x2d │ │ + pop {r0, r1, r3, r4, r5, r6, r7} │ │ + @ instruction: 0xffedbc91 │ │ vmla.i32 , , d9[1] │ │ vsri.64 d28, d19, #17 │ │ - vqshl.u32 d29, d9, #14 │ │ + vcvt.f16.u16 d27, d3, #18 │ │ @ instruction: 0xffed78b2 │ │ vqrdmlsh.s32 q15, q15, d9[0] │ │ @ instruction: 0xffee0fd0 │ │ movs r6, r0 │ │ adcs r6, r3 │ │ - vsli.64 d29, d11, #47 @ 0x2f │ │ - @ instruction: 0xffedbb91 │ │ + @ instruction: 0xffefba95 │ │ + vaddl.u32 q13, d29, d11 │ │ vcvt.f32.u32 q15, q11, #19 │ │ - vcvt.f16.u16 d20, d10, #18 │ │ + vsra.u32 d19, d4, #18 │ │ @ instruction: 0xffeeeb04 │ │ movs r0, r1 │ │ add.w r8, r8, #1 │ │ ldrb r5, [r0, #1] │ │ cbz r5, 1ab37c , cv::_OutputArray const&)@@Base+0x430> │ │ cmp r5, #9 │ │ it ne │ │ @@ -387359,16 +387363,16 @@ │ │ cmp r2, #0 │ │ itt mi │ │ orrmi.w r3, r1, #294 @ 0x126 │ │ strdmi r3, r0, [r6, #24] │ │ b.n 1ab6be , cv::_OutputArray const&)@@Base+0x772> │ │ pldw [r2, #4078] @ 0xfee │ │ strh r4, [r0, #32] │ │ - vshr.u64 d19, d15, #19 │ │ - vmla.i32 , q7, d11[0] │ │ + vsli.64 d17, d9, #45 @ 0x2d │ │ + vmls.f32 , q7, d5[0] │ │ vshr.u32 d31, d3, #18 │ │ lsls r1, r0, #24 │ │ itt eq │ │ moveq r0, r0 │ │ orreq.w r1, r3, #16 │ │ ldr r6, [sp, #12] │ │ strd r1, r0, [r6, #24] │ │ @@ -402734,15 +402738,15 @@ │ │ blx 200c30 │ │ ldr r0, [r0, #0] │ │ ldr r1, [pc, #12] @ (1b5b30 ) │ │ add r1, pc │ │ blx 200d60 │ │ bl aa778 │ │ nop │ │ - cmp r4, #222 @ 0xde │ │ + asrs r0, r3, #7 │ │ Address 0x1b5b32 is out of bounds. │ │ │ │ │ │ 001b5b34 : │ │ push {r7, lr} │ │ mov r7, sp │ │ blx 200d90 │ │ @@ -406145,15 +406149,15 @@ │ │ movcc.w r0, #4294967295 @ 0xffffffff │ │ ldr.w r8, [sp], #4 │ │ pop {r4, r5, r6, r7, pc} │ │ ldr r0, [pc, #8] @ (1b7c54 , std::__ndk1::allocator >::compare(unsigned int, unsigned int, std::__ndk1::basic_string, std::__ndk1::allocator > const&, unsigned int, unsigned int) const@@Base+0x90>) │ │ add r0, pc │ │ bl d0494 │ │ nop │ │ - strh r2, [r3, #22] │ │ + str r4, [r2, #124] @ 0x7c │ │ Address 0x1b7c56 is out of bounds. │ │ │ │ │ │ 001b7c58 , std::__ndk1::allocator >::operator=(std::__ndk1::basic_string, std::__ndk1::allocator > const&)@@Base>: │ │ push {r7, lr} │ │ mov r7, sp │ │ cmp r0, r1 │ │ @@ -408592,15 +408596,15 @@ │ │ movcc.w r0, #4294967295 @ 0xffffffff │ │ ldmia.w sp!, {r8, r9, sl} │ │ pop {r4, r5, r6, r7, pc} │ │ ldr r0, [pc, #8] @ (1b94a8 , std::__ndk1::allocator >::compare(unsigned int, unsigned int, std::__ndk1::basic_string, std::__ndk1::allocator > const&, unsigned int, unsigned int) const@@Base+0xa0>) │ │ add r0, pc │ │ bl d0494 │ │ nop │ │ - ldr r6, [r0, #40] @ 0x28 │ │ + ldr r7, [pc, #512] @ (1b96ac , std::__ndk1::allocator >::insert(std::__ndk1::__wrap_iter, wchar_t)@@Base+0xa>) │ │ Address 0x1b94aa is out of bounds. │ │ │ │ │ │ 001b94ac , std::__ndk1::allocator >::operator=(std::__ndk1::basic_string, std::__ndk1::allocator > const&)@@Base>: │ │ push {r7, lr} │ │ mov r7, sp │ │ cmp r0, r1 │ │ @@ -412126,15 +412130,15 @@ │ │ pop {r4, r5, r6, r7, pc} │ │ b.n 1bb99c │ │ b.n 1bb99c │ │ add r0, sp, #8 │ │ blx 200fa0 │ │ blx 1fe130 │ │ nop │ │ - mov r6, r7 │ │ + cmp r3, #56 @ 0x38 │ │ Address 0x1bb9aa is out of bounds. │ │ │ │ │ │ 001bb9ac : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -412768,15 +412772,15 @@ │ │ strb.w r0, [sl, r6] │ │ add.w sp, sp, #1024 @ 0x400 │ │ ldmia.w sp!, {r8, r9, sl} │ │ pop {r4, r5, r6, r7, pc} │ │ mov r0, sl │ │ bl aac0c │ │ blx 201100 │ │ - bhi.n 1bc040 │ │ + pop {r3, r6, r7, pc} │ │ vsli.32 , q5, #12 │ │ vmlal.u32 q10, d13, d1 │ │ add r0, pc │ │ bx lr │ │ nop │ │ cmp r5, #173 @ 0xad │ │ vsli.64 , q0, #46 @ 0x2e │ │ @@ -413502,15 +413506,17 @@ │ │ blx 200d60 │ │ ldr r1, [pc, #8] @ (1bc784 &)@@Base+0x28>) │ │ movs r0, #1 │ │ add r1, pc │ │ b.n 1bc774 &)@@Base+0x18> │ │ bl aa778 │ │ cdp2 15, 9, cr15, cr7, cr13, {7} │ │ - bl ee764 │ │ + bgt.n 1bc7e2 &, std::__ndk1::chrono::time_point > >)@@Base+0x56> │ │ + Address 0x1bc78a is out of bounds. │ │ + │ │ │ │ 001bc78c &, std::__ndk1::chrono::time_point > >)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #8 │ │ mov r4, r1 │ │ @@ -413555,15 +413561,15 @@ │ │ movs r0, #1 │ │ add r1, pc │ │ b.n 1bc80c &, std::__ndk1::chrono::time_point > >)@@Base+0x80> │ │ ldr r1, [pc, #12] @ (1bc818 &, std::__ndk1::chrono::time_point > >)@@Base+0x8c>) │ │ add r1, pc │ │ blx 200d60 │ │ bl aa778 │ │ - add r6, pc, #112 @ (adr r6, 1bc888 ) │ │ + ldrh r6, [r2, #24] │ │ vaddl.u32 q13, d12, d24 │ │ Address 0x1bc81a is out of bounds. │ │ │ │ │ │ 001bc81c )@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -413675,15 +413681,15 @@ │ │ blx 200d60 │ │ mov r6, r0 │ │ b.n 1bc910 │ │ mov r6, r0 │ │ add r0, sp, #4 │ │ blx 2012a0 │ │ b.n 1bc910 │ │ - b.n 1bcf6c │ │ + ldmia r0!, {r1, r3, r4} │ │ Address 0x1bc92a is out of bounds. │ │ │ │ │ │ 001bc92c : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ @@ -413700,15 +413706,15 @@ │ │ cmp r0, #0 │ │ it eq │ │ popeq {r7, pc} │ │ ldr r1, [pc, #8] @ (1bc958 ) │ │ add r1, pc │ │ blx 200d60 │ │ nop │ │ - bls.n 1bc994 │ │ + bkpt 0x0016 │ │ Address 0x1bc95a is out of bounds. │ │ │ │ │ │ 001bc95c : │ │ push {r7, lr} │ │ mov r7, sp │ │ blx 200e50 │ │ @@ -413920,15 +413926,15 @@ │ │ movs r0, #11 │ │ blx 200d60 │ │ mov r0, r4 │ │ blx 200e50 │ │ blx 1fe130 │ │ bl aa778 │ │ bl aa778 │ │ - add r5, sp, #348 @ 0x15c │ │ + str r2, [sp, #324] @ 0x144 │ │ @ instruction: 0xffec4bfe │ │ Address 0x1bcb5e is out of bounds. │ │ │ │ │ │ 001bcb60 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -414014,15 +414020,15 @@ │ │ popeq {r4, r5, r7, pc} │ │ b.n 1bcc22 │ │ movs r0, #22 │ │ ldr r1, [pc, #8] @ (1bcc2c ) │ │ add r1, pc │ │ blx 200d60 │ │ nop │ │ - ldmia r3!, {r1, r5} │ │ + add sp, #112 @ 0x70 │ │ Address 0x1bcc2e is out of bounds. │ │ │ │ │ │ 001bcc30 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ @@ -414035,15 +414041,15 @@ │ │ streq r0, [r4, #0] │ │ popeq {r4, r6, r7, pc} │ │ b.n 1bcc4c │ │ movs r0, #22 │ │ ldr r1, [pc, #4] @ (1bcc54 ) │ │ add r1, pc │ │ blx 200d60 │ │ - movs r2, #16 │ │ + lsls r2, r1, #28 │ │ Address 0x1bcc56 is out of bounds. │ │ │ │ │ │ 001bcc58 : │ │ push {r7, lr} │ │ mov r7, sp │ │ movs r0, #97 @ 0x61 │ │ @@ -414148,15 +414154,15 @@ │ │ popeq {r4, r6, r7, pc} │ │ ldr r1, [pc, #12] @ (1bcd60 ) │ │ add r1, pc │ │ blx 200d60 │ │ nop │ │ lsls r5, r7, #9 │ │ movs r0, r0 │ │ - add r3, sp, #424 @ 0x1a8 │ │ + str r0, [sp, #400] @ 0x190 │ │ vsli.64 , q8, #44 @ 0x2c │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ ldrd r6, r5, [r0, #12] │ │ mov r8, r0 │ │ cmp r6, r5 │ │ beq.n 1bcd88 │ │ @@ -414387,15 +414393,15 @@ │ │ ldmia.w sp!, {r4, r6, r7, lr} │ │ b.w 1fd8e4 <__emutls_get_address@@Base+0x329c> │ │ bmi.n 1bcf8a │ │ ldr r0, [pc, #4] @ (1bcfe8 ) │ │ add r0, pc │ │ bx lr │ │ nop │ │ - bgt.n 1bd0d6 │ │ + stmia r1!, {r0, r1, r2, r3, r5, r6} │ │ vsli.64 d27, d16, #44 @ 0x2c │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ cmp r2, #4 │ │ bhi.n 1bd09c │ │ tbb [pc, r2] │ │ movs r7, #3 │ │ @@ -415625,15 +415631,15 @@ │ │ ldmia.w sp!, {r8, r9, sl} │ │ pop {r4, r5, r6, r7, pc} │ │ ldr r0, [pc, #8] @ (1bdbdc ) │ │ add r0, pc │ │ bl 1bddc8 │ │ adds r5, #62 @ 0x3e │ │ movs r5, r0 │ │ - stmia r6!, {r1, r2, r4, r5, r7} │ │ + add r3, sp, #704 @ 0x2c0 │ │ Address 0x1bdbde is out of bounds. │ │ │ │ │ │ 001bdbe0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -415698,15 +415704,15 @@ │ │ pop {r4, r5, r6, r7, pc} │ │ ldr r0, [pc, #12] @ (1bdc90 ) │ │ add r0, pc │ │ bl 1bddc8 │ │ nop │ │ adds r4, #144 @ 0x90 │ │ movs r5, r0 │ │ - stmia r6!, {r2} │ │ + add r2, sp, #1016 @ 0x3f8 │ │ Address 0x1bdc92 is out of bounds. │ │ │ │ │ │ 001bdc94 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -415758,15 +415764,15 @@ │ │ str r0, [r4, #40] @ 0x28 │ │ ldmia.w sp!, {r8, r9, fp} │ │ pop {r4, r5, r6, r7, pc} │ │ ldr r0, [pc, #8] @ (1bdd20 ) │ │ add r0, pc │ │ bl 1bddc8 │ │ nop │ │ - stmia r5!, {r4, r5, r6} │ │ + add r2, sp, #424 @ 0x1a8 │ │ Address 0x1bdd22 is out of bounds. │ │ │ │ │ │ 001bdd24 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -415828,15 +415834,15 @@ │ │ it eq │ │ bxeq lr │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (1bddc4 ) │ │ add r0, pc │ │ bl 1bddc8 │ │ - stmia r4!, {r1, r3, r6, r7} │ │ + add r1, sp, #784 @ 0x310 │ │ vsli.64 d27, d16, #44 @ 0x2c │ │ add r7, sp, #8 │ │ sub sp, #8 │ │ mov r5, r0 │ │ movs r0, #16 │ │ blx 1fe1a0 │ │ mov r4, r0 │ │ @@ -428627,29 +428633,29 @@ │ │ bx lr │ │ ldr r0, [pc, #24] @ (1c5930 >::swap(std::__ndk1::basic_filebuf >&)@@Base+0x374>) │ │ add r0, pc │ │ bx lr │ │ movs r0, #0 │ │ bx lr │ │ nop │ │ - ldr r2, [pc, #856] @ (1c5c7c >::overflow(int)@@Base+0xe0>) │ │ - vabal.u32 , d28, d15 │ │ - @ instruction: 0xffecd340 │ │ + cmp r7, #208 @ 0xd0 │ │ + vmlsl.u32 , d28, d9 │ │ + @ instruction: 0xffebd340 │ │ @ instruction: 0xffeb2b37 │ │ @ instruction: 0xffed1c93 │ │ - vabal.u32 , d29, d22 │ │ + vmlsl.u32 , d29, d16 │ │ @ instruction: 0xffecd361 │ │ @ instruction: 0xffeb5ed3 │ │ - @ instruction: 0xffed4997 │ │ + @ instruction: 0xffed2e91 │ │ vqshrun.s64 d24, , #20 │ │ vqshrun.s64 d20, , #19 │ │ - vsli.64 q11, q13, #45 @ 0x2d │ │ - vsubw.u32 , q14, d10 │ │ - vsubl.u32 , d28, d1 │ │ - vsra.u32 q12, , #20 │ │ + @ instruction: 0xffed4af4 │ │ + vmlal.u32 , d28, d4 │ │ + vqshl.u32 , , #12 │ │ + vqshlu.s32 q11, , #12 │ │ @ instruction: 0xffec2b4d │ │ Address 0x1c595e is out of bounds. │ │ │ │ │ │ 001c5960 >::underflow()@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -434916,16 +434922,16 @@ │ │ ldrb r4, [r1, #30] │ │ movs r4, r0 │ │ ldrb r6, [r4, #27] │ │ movs r4, r0 │ │ bne.n 1c983e ::__stage2_int_loop(char, int, char*, char*&, unsigned int&, char, std::__ndk1::basic_string, std::__ndk1::allocator > const&, unsigned int*, unsigned int*&, char*)@@Base+0xf2> │ │ vqrdmlah.s32 , q14, d4[0] │ │ movs r4, r0 │ │ - lsls r6, r6, #4 │ │ - @ instruction: 0xffec7eb6 │ │ + b.n 1c93a8 > >::do_get(std::__ndk1::istreambuf_iterator >, std::__ndk1::istreambuf_iterator >, std::__ndk1::ios_base&, unsigned int&, void*&) const@@Base+0xc> │ │ + @ instruction: 0xffeb7eb6 │ │ movs r4, r0 │ │ │ │ 001c974c ::__stage2_int_loop(char, int, char*, char*&, unsigned int&, char, std::__ndk1::basic_string, std::__ndk1::allocator > const&, unsigned int*, unsigned int*&, char*)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ @@ -438544,15 +438550,15 @@ │ │ ldrh r2, [r5, r7] │ │ movs r4, r0 │ │ ldrh r6, [r1, r5] │ │ movs r4, r0 │ │ add r5, sp, #924 @ 0x39c │ │ @ instruction: 0xffec5b2c │ │ movs r4, r0 │ │ - ble.n 1cba08 > >::do_get(std::__ndk1::istreambuf_iterator >, std::__ndk1::istreambuf_iterator >, std::__ndk1::ios_base&, unsigned int&, void*&) const@@Base+0x2c8> │ │ + stmia r2!, {r1, r2, r3, r7} │ │ @ instruction: 0xffeb5b1e │ │ movs r4, r0 │ │ │ │ 001cbae4 ::__stage2_int_loop(wchar_t, int, char*, char*&, unsigned int&, wchar_t, std::__ndk1::basic_string, std::__ndk1::allocator > const&, unsigned int*, unsigned int*&, wchar_t*)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -439535,16 +439541,16 @@ │ │ ldr.w ip, [r7, #8] │ │ add r4, pc │ │ strd ip, r4, [sp] │ │ bl 1cc444 > >::do_put(std::__ndk1::ostreambuf_iterator >, std::__ndk1::ios_base&, char, long) const@@Base+0x20> │ │ add sp, #8 │ │ pop {r4, r6, r7, pc} │ │ nop │ │ - asrs r4, r2, #24 │ │ - vsli.64 , q8, #44 @ 0x2c │ │ + @ instruction: 0xfb0effeb │ │ + push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #72 @ 0x48 │ │ mov r8, r1 │ │ movs r0, #0 │ │ ldr r1, [r2, #4] │ │ mov sl, r2 │ │ @@ -439698,16 +439704,16 @@ │ │ ldrd ip, lr, [r7, #8] │ │ add r4, pc │ │ strd ip, lr, [sp] │ │ str r4, [sp, #8] │ │ bl 1cc5d4 > >::do_put(std::__ndk1::ostreambuf_iterator >, std::__ndk1::ios_base&, char, long long) const@@Base+0x20> │ │ add sp, #16 │ │ pop {r4, r6, r7, pc} │ │ - asrs r6, r0, #18 │ │ - vsli.64 , q8, #44 @ 0x2c │ │ + vst4. {d15[0],d17[0],d19[0],d21[0]}, [r0], fp │ │ + push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #104 @ 0x68 │ │ mov r8, r1 │ │ movs r0, #0 │ │ ldr r1, [r2, #4] │ │ mov sl, r2 │ │ @@ -439860,16 +439866,16 @@ │ │ ldr.w ip, [r7, #8] │ │ add r4, pc │ │ strd ip, r4, [sp] │ │ bl 1cc764 > >::do_put(std::__ndk1::ostreambuf_iterator >, std::__ndk1::ios_base&, char, unsigned long) const@@Base+0x20> │ │ add sp, #8 │ │ pop {r4, r6, r7, pc} │ │ nop │ │ - asrs r4, r6, #11 │ │ - vsli.64 , q8, #44 @ 0x2c │ │ + bl 1bb73a │ │ + push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #72 @ 0x48 │ │ mov sl, r2 │ │ mov r8, r1 │ │ movs r0, #0 │ │ ldr.w r1, [sl, #4] │ │ @@ -440016,16 +440022,16 @@ │ │ ldrd ip, lr, [r7, #8] │ │ add r4, pc │ │ strd ip, lr, [sp] │ │ str r4, [sp, #8] │ │ bl 1cc8e4 > >::do_put(std::__ndk1::ostreambuf_iterator >, std::__ndk1::ios_base&, char, unsigned long long) const@@Base+0x20> │ │ add sp, #16 │ │ pop {r4, r6, r7, pc} │ │ - asrs r6, r6, #5 │ │ - vsli.64 , q8, #44 @ 0x2c │ │ + bl 3d8ba │ │ + push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #104 @ 0x68 │ │ mov sl, r2 │ │ mov r8, r1 │ │ movs r0, #0 │ │ ldr.w r1, [sl, #4] │ │ @@ -440173,15 +440179,15 @@ │ │ vldr d16, [r7, #8] │ │ add r4, pc │ │ str r4, [sp, #8] │ │ vstr d16, [sp] │ │ bl 1cca68 > >::do_put(std::__ndk1::ostreambuf_iterator >, std::__ndk1::ios_base&, char, double) const@@Base+0x20> │ │ add sp, #16 │ │ pop {r4, r6, r7, pc} │ │ - ldmia r6!, {r3, r5, r7} │ │ + cbz r2, 1ccad0 > >::do_put(std::__ndk1::ostreambuf_iterator >, std::__ndk1::ios_base&, char, double) const@@Base+0x88> │ │ vsli.64 , q8, #43 @ 0x2b │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8} │ │ sub sp, #144 @ 0x90 │ │ movs r0, #0 │ │ @@ -440529,15 +440535,15 @@ │ │ vldr d16, [r7, #8] │ │ add r4, pc │ │ str r4, [sp, #8] │ │ vstr d16, [sp] │ │ bl 1ccdf4 > >::do_put(std::__ndk1::ostreambuf_iterator >, std::__ndk1::ios_base&, char, long double) const@@Base+0x20> │ │ add sp, #16 │ │ pop {r4, r6, r7, pc} │ │ - movs r0, #152 @ 0x98 │ │ + lsls r2, r2, #22 │ │ vsli.64 , q8, #44 @ 0x2c │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8} │ │ sub sp, #144 @ 0x90 │ │ movs r0, #0 │ │ @@ -441013,15 +441019,15 @@ │ │ add r4, r5 │ │ movs r4, r0 │ │ muls r4, r0 │ │ movs r4, r0 │ │ str r5, [sp, #900] @ 0x384 │ │ vsubw.u32 q10, q6, d22 │ │ movs r4, r0 │ │ - stmia r5!, {r1, r2, r3, r6, r7} │ │ + add r2, sp, #800 @ 0x320 │ │ vrsra.u32 d20, d10, #21 │ │ movs r4, r0 │ │ vhadd.s8 d0, d6, d3 │ │ ldrh r3, [r6, #48] @ 0x30 │ │ movs r1, r0 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -441213,16 +441219,16 @@ │ │ ldr.w ip, [r7, #8] │ │ add r4, pc │ │ strd ip, r4, [sp] │ │ bl 1cd4a0 > >::do_put(std::__ndk1::ostreambuf_iterator >, std::__ndk1::ios_base&, wchar_t, long) const@@Base+0x20> │ │ add sp, #8 │ │ pop {r4, r6, r7, pc} │ │ nop │ │ - lsls r0, r7, #22 │ │ - vsli.64 , q8, #44 @ 0x2c │ │ + @ instruction: 0xeab2ffeb │ │ + push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #144 @ 0x90 │ │ mov r8, r1 │ │ movs r0, #0 │ │ ldr r1, [r2, #4] │ │ mov sl, r2 │ │ @@ -441376,16 +441382,16 @@ │ │ ldrd ip, lr, [r7, #8] │ │ add r4, pc │ │ strd ip, lr, [sp] │ │ str r4, [sp, #8] │ │ bl 1cd630 > >::do_put(std::__ndk1::ostreambuf_iterator >, std::__ndk1::ios_base&, wchar_t, long long) const@@Base+0x20> │ │ add sp, #16 │ │ pop {r4, r6, r7, pc} │ │ - lsls r2, r5, #16 │ │ - vsli.64 , q8, #44 @ 0x2c │ │ + stmdb r4!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ + push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #240 @ 0xf0 │ │ mov r8, r1 │ │ movs r0, #0 │ │ ldr r1, [r2, #4] │ │ mov sl, r2 │ │ @@ -441538,16 +441544,16 @@ │ │ ldr.w ip, [r7, #8] │ │ add r4, pc │ │ strd ip, r4, [sp] │ │ bl 1cd7bc > >::do_put(std::__ndk1::ostreambuf_iterator >, std::__ndk1::ios_base&, wchar_t, unsigned long) const@@Base+0x20> │ │ add sp, #8 │ │ pop {r4, r6, r7, pc} │ │ nop │ │ - lsls r4, r3, #10 │ │ - vsli.64 , q8, #44 @ 0x2c │ │ + b.n 1cd6e8 > >::do_put(std::__ndk1::ostreambuf_iterator >, std::__ndk1::ios_base&, wchar_t, long long) const@@Base+0xd8> │ │ + vsli.64 , q8, #43 @ 0x2b │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #144 @ 0x90 │ │ mov sl, r2 │ │ mov r8, r1 │ │ movs r0, #0 │ │ ldr.w r1, [sl, #4] │ │ @@ -441694,16 +441700,16 @@ │ │ ldrd ip, lr, [r7, #8] │ │ add r4, pc │ │ strd ip, lr, [sp] │ │ str r4, [sp, #8] │ │ bl 1cd93c > >::do_put(std::__ndk1::ostreambuf_iterator >, std::__ndk1::ios_base&, wchar_t, unsigned long long) const@@Base+0x20> │ │ add sp, #16 │ │ pop {r4, r6, r7, pc} │ │ - lsls r6, r3, #4 │ │ - vsli.64 , q8, #44 @ 0x2c │ │ + b.n 1cd56c > >::do_put(std::__ndk1::ostreambuf_iterator >, std::__ndk1::ios_base&, wchar_t, long) const@@Base+0xec> │ │ + vsli.64 , q8, #43 @ 0x2b │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #240 @ 0xf0 │ │ mov sl, r2 │ │ mov r8, r1 │ │ movs r0, #0 │ │ ldr.w r1, [sl, #4] │ │ @@ -441851,15 +441857,15 @@ │ │ vldr d16, [r7, #8] │ │ add r4, pc │ │ str r4, [sp, #8] │ │ vstr d16, [sp] │ │ bl 1cdabc > >::do_put(std::__ndk1::ostreambuf_iterator >, std::__ndk1::ios_base&, wchar_t, double) const@@Base+0x20> │ │ add sp, #16 │ │ pop {r4, r6, r7, pc} │ │ - bkpt 0x0054 │ │ + add r3, pc, #312 @ (adr r3, 1cdbf4 > >::do_put(std::__ndk1::ostreambuf_iterator >, std::__ndk1::ios_base&, wchar_t, double) const@@Base+0x158>) │ │ vsli.64 , q8, #43 @ 0x2b │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8} │ │ sub sp, #312 @ 0x138 │ │ movs r0, #0 │ │ @@ -442206,16 +442212,16 @@ │ │ vldr d16, [r7, #8] │ │ add r4, pc │ │ str r4, [sp, #8] │ │ vstr d16, [sp] │ │ bl 1cde44 > >::do_put(std::__ndk1::ostreambuf_iterator >, std::__ndk1::ios_base&, wchar_t, long double) const@@Base+0x20> │ │ add sp, #16 │ │ pop {r4, r6, r7, pc} │ │ - asrs r0, r1, #1 │ │ - vsli.64 , q8, #44 @ 0x2c │ │ + bl fff10e1a <__cxa_new_handler@@Base+0xffcff1b6> │ │ + push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8} │ │ sub sp, #312 @ 0x138 │ │ movs r0, #0 │ │ ldr r6, [r2, #4] │ │ @@ -442689,15 +442695,15 @@ │ │ adds r3, #224 @ 0xe0 │ │ movs r4, r0 │ │ adds r2, #248 @ 0xf8 │ │ movs r4, r0 │ │ strh r5, [r2, #44] @ 0x2c │ │ vrshr.u64 , q5, #20 │ │ movs r4, r0 │ │ - push {r1, r7, lr} │ │ + ldr r2, [sp, #496] @ 0x1f0 │ │ vmlal.u32 , d27, d14[0] │ │ movs r4, r0 │ │ svc 254 @ 0xfe │ │ movs r3, r0 │ │ ldrb r7, [r4, #23] │ │ movs r1, r0 │ │ push {r4, r5, r6, r7, lr} │ │ @@ -449602,15 +449608,15 @@ │ │ add r0, pc, #48 @ (adr r0, 1d24ac > >::__do_get(std::__ndk1::istreambuf_iterator >&, std::__ndk1::istreambuf_iterator >, bool, std::__ndk1::locale const&, unsigned int, unsigned int&, bool&, std::__ndk1::ctype const&, std::__ndk1::unique_ptr&, char*&, char*)@@Base+0x18>) │ │ movs r3, r0 │ │ ldr r6, [sp, #400] @ 0x190 │ │ movs r3, r0 │ │ subs r5, #145 @ 0x91 │ │ movs r1, r0 │ │ ldmia r4!, {r1, r2, r6} │ │ - @ instruction: 0xffecdb96 │ │ + vshr.u64 d28, d0, #20 │ │ vmlsl.u32 q14, d11, d23 │ │ Address 0x1d248e is out of bounds. │ │ │ │ │ │ 001d2490 : │ │ bx lr │ │ bmi.n 1d243e > >::do_get(std::__ndk1::istreambuf_iterator >, std::__ndk1::istreambuf_iterator >, bool, std::__ndk1::ios_base&, unsigned int&, long double&) const@@Base+0x1e6> │ │ @@ -451631,15 +451637,15 @@ │ │ ldrh r2, [r3, #32] │ │ movs r3, r0 │ │ ldrh r6, [r6, #28] │ │ movs r3, r0 │ │ cmp r1, #159 @ 0x9f │ │ movs r1, r0 │ │ @ instruction: 0xb854 │ │ - vqshl.u64 d28, d12, #44 @ 0x2c │ │ + @ instruction: 0xffecac96 │ │ vqshlu.s32 d27, d17, #11 │ │ Address 0x1d3886 is out of bounds. │ │ │ │ │ │ 001d3888 > >::__do_get(std::__ndk1::istreambuf_iterator >&, std::__ndk1::istreambuf_iterator >, bool, std::__ndk1::locale const&, unsigned int, unsigned int&, bool&, std::__ndk1::ctype const&, std::__ndk1::unique_ptr&, wchar_t*&, wchar_t*)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -464860,16 +464866,16 @@ │ │ b.n 1dbd34 ::collate_byname(char const*, unsigned int)@@Base+0x78> │ │ mov r0, r4 │ │ blx 200e30 │ │ blx 1fe130 │ │ nop │ │ lsls r6, r5, #26 │ │ movs r3, r0 │ │ - lsrs r2, r0, #26 │ │ - vsli.64 , q8, #43 @ 0x2b │ │ + bl 558d1c <__cxa_new_handler@@Base+0x3470b8> │ │ + push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ mov r6, r0 │ │ mov r0, r1 │ │ mov r4, r2 │ │ mov r5, r1 │ │ blx 1fe150 │ │ @@ -464938,17 +464944,15 @@ │ │ b.n 1dbdf8 ::collate_byname(std::__ndk1::basic_string, std::__ndk1::allocator > const&, unsigned int)@@Base+0x70> │ │ mov r0, r4 │ │ blx 200e30 │ │ blx 1fe130 │ │ nop │ │ lsls r6, r3, #23 │ │ movs r3, r0 │ │ - lsrs r6, r5, #22 │ │ - Address 0x1dbe0a is out of bounds. │ │ - │ │ + bl 484de0 <__cxa_new_handler@@Base+0x27317c> │ │ │ │ 001dbe0c ::~collate_byname()@@Base>: │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ ldr r0, [pc, #28] @ (1dbe30 ::~collate_byname()@@Base+0x24>) │ │ add r0, pc │ │ @@ -467599,17 +467603,15 @@ │ │ blx 1fe100 │ │ b.n 1dd6f8 ::codecvt(char const*, unsigned int)@@Base+0x78> │ │ mov r0, r4 │ │ blx 200e30 │ │ blx 1fe130 │ │ nop │ │ ldcl 0, cr0, [lr], #8 │ │ - lsls r7, r1, #14 │ │ - Address 0x1dd70a is out of bounds. │ │ - │ │ + stmia.w r9, {r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ 001dd70c ::~codecvt()@@Base>: │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ blx 201c70 │ │ mov r0, r4 │ │ @@ -472271,15 +472273,15 @@ │ │ bl 1e5ac8 ::~__narrow_to_utf8()@@Base+0x14> │ │ b.n 1e039c ::__init(char const*)@@Base+0x1d8> │ │ add r0, sp, #28 │ │ bl 1e0410 ::~numpunct_byname()@@Base+0x14> │ │ blx 1fe130 │ │ nop │ │ str r1, [r0, #104] @ 0x68 │ │ - @ instruction: 0xffebbb91 │ │ + vaddl.u32 q13, d27, d11 │ │ Address 0x1e03ae is out of bounds. │ │ │ │ │ │ 001e03b0 ::numpunct_byname(std::__ndk1::basic_string, std::__ndk1::allocator > const&, unsigned int)@@Base>: │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ @@ -474196,15 +474198,15 @@ │ │ blx 1fe130 │ │ lsls r6, r1, #3 │ │ movs r3, r0 │ │ lsls r2, r7, #2 │ │ movs r3, r0 │ │ lsls r0, r4, #2 │ │ movs r3, r0 │ │ - str r6, [r7, #36] @ 0x24 │ │ + bx pc │ │ vmlsl.u32 q13, d26, d12 │ │ movs r2, r0 │ │ lsls r0, r2, #2 │ │ movs r3, r0 │ │ subs r0, r2, r1 │ │ movs r2, r0 │ │ lsls r0, r2, #2 │ │ @@ -477073,18 +477075,18 @@ │ │ str r0, [r4, #8] │ │ vstr d16, [r4] │ │ add sp, #164 @ 0xa4 │ │ ldmia.w sp!, {r8, r9, sl, fp} │ │ pop {r4, r5, r6, r7, pc} │ │ nop │ │ ldr??.w pc, [sp, #234]! │ │ - add r1, sp, #36 @ 0x24 │ │ - vcvt.u16.f16 q14, q4, #22 │ │ - vqshl.u32 d20, d3, #10 │ │ - vabal.u32 q11, d10, d16 │ │ + ldrh r3, [r0, #48] @ 0x30 │ │ + vrshr.u32 , q1, #22 │ │ + vmull.u32 q9, d10, d13 │ │ + vshll.u32 q10, d10, #10 │ │ Address 0x1e3346 is out of bounds. │ │ │ │ │ │ 001e3348 ::init(std::__ndk1::ctype const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -477399,20 +477401,20 @@ │ │ b.n 1e36ac ::init(std::__ndk1::ctype const&)@@Base+0x364> │ │ b.n 1e36ac ::init(std::__ndk1::ctype const&)@@Base+0x364> │ │ add r0, sp, #24 │ │ bl 1e5ac8 ::~__narrow_to_utf8()@@Base+0x14> │ │ blx 1fe130 │ │ nop │ │ bl 6d690 │ │ - add r7, pc, #68 @ (adr r7, 1e3704 ::__time_get_storage(char const*)@@Base+0x30>) │ │ + ldrh r3, [r1, #32] │ │ vrsubhn.i64 d31, q5, │ │ - vmull.u32 q14, d25, d6[1] │ │ - vsri.32 d20, d25, #22 │ │ - vrshr.u32 d22, d26, #22 │ │ - vsra.u64 q11, q6, #22 │ │ + vqrdmlsh.s32 q13, , d0[1] │ │ + vqshrn.u64 d18, , #22 │ │ + vqshl.u32 d20, d20, #10 │ │ + vqshlu.s64 q10, q3, #42 @ 0x2a │ │ Address 0x1e36d2 is out of bounds. │ │ │ │ │ │ 001e36d4 ::__time_get_storage(char const*)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -482712,15 +482714,15 @@ │ │ lsrs r5, r1, #3 │ │ vcvt.u32.f32 q13, q10, #21 │ │ movs r2, r0 │ │ add r7, sp, #432 @ 0x1b0 │ │ movs r2, r0 │ │ add r7, sp, #408 @ 0x198 │ │ movs r2, r0 │ │ - cmp r2, #45 @ 0x2d │ │ + lsrs r7, r4, #28 │ │ vqrshrun.s64 d16, , #22 │ │ vqrdmlsh.s32 q13, , d2[0] │ │ movs r2, r0 │ │ ldmia r2!, {r0, r3, r6, r7} │ │ vmul.i32 q8, , d15[1] │ │ Address 0x1e6d76 is out of bounds. │ │ │ │ @@ -482769,21 +482771,21 @@ │ │ bl aa778 │ │ nop │ │ add r6, sp, #824 @ 0x338 │ │ movs r2, r0 │ │ add r6, sp, #768 @ 0x300 │ │ movs r2, r0 │ │ ldmia r2, {r0, r1, r2, r3, r4, r5} │ │ - vsra.u32 d21, d31, #23 │ │ + vqshlu.s32 d19, d25, #9 │ │ @ instruction: 0xffeaaeb4 │ │ movs r2, r0 │ │ - cmp r1, #163 @ 0xa3 │ │ - vmla.f32 , q5, d11[0] │ │ + lsrs r5, r3, #26 │ │ + vmlsl.u32 , d10, d5[0] │ │ vmlal.u32 , d26, d12 │ │ - vsra.u32 d21, d19, #21 │ │ + vrsubhn.i64 d19, , │ │ Address 0x1e6e02 is out of bounds. │ │ │ │ │ │ 001e6e04 <__cxa_guard_abort@@Base>: │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ @@ -482827,15 +482829,15 @@ │ │ movs r2, r0 │ │ add r6, sp, #248 @ 0xf8 │ │ movs r2, r0 │ │ ldmia r1, {r0, r1, r2, r3, r4, r5, r7} │ │ @ instruction: 0xffe9ed2a │ │ vcvt.f32.u32 d26, d16, #22 │ │ movs r2, r0 │ │ - cmp r1, #35 @ 0x23 │ │ + lsrs r5, r3, #24 │ │ vcvt.u16.f16 d30, d22, #22 │ │ vmlal.u32 , d10, d12 │ │ vcvt.u16.f16 d30, d14, #21 │ │ vsli.64 , q0, #42 @ 0x2a │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ ldr r0, [pc, #28] @ (1e6ea8 <__cxa_guard_abort@@Base+0xa4>) │ │ @@ -482894,15 +482896,17 @@ │ │ push {r7, lr} │ │ mov r7, sp │ │ blx r0 │ │ ldr r0, [pc, #8] @ (1e6f10 ) │ │ add r0, pc │ │ bl 1e73ec │ │ nop │ │ - vpmax.f32 , q14, │ │ + b.n 1e67a0 ::~__narrow_to_utf8()@@Base+0xcec> │ │ + Address 0x1e6f12 is out of bounds. │ │ + │ │ │ │ 001e6f14 : │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #12] @ (1e6f28 ) │ │ add r0, pc │ │ ldr r0, [r0, #0] │ │ @@ -482930,15 +482934,15 @@ │ │ bl 1e73ec │ │ blx 1fe0d0 │ │ ldr r0, [pc, #16] @ (1e6f64 ) │ │ add r0, pc │ │ bl 1e73ec │ │ bl aa778 │ │ nop │ │ - subs r5, #26 │ │ + movs r2, #20 │ │ vmul.i32 q13, q5, d6[1] │ │ Address 0x1e6f66 is out of bounds. │ │ │ │ │ │ 001e6f68 : │ │ ldr r0, [pc, #12] @ (1e6f78 ) │ │ add r0, pc │ │ @@ -483046,15 +483050,15 @@ │ │ lsls r5, r5, #4 │ │ movs r0, r0 │ │ strb r2, [r2, #28] │ │ movs r2, r0 │ │ movs r1, #29 │ │ vmlsl.u32 , d27, d12[1] │ │ movs r2, r0 │ │ - ldr r4, [r4, #36] @ 0x24 │ │ + ldr r7, [pc, #376] @ (1e71e8 ) │ │ @ instruction: 0xffea7ed9 │ │ vqshlu.s64 , q12, #43 @ 0x2b │ │ movs r2, r0 │ │ ldr r3, [sp, #20] │ │ vabal.u32 , d26, d0 │ │ mov r7, sp │ │ ldr r0, [pc, #12] @ (1e7090 ) │ │ @@ -483185,17 +483189,15 @@ │ │ bmi.n 1e712e <__cxa_get_globals@@Base+0xa> │ │ │ │ 001e7184 : │ │ ldr r0, [pc, #4] @ (1e718c ) │ │ add r0, pc │ │ bx lr │ │ nop │ │ - lsls r2, r7, #29 │ │ - Address 0x1e718e is out of bounds. │ │ - │ │ + ldcl 15, cr15, [r4], #-932 @ 0xfffffc5c │ │ │ │ 001e7190 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ blx 201f70 │ │ mov r0, r4 │ │ @@ -483203,15 +483205,15 @@ │ │ b.w 1fd8e4 <__emutls_get_address@@Base+0x329c> │ │ │ │ 001e71a4 : │ │ ldr r0, [pc, #4] @ (1e71ac ) │ │ add r0, pc │ │ bx lr │ │ nop │ │ - ldrb r4, [r2, #19] │ │ + str r6, [r1, #28] │ │ Address 0x1e71ae is out of bounds. │ │ │ │ │ │ 001e71b0 : │ │ ldr r1, [pc, #8] @ (1e71bc ) │ │ add r1, pc │ │ ldr r1, [r1, #0] │ │ @@ -483231,15 +483233,15 @@ │ │ b.w 1fd8e4 <__emutls_get_address@@Base+0x329c> │ │ │ │ 001e71d4 : │ │ ldr r0, [pc, #4] @ (1e71dc ) │ │ add r0, pc │ │ bx lr │ │ nop │ │ - ldr r0, [r4, r7] │ │ + subs r6, #218 @ 0xda │ │ Address 0x1e71de is out of bounds. │ │ │ │ │ │ 001e71e0 : │ │ ldr r1, [pc, #8] @ (1e71ec ) │ │ add r1, pc │ │ ldr r1, [r1, #0] │ │ @@ -483259,17 +483261,15 @@ │ │ b.w 1fd8e4 <__emutls_get_address@@Base+0x329c> │ │ │ │ 001e7204 : │ │ ldr r0, [pc, #4] @ (1e720c ) │ │ add r0, pc │ │ bx lr │ │ nop │ │ - asrs r2, r4, #24 │ │ - Address 0x1e720e is out of bounds. │ │ - │ │ + @ instruction: 0xfb1cffe9 │ │ │ │ 001e7210 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ ldr r1, [pc, #68] @ (1e725c ) │ │ add r1, pc │ │ ldr r2, [r1, #0] │ │ @@ -483456,17 +483456,15 @@ │ │ b.w 1fd8e4 <__emutls_get_address@@Base+0x329c> │ │ │ │ 001e73ac : │ │ ldr r0, [pc, #4] @ (1e73b4 ) │ │ add r0, pc │ │ bx lr │ │ nop │ │ - lsls r1, r4, #21 │ │ - Address 0x1e73b6 is out of bounds. │ │ - │ │ + @ instruction: 0xea5bffe9 │ │ │ │ 001e73b8 : │ │ ldr r1, [pc, #8] @ (1e73c4 ) │ │ add r1, pc │ │ ldr r1, [r1, #0] │ │ adds r1, #8 │ │ str r1, [r0, #0] │ │ @@ -483539,15 +483537,15 @@ │ │ blx 202030 │ │ blx 201100 │ │ nop │ │ ldr r6, [pc, #328] @ (1e75b0 ) │ │ movs r2, r0 │ │ ldr r2, [r0, #84] @ 0x54 │ │ vcvt.u32.f32 , , #21 │ │ - vrshr.u64 , , #21 │ │ + vqshl.u64 , , #43 @ 0x2b │ │ vshr.u32 d31, d6, #22 │ │ pop {r1, r6, pc} │ │ udf #254 @ 0xfe │ │ bx lr │ │ bx lr │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -483682,16 +483680,16 @@ │ │ bl 1e73ec │ │ nop │ │ ldr r6, [pc, #432] @ (1e7794 <__dynamic_cast@@Base+0x1a0>) │ │ movs r2, r0 │ │ ldr r6, [pc, #440] @ (1e77a0 <__dynamic_cast@@Base+0x1ac>) │ │ movs r2, r0 │ │ stmia r2!, {r2, r3, r6} │ │ - vmlal.u32 , d9, d7[1] │ │ - vqshlu.s64 d19, d18, #42 @ 0x2a │ │ + @ instruction: 0xffe9f761 │ │ + @ instruction: 0xffe91bac │ │ Address 0x1e75f2 is out of bounds. │ │ │ │ │ │ 001e75f4 <__dynamic_cast@@Base>: │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ sub sp, #68 @ 0x44 │ │ ldr r7, [r0, #0] │ │ @@ -485584,16 +485582,16 @@ │ │ vsri.64 , q13, #21 │ │ movs r2, r0 │ │ bvs.n 1e8876 <__cxa_demangle@@Base+0x436> │ │ vqshlu.s32 d26, d20, #10 │ │ vqrshrn.u64 d16, , #23 │ │ @ instruction: 0xffebaff4 │ │ vmlsl.u32 q11, d9, d13[0] │ │ - vmla.i32 , , d12[0] │ │ - vsli.64 , q8, #42 @ 0x2a │ │ + vmls.f32 , , d6[0] │ │ + vsli.64 , q8, #41 @ 0x29 │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ movw r1, #4504 @ 0x1198 │ │ mov r4, r0 │ │ ldr r0, [r0, r1] │ │ adds r5, r4, r1 │ │ add.w r6, r4, #408 @ 0x198 │ │ @@ -486371,15 +486369,15 @@ │ │ b.n 1e90d2 <__cxa_demangle@@Base+0xc92> │ │ add r0, sp, #88 @ 0x58 │ │ bl 1eacc0 <__cxa_demangle@@Base+0x2880> │ │ blx 1fe130 │ │ ldrb r4, [r4, #16] │ │ vmlsl.u32 , d26, d10 │ │ movs r2, r0 │ │ - ldr r1, [r3, #120] @ 0x78 │ │ + strb r3, [r2, r2] │ │ vmull.u32 , d10, d2[0] │ │ movs r2, r0 │ │ add r7, pc, #512 @ (adr r7, 1e92f0 <__cxa_demangle@@Base+0xeb0>) │ │ @ instruction: 0xffe999a1 │ │ @ instruction: 0xffea99d9 │ │ @ instruction: 0xffea2d02 │ │ movs r2, r0 │ │ @@ -486940,18 +486938,18 @@ │ │ beq.w 1ea0ce <__cxa_demangle@@Base+0x1c8e> │ │ add.w r2, r8, r5 │ │ movs r1, #0 │ │ strd r4, r1, [r0] │ │ str r0, [r2, #0] │ │ b.n 1e9c72 <__cxa_demangle@@Base+0x1832> │ │ nop │ │ - adds r6, #60 @ 0x3c │ │ + subs r6, r6, r4 │ │ vrshr.u32 , q8, #22 │ │ vcvt.u32.f32 q8, q11, #21 │ │ - vabal.u32 , d27, d7 │ │ + vmlsl.u32 , d27, d1 │ │ vsubl.u32 q13, d9, d12 │ │ vcvt.f16.u16 , q0, #23 │ │ str.w r0, [r8] │ │ cmp r6, r0 │ │ beq.w 1ea0c4 <__cxa_demangle@@Base+0x1c84> │ │ ldrb r1, [r0, #0] │ │ subs r1, #58 @ 0x3a │ │ @@ -487473,51 +487471,51 @@ │ │ add r3, pc │ │ add r2, pc │ │ add.w r1, r3, #8 │ │ str.w r1, [r0, #8]! │ │ movs r1, #8 │ │ movs r3, #14 │ │ b.n 1e9dd2 <__cxa_demangle@@Base+0x1992> │ │ - lsrs r0, r2, #5 │ │ - vqrdmulh.s32 , q5, d3[0] │ │ + cdp 15, 4, cr15, cr10, cr9, {7} │ │ + ldrb r3, [r0, #21] │ │ @ instruction: 0xffea8748 │ │ @ instruction: 0xffe90ef2 │ │ movs r2, r0 │ │ cmp r3, #29 │ │ - vqrdmlah.s32 q9, , d2[1] │ │ - vrshr.u64 , , #22 │ │ + vrsra.u32 , q6, #21 │ │ + vqshl.u64 , , #42 @ 0x2a │ │ vqrdmlah.s32 q8, , d2[0] │ │ movs r2, r0 │ │ cmp r2, #238 @ 0xee │ │ vqshrun.s64 d16, q8, #21 │ │ - vqrdmlah.s32 q15, , d7[0] │ │ + @ instruction: 0xffebd3c1 │ │ vshr.u64 , , #23 │ │ vmull.p64 q8, d25, d6 │ │ movs r2, r0 │ │ - ldr r3, [pc, #292] @ (1e9e54 <__cxa_demangle@@Base+0x1a14>) │ │ + adds r0, #67 @ 0x43 │ │ vqrdmlah.s32 q8, q5, d6[1] │ │ movs r2, r0 │ │ ldr r4, [sp, #148] @ 0x94 │ │ vqrdmlah.s32 q8, , d6[0] │ │ movs r2, r0 │ │ ldr r4, [sp, #48] @ 0x30 │ │ - vmul.f32 q10, , d7[1] │ │ + vqrdmlah.s32 q9, , d1[1] │ │ vcvt.f32.u32 d16, d14, #22 │ │ movs r2, r0 │ │ strb r6, [r1, #9] │ │ @ instruction: 0xffea0dfc │ │ movs r2, r0 │ │ - ldr r1, [pc, #180] @ (1e9e08 <__cxa_demangle@@Base+0x19c8>) │ │ + cmp r6, #39 @ 0x27 │ │ @ instruction: 0xffea0ddc │ │ movs r2, r0 │ │ ldr r3, [r2, #112] @ 0x70 │ │ @ instruction: 0xffea0dbc │ │ movs r2, r0 │ │ - lsls r6, r5, #23 │ │ - vqshrn.u64 d29, , #22 │ │ + @ instruction: 0xeae8ffe9 │ │ + bls.n 1e9da2 <__cxa_demangle@@Base+0x1962> │ │ @ instruction: 0xffea0d96 │ │ movs r2, r0 │ │ ldrh r7, [r6, #62] @ 0x3e │ │ vcvt.u16.f16 q8, q11, #23 │ │ movs r2, r0 │ │ mov r0, r4 │ │ ldr r2, [pc, #880] @ (1ea0e8 <__cxa_demangle@@Base+0x1ca8>) │ │ @@ -487857,25 +487855,25 @@ │ │ vsri.32 d31, d13, #22 │ │ @ instruction: 0xffea0cb8 │ │ movs r2, r0 │ │ bl ffe280c0 <__cxa_new_handler@@Base+0xffc1645c> │ │ lsrs r2, r3, #19 │ │ movs r2, r0 │ │ bl 3fa0c8 <__cxa_new_handler@@Base+0x1e8464> │ │ - cmp r4, #118 @ 0x76 │ │ + asrs r0, r6, #5 │ │ vmull.u32 , d10, d5 │ │ vrshr.u32 d31, d15, #22 │ │ vqrshrun.s64 d23, , #22 │ │ vaddw.u32 q10, q13, d21 │ │ - vqrshrn.u64 d30, q6, #21 │ │ + vcvt.f32.u32 q14, q3, #21 │ │ vabdl.u32 q13, d25, d17 │ │ vqshrun.s64 d25, q15, #23 │ │ vqshrn.u64 d17, q1, #23 │ │ vmull.p64 q12, d11, d22 │ │ - vmlal.u32 q15, d25, d14 │ │ + @ instruction: 0xffe9cd88 │ │ vsli.64 , q8, #41 @ 0x29 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ add.w r5, r0, #16 │ │ vmov.i32 q8, #0 @ 0x00000000 │ │ add.w r8, r0, #44 @ 0x2c │ │ str.w r8, [r0, #36] @ 0x24 │ │ @@ -488695,15 +488693,15 @@ │ │ b.n 1ea952 <__cxa_demangle@@Base+0x2512> │ │ blx 201100 │ │ blx 201100 │ │ blx 1fe0e0 │ │ nop │ │ asrs r0, r3, #3 │ │ movs r2, r0 │ │ - b.n 1eaa0c <__cxa_demangle@@Base+0x25cc> │ │ + stmia r5!, {r1, r3} │ │ vaddl.u32 , d25, d14 │ │ movs r2, r0 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ ldrd r6, r2, [r0, #4] │ │ cmp r6, r2 │ │ @@ -488887,15 +488885,15 @@ │ │ add r0, pc │ │ add r1, pc │ │ add r3, pc │ │ bl 1e73ec │ │ blx 1fe0e0 │ │ ldrh r6, [r7, #32] │ │ vcvt.f32.u32 , , #23 │ │ - vcvt.u16.f16 d30, d6, #22 │ │ + vrshr.u32 d29, d0, #22 │ │ vcvt.f16.u16 q12, q1, #23 │ │ vcvt.f32.u32 , , #23 │ │ vmull.p64 , d26, d27 │ │ vsli.64 , q8, #42 @ 0x2a │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ @@ -489299,17 +489297,16 @@ │ │ add.w r1, r1, #1344 @ 0x540 │ │ strd r2, r3, [r0, #8] │ │ strh.w r1, [r0, #5] │ │ ldr.w r8, [sp], #4 │ │ pop {r4, r5, r6, r7, pc} │ │ blx 1fe0e0 │ │ nop │ │ - lsrs r0, r6, #26 │ │ - vqrshrn.u64 d31, q14, #22 │ │ - movs r1, r0 │ │ + bl 596072 <__cxa_new_handler@@Base+0x38440e> │ │ + ldr??.w r0, [ip, r1] │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ ldrd r1, r4, [r0] │ │ cmp r1, r4 │ │ beq.n 1eb132 <__cxa_demangle@@Base+0x2cf2> │ │ ldrb r2, [r1, #0] │ │ cmp r2, #104 @ 0x68 │ │ @@ -489648,16 +489645,17 @@ │ │ strb r6, [r0, #4] │ │ add.w r1, r1, #1344 @ 0x540 │ │ strd r2, r6, [r0, #8] │ │ strh.w r1, [r0, #5] │ │ ldr.w r8, [sp], #4 │ │ pop {r4, r5, r6, r7, pc} │ │ blx 1fe0e0 │ │ - pld [r6, #4073] @ 0xfe9 │ │ - rsbs r0, r8, #8454144 @ 0x810000 │ │ + ble.n 1eb360 <__cxa_demangle@@Base+0x2f20> │ │ + vsli.64 , q4, #41 @ 0x29 │ │ + movs r1, r0 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ movw r8, #4504 @ 0x1198 │ │ mov r4, r1 │ │ ldr.w r6, [r0, r8] │ │ movw r2, #61447 @ 0xf007 │ │ @@ -490071,16 +490069,16 @@ │ │ b.n 1eb84c <__cxa_demangle@@Base+0x340c> │ │ ldr r6, [pc, #16] @ (1eb8c8 <__cxa_demangle@@Base+0x3488>) │ │ mov.w r9, #21 │ │ add r6, pc │ │ b.n 1eb84c <__cxa_demangle@@Base+0x340c> │ │ blx 1fe0e0 │ │ sub sp, #144 @ 0x90 │ │ - vqshlu.s64 d20, d9, #42 @ 0x2a │ │ - vrsubhn.i64 d20, q13, │ │ + @ instruction: 0xffea2b93 │ │ + @ instruction: 0xffea2ba3 │ │ vsubl.u32 , d10, d6 │ │ movs r1, r0 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ movw r8, #4504 @ 0x1198 │ │ mov r4, r1 │ │ @@ -491021,15 +491019,15 @@ │ │ strd r3, r5, [r0, #8] │ │ str r2, [r0, #24] │ │ strh.w r1, [r0, #5] │ │ ldr.w r8, [sp], #4 │ │ pop {r4, r5, r6, r7, pc} │ │ blx 1fe0e0 │ │ nop │ │ - cmp r3, #171 @ 0xab │ │ + asrs r5, r4, #2 │ │ vcvt.f16.u16 q15, q14, #22 │ │ movs r1, r0 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ ldrd r6, r3, [r0] │ │ cmp r6, r3 │ │ @@ -492626,15 +492624,15 @@ │ │ add.w r0, r9, #2 │ │ str.w r0, [fp] │ │ mov r0, fp │ │ add sp, #76 @ 0x4c │ │ ldmia.w sp!, {r8, r9, sl, fp} │ │ ldmia.w sp!, {r4, r5, r6, r7, lr} │ │ b.w 1eeffc <__cxa_demangle@@Base+0x6bbc> │ │ - ldr r6, [sp, #364] @ 0x16c │ │ + strh r5, [r2, #26] │ │ vmull.u32 , d9, d5 │ │ mov r0, r4 │ │ bl 1ecc48 <__cxa_demangle@@Base+0x4808> │ │ cmp r0, #0 │ │ str r0, [sp, #68] @ 0x44 │ │ beq.w 1ecc60 <__cxa_demangle@@Base+0x4820> │ │ ldr r0, [sp, #16] │ │ @@ -492971,15 +492969,15 @@ │ │ ite eq │ │ moveq r6, r3 │ │ addne r0, r3, #1 │ │ b.n 1ed760 <__cxa_demangle@@Base+0x5320> │ │ mov r6, r3 │ │ b.n 1ed760 <__cxa_demangle@@Base+0x5320> │ │ nop │ │ - ldmia r6!, {r0, r1, r3, r7} │ │ + cbz r5, 1ed7fc <__cxa_demangle@@Base+0x53bc> │ │ vrshr.u32 q10, , #23 │ │ vrsubhn.i64 d29, q5, │ │ @ instruction: 0xffead8ba │ │ movs r1, r0 │ │ bvc.n 1ed878 <__cxa_demangle@@Base+0x5438> │ │ movs r1, r0 │ │ bvs.n 1ed7e8 <__cxa_demangle@@Base+0x53a8> │ │ @@ -493345,16 +493343,16 @@ │ │ @ instruction: 0xffead8b2 │ │ movs r1, r0 │ │ cbnz r6, 1edba0 <__cxa_demangle@@Base+0x5760> │ │ vsubw.u32 , q13, d0 │ │ vmlal.u32 , d26, d5[1] │ │ @ instruction: 0xffea5cda │ │ @ instruction: 0xffe94efb │ │ - @ instruction: 0xffea1360 │ │ - vrsra.u64 , q10, #22 │ │ + vqrshrun.s64 d31, q5, #22 │ │ + vrsra.u64 , q10, #23 │ │ vsli.64 , q8, #42 @ 0x2a │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ movw sl, #4504 @ 0x1198 │ │ mov r6, r1 │ │ ldr.w r5, [r0, sl] │ │ mov r9, r2 │ │ @@ -494272,16 +494270,16 @@ │ │ str r3, [r0, #4] │ │ add r2, pc │ │ add.w r0, r2, #8 │ │ str.w r0, [r8, #8]! │ │ movs r0, #80 @ 0x50 │ │ b.n 1ee572 <__cxa_demangle@@Base+0x6132> │ │ nop │ │ - lsls r5, r7, #15 │ │ - @ instruction: 0xffeaf89c │ │ + ldrd pc, pc, [r7], #932 @ 0x3a4 │ │ + ble.n 1ee480 <__cxa_demangle@@Base+0x6040> │ │ @ instruction: 0xffe9ffde │ │ vrsubhn.i64 d20, q5, q8 │ │ ldr r2, [pc, #144] @ (1ee5ec <__cxa_demangle@@Base+0x61ac>) │ │ add.w r8, r0, r1 │ │ add.w r3, r1, #16 │ │ str r3, [r0, #4] │ │ add r2, pc │ │ @@ -494306,27 +494304,27 @@ │ │ add.w r0, r2, #8 │ │ str.w r0, [r8, #8]! │ │ movs r0, #78 @ 0x4e │ │ strb.w r0, [r8, #4] │ │ b.n 1ee578 <__cxa_demangle@@Base+0x6138> │ │ blx 1fe0e0 │ │ @ instruction: 0x47cb │ │ - vabal.u32 , d25, d14 │ │ - @ instruction: 0xffe91bbf │ │ + vmlsl.u32 , d25, d8 │ │ + vshr.u64 d16, d25, #23 │ │ vsri.32 d19, d27, #22 │ │ vqrdmlah.s32 q13, q5, d11[1] │ │ vqrshrun.s64 d18, , #22 │ │ @ instruction: 0xffea49a1 │ │ - vmls.f32 , , d10[0] │ │ - vmlsl.u32 , d9, d8[1] │ │ + vmull.u32 , d25, d4[0] │ │ + @ instruction: 0xffe9db62 │ │ vrshr.u64 d30, d18, #23 │ │ vmlal.u32 , d26, d5 │ │ - @ instruction: 0xffea8995 │ │ - vshr.u64 d16, d19, #23 │ │ - vmull.u32 q14, d10, d8[1] │ │ + vmull.p64 q11, d26, d15 │ │ + vabal.u32 q15, d25, d29 │ │ + vmull.u32 q14, d9, d8[1] │ │ movs r1, r0 │ │ ldmia r2, {r1, r2, r4, r6, r7} │ │ movs r1, r0 │ │ ldmia r3, {r3, r4, r5} │ │ movs r1, r0 │ │ ldmia r1, {r0, r1, r2, r3, r6, r7} │ │ vsli.64 , q8, #42 @ 0x2a │ │ @@ -495627,16 +495625,16 @@ │ │ strd r2, r5, [r0, #8] │ │ add.w r1, r1, #1344 @ 0x540 │ │ str r3, [r0, #24] │ │ strh.w r1, [r0, #5] │ │ ldr.w r8, [sp], #4 │ │ pop {r4, r5, r6, r7, pc} │ │ blx 1fe0e0 │ │ - bl 3ab3b6 <__cxa_new_handler@@Base+0x199752> │ │ - cbnz r2, 1ef454 <__cxa_demangle@@Base+0x7014> │ │ + bvs.n 1ef34e <__cxa_demangle@@Base+0x6f0e> │ │ + @ instruction: 0xffe9bbb2 │ │ movs r1, r0 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ movw r8, #4504 @ 0x1198 │ │ mov r4, r1 │ │ ldr.w r6, [r0, r8] │ │ @@ -499341,21 +499339,21 @@ │ │ bl 1f2b5c <__cxa_demangle@@Base+0xa71c> │ │ ldr r0, [sp, #20] │ │ str.w r0, [r4, #392] @ 0x188 │ │ blx 1fe130 │ │ nop │ │ ldr r2, [sp, #600] @ 0x258 │ │ movs r1, r0 │ │ - strb r6, [r2, #7] │ │ + ldrsb r0, [r2, r3] │ │ vqrdmlah.s32 , , d0[0] │ │ vmla.i32 , , d1[1] │ │ - vsubw.u32 , q13, d8 │ │ + vmlal.u32 , d26, d2 │ │ @ instruction: 0xffe91ed4 │ │ vshr.u64 , , #23 │ │ - @ instruction: 0xffea7fac │ │ + vraddhn.i64 d22, q13, q11 │ │ @ instruction: 0xffe96ba3 │ │ vsra.u64 d25, d26, #22 │ │ movs r1, r0 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ movw r8, #4504 @ 0x1198 │ │ @@ -499660,15 +499658,15 @@ │ │ blx 1faecc <__emutls_get_address@@Base+0x884> │ │ ldr r0, [r4, #4] │ │ add r0, r5 │ │ str r0, [r4, #4] │ │ ldr.w fp, [sp], #4 │ │ pop {r4, r5, r6, r7, pc} │ │ blx 201100 │ │ - b.n 1f1f42 <__cxa_demangle@@Base+0x9b02> │ │ + stmia r6!, {r0, r3, r4} │ │ vcvt.f32.u32 d16, d6, #23 │ │ vaddl.u32 , d9, d11 │ │ pop {r2, r3, r5, r6, r7, pc} │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #40 @ 0x28 │ │ @@ -499953,15 +499951,15 @@ │ │ ldr.w r0, [r8, #4] │ │ add r0, r5 │ │ str.w r0, [r8, #4] │ │ add sp, #48 @ 0x30 │ │ ldr.w r8, [sp], #4 │ │ pop {r4, r5, r6, r7, pc} │ │ blx 201100 │ │ - hlt 0x000b │ │ + ldr r7, [sp, #532] @ 0x214 │ │ vaddl.u32 , d9, d11 │ │ pop {r3, r4, r5} │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #64 @ 0x40 │ │ mov r8, r1 │ │ @@ -500866,15 +500864,15 @@ │ │ movs r1, r0 │ │ ldrh r0, [r0, #14] │ │ movs r1, r0 │ │ ldrh r4, [r0, #0] │ │ movs r1, r0 │ │ lsrs r0, r0, #23 │ │ vqrdmlsh.s32 , , d1[1] │ │ - @ instruction: 0xffe96e98 │ │ + vrsra.u64 d21, d2, #23 │ │ vsli.64 , q8, #41 @ 0x29 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ movw sl, #4504 @ 0x1198 │ │ mov r5, r1 │ │ ldr.w r4, [r0, sl] │ │ mov r8, r2 │ │ @@ -500956,15 +500954,15 @@ │ │ add r3, pc │ │ movw r2, #2639 @ 0xa4f │ │ bl 1e73ec │ │ bl aa778 │ │ nop │ │ lsrs r4, r1, #18 │ │ vmull.p64 , d25, d29 │ │ - vqrdmulh.s32 q11, , d4[1] │ │ + vrshr.u32 , q7, #23 │ │ vsli.64 , q8, #41 @ 0x29 │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ mov r4, r1 │ │ mov r5, r0 │ │ ldrd r0, r1, [r1] │ │ add.w r3, r1, #8 │ │ @@ -505105,18 +505103,18 @@ │ │ nop │ │ subs r4, #223 @ 0xdf │ │ vaddl.u32 q9, d26, d19 │ │ vqdmulh.s32 , q13, d9[0] │ │ vcvt.f32.u32 , , #22 │ │ vrshr.u32 q11, q15, #22 │ │ vqrdmlah.s32 q9, q13, d15[1] │ │ - vmul.f32 , q5, d7[1] │ │ + vqrdmlah.s32 , q5, d1[1] │ │ vmlal.u32 q15, d9, d0[1] │ │ vraddhn.i64 d29, q12, │ │ - vrsra.u32 d20, d24, #23 │ │ + vqshrun.s64 d18, q9, #23 │ │ vsli.64 , q8, #41 @ 0x29 │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ ldr r5, [pc, #108] @ (1f5674 <__cxa_demangle@@Base+0xd234>) │ │ mov r4, r0 │ │ ldr r0, [pc, #108] @ (1f5678 <__cxa_demangle@@Base+0xd238>) │ │ movs r6, #6 │ │ @@ -505166,18 +505164,18 @@ │ │ nop │ │ subs r4, #5 │ │ vqrdmlsh.s32 , q13, d11[0] │ │ vaddw.u32 q11, q13, d18 │ │ vcvt.f32.u32 d18, d7, #22 │ │ @ instruction: 0xffea3bf1 │ │ vcvt.u16.f16 , , #22 │ │ - vmlal.u32 , d26, d15 │ │ + @ instruction: 0xffea7d89 │ │ vsra.u64 d30, d24, #23 │ │ vrsra.u64 , , #24 │ │ - vrshr.u64 d20, d0, #23 │ │ + vabdl.u32 q9, d25, d10 │ │ vaddl.u32 , d9, d8 │ │ cbnz r2, 1f56aa <__cxa_demangle@@Base+0xd26a> │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #8 │ │ mov r4, r1 │ │ @@ -507164,15 +507162,15 @@ │ │ and.w r0, r1, #61440 @ 0xf000 │ │ b.n 1f6842 <__cxa_demangle@@Base+0xe402> │ │ blx 201100 │ │ blx 201100 │ │ blx 201100 │ │ blx 201100 │ │ blx 1fe0e0 │ │ - add sl, fp │ │ + cmp r1, #212 @ 0xd4 │ │ vrshr.u32 d20, d22, #23 │ │ movs r1, r0 │ │ str r2, [r2, r4] │ │ movs r1, r0 │ │ str r0, [r6, r5] │ │ movs r1, r0 │ │ str r4, [r6, r7] │ │ @@ -507443,15 +507441,15 @@ │ │ movs r1, #11 │ │ strb r1, [r0, #4] │ │ ldrh.w r1, [r0, #5] │ │ strd r5, r4, [r0, #8] │ │ str.w r9, [r0, #16] │ │ b.n 1f6c94 <__cxa_demangle@@Base+0xe854> │ │ blx 1fe0e0 │ │ - adds r5, r7, #2 │ │ + lsls r7, r6, #6 │ │ vmull.p64 q10, d25, d20 │ │ movs r1, r0 │ │ ldr r7, [pc, #808] @ (1f70bc <__cxa_demangle@@Base+0xec7c>) │ │ movs r1, r0 │ │ str r2, [r3, r3] │ │ movs r1, r0 │ │ push {r4, r5, r6, r7, lr} │ │ @@ -508045,15 +508043,15 @@ │ │ strh.w r0, [r4, #5] │ │ mov r0, r4 │ │ ldmia.w sp!, {r8, r9, sl} │ │ pop {r4, r5, r6, r7, pc} │ │ blx 1fe0e0 │ │ nop │ │ ldrb r7, [r3, #13] │ │ - vmul.i32 , q5, d15[1] │ │ + vqrdmulh.s32 , q5, d9[1] │ │ @ instruction: 0xffe9c8f2 │ │ vmlsl.u32 q10, d25, d14 │ │ movs r1, r0 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ movw r8, #4504 @ 0x1198 │ │ @@ -508189,15 +508187,15 @@ │ │ stmia.w ip, {r1, r2, r3} │ │ and.w r1, r6, #61440 @ 0xf000 │ │ add.w r1, r1, #1344 @ 0x540 │ │ strh.w r1, [r0, #5] │ │ ldr.w r8, [sp], #4 │ │ pop {r4, r5, r6, r7, pc} │ │ blx 1fe0e0 │ │ - cmp r5, #18 │ │ + asrs r4, r1, #8 │ │ vqshl.u64 q10, q2, #41 @ 0x29 │ │ movs r1, r0 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ movw r8, #4504 @ 0x1198 │ │ mov r4, r1 │ │ @@ -509790,17 +509788,17 @@ │ │ add r3, pc │ │ bl 1e73ec │ │ blx 201100 │ │ blx 201100 │ │ blx 201100 │ │ nop │ │ uxth r4, r2 │ │ - vmls.f32 , q4, d13[0] │ │ - @ instruction: 0xffe9136c │ │ - vaddl.u32 , d9, d5 │ │ + vmull.u32 , d8, d7[0] │ │ + vmul.i32 , , d6[1] │ │ + vaddl.u32 , d8, d5 │ │ cbnz r0, 1f85dc <__cxa_demangle@@Base+0x1019c> │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ movw r9, #4504 @ 0x1198 │ │ mov r8, r1 │ │ ldr.w r4, [r0, r9] │ │ @@ -510531,16 +510529,16 @@ │ │ pop {r4, r5, r6, r7, pc} │ │ blx 201100 │ │ blx 201100 │ │ blx 201100 │ │ movs r0, #0 │ │ strb.w r0, [r8, #16] │ │ blx 1fe130 │ │ - adds r3, #8 │ │ - vsubw.u32 , , d4 │ │ + adds r2, r0, r0 │ │ + vqshl.u64 , q15, #41 @ 0x29 │ │ vsli.64 , q8, #41 @ 0x29 │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #8 │ │ mov r4, r0 │ │ ldrb r0, [r0, #16] │ │ cmp r0, #0 │ │ @@ -510716,15 +510714,15 @@ │ │ cmp r0, r9 │ │ it ne │ │ blxne 1fe280 │ │ blx 1fe130 │ │ nop │ │ add r1, sp, #856 @ 0x358 │ │ @ instruction: 0xffe89bf5 │ │ - vcvt.f32.u32 , q10, #23 │ │ + @ instruction: 0xffe9036e │ │ Address 0x1f8e92 is out of bounds. │ │ │ │ │ │ 001f8e94 : │ │ push {r7, lr} │ │ mov r7, sp │ │ blx 1fe160 │ │ @@ -511584,19 +511582,19 @@ │ │ movs r1, r0 │ │ strh r0, [r5, #48] @ 0x30 │ │ movs r1, r0 │ │ strh r6, [r4, #48] @ 0x30 │ │ movs r1, r0 │ │ add r1, pc, #152 @ (adr r1, 1f97c4 <__cxa_uncaught_exceptions@@Base+0x1dc>) │ │ vabal.u32 q13, d24, d3 │ │ - vsra.u64 q8, q15, #23 │ │ - vsra.u32 q13, q6, #23 │ │ + vqshlu.s64 q15, q12, #41 @ 0x29 │ │ + vsra.u32 q13, q6, #24 │ │ vsli.64 d26, d25, #40 @ 0x28 │ │ - vrshr.u32 d16, d20, #23 │ │ - vsli.32 q12, q15, #9 │ │ + vabdl.u32 q15, d9, d30 │ │ + vsli.32 q12, q15, #8 │ │ movs r1, r0 │ │ strh r6, [r2, #42] @ 0x2a │ │ movs r1, r0 │ │ ldr r1, [pc, #24] @ (1f9764 <__cxa_uncaught_exceptions@@Base+0x17c>) │ │ add r1, pc │ │ cmp r0, r1 │ │ it cc │ │ @@ -514875,15 +514873,15 @@ │ │ str r0, [r5, #16] │ │ mov r0, r4 │ │ bl 1fc664 <__emutls_get_address@@Base+0x201c> │ │ sub sp, fp, #28 │ │ pop {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ bl 201100 │ │ @ instruction: 0xffe877aa │ │ - @ instruction: 0xffe924f9 │ │ + @ instruction: 0xffe909f3 │ │ @ instruction: 0xffe98bd6 │ │ andeq r0, r1, r8, lsl #3 │ │ push {r4, sl, fp, lr} │ │ add fp, sp, #8 │ │ sub sp, sp, #736 @ 0x2e0 │ │ mov r4, r0 │ │ sub r0, fp, #344 @ 0x158 │ │ @@ -514915,15 +514913,15 @@ │ │ mov r0, r4 │ │ bl 200970 │ │ mov r0, r4 │ │ bl 1fed80 │ │ bl 201100 │ │ @ instruction: 0xffe876ca │ │ @ instruction: 0xffe9f646 │ │ - @ instruction: 0xffe8c713 │ │ + @ instruction: 0xffe8ac0d │ │ andeq r0, r1, r8, lsr #1 │ │ push {r4, r5, r6, r8, r9, sl, fp, lr} │ │ add fp, sp, #24 │ │ sub sp, sp, #48 @ 0x30 │ │ mov r8, r1 │ │ mov r1, r0 │ │ mov r0, r8 │ │ @@ -515283,15 +515281,15 @@ │ │ add r4, r0, #168 @ 0xa8 │ │ mov r0, r4 │ │ bl 200970 │ │ mov r0, r4 │ │ bl 1fed80 │ │ bl 201100 │ │ @ instruction: 0xffe87106 │ │ - @ instruction: 0xffe93817 │ │ + @ instruction: 0xffe91d11 │ │ @ instruction: 0xffe96332 │ │ andeq pc, r0, r4, ror #21 │ │ push {r4, sl, fp, lr} │ │ add fp, sp, #8 │ │ add r3, r1, #2 │ │ cmp r3, #17 │ │ bhi 1fc814 <__emutls_get_address@@Base+0x21cc> │ │ @@ -515743,20 +515741,20 @@ │ │ bl 200970 │ │ mov r0, r4 │ │ bl 1fed80 │ │ bl 201100 │ │ andeq pc, r0, r4, lsl r6 @ │ │ andeq pc, r0, r4, lsr #12 │ │ @ instruction: 0xffe869de │ │ - @ instruction: 0xffe8fd79 │ │ - @ instruction: 0xffe9204e │ │ + @ instruction: 0xffe8e273 │ │ + @ instruction: 0xffe90548 │ │ @ instruction: 0x0000f3bc │ │ andeq pc, r0, r8, lsl #12 │ │ @ instruction: 0xffe86a16 │ │ - @ instruction: 0xffe8fdb1 │ │ + @ instruction: 0xffe8e2ab │ │ @ instruction: 0xffea1346 │ │ strdeq pc, [r0], -r4 │ │ add r1, r0, #2 │ │ lsr r0, r1, #1 │ │ cmp r0, #144 @ 0x90 │ │ bhi 1fd738 <__emutls_get_address@@Base+0x30f0> │ │ ldr r0, [pc, #2132] @ 1fd744 <__emutls_get_address@@Base+0x30fc> │ │ @@ -516290,94 +516288,94 @@ │ │ bx lr │ │ ldr r0, [pc, #312] @ 1fd86c <__emutls_get_address@@Base+0x3224> │ │ add r0, pc, r0 │ │ bx lr │ │ ldr r0, [pc, #324] @ 1fd884 <__emutls_get_address@@Base+0x323c> │ │ add r0, pc, r0 │ │ bx lr │ │ - @ instruction: 0xffe8aa3c │ │ + @ instruction: 0xffe88f36 │ │ @ instruction: 0xffe95487 │ │ @ instruction: 0xffe968d4 │ │ - @ instruction: 0xffe8f6b1 │ │ - @ instruction: 0xffe8cd93 │ │ + @ instruction: 0xffe8dbab │ │ + @ instruction: 0xffe8b28d │ │ @ instruction: 0xffe9f19b │ │ - @ instruction: 0xffe90625 │ │ - @ instruction: 0xffe92a6f │ │ + @ instruction: 0xffe8eb1f │ │ + @ instruction: 0xffe90f69 │ │ @ instruction: 0xffe8587b │ │ - @ instruction: 0xffe8cdba │ │ - @ instruction: 0xffe8cd2d │ │ + @ instruction: 0xffe8b2b4 │ │ + @ instruction: 0xffe8b227 │ │ @ instruction: 0xffe99350 │ │ @ instruction: 0xffe955fe │ │ @ instruction: 0xffe9e208 │ │ - @ instruction: 0xffe8c17b │ │ + @ instruction: 0xffe8a675 │ │ @ instruction: 0xffe9666e │ │ - @ instruction: 0xffe91a7e │ │ - @ instruction: 0xffe8d787 │ │ + @ instruction: 0xffe8ff78 │ │ + @ instruction: 0xffe8bc81 │ │ @ instruction: 0xffe99f66 │ │ - @ instruction: 0xffe899f2 │ │ - @ instruction: 0xffe8a3d7 │ │ - @ instruction: 0xffe8a45e │ │ + @ instruction: 0xffe87eec │ │ + @ instruction: 0xffe888d1 │ │ + @ instruction: 0xffe88958 │ │ @ instruction: 0xffe9f10e │ │ @ instruction: 0xffe9d7dd │ │ @ instruction: 0xffe95661 │ │ @ instruction: 0xffea0b30 │ │ - @ instruction: 0xffe8ea53 │ │ + @ instruction: 0xffe8cf4d │ │ @ instruction: 0xffe8632e │ │ - @ instruction: 0xffe8c1a3 │ │ + @ instruction: 0xffe8a69d │ │ @ instruction: 0xffe977a9 │ │ - @ instruction: 0xffe8a521 │ │ + @ instruction: 0xffe88a1b │ │ @ instruction: 0xffe93715 │ │ - @ instruction: 0xffe8e943 │ │ - @ instruction: 0xffe8b20d │ │ + @ instruction: 0xffe8ce3d │ │ + @ instruction: 0xffe89707 │ │ @ instruction: 0xffe8735e │ │ @ instruction: 0xffe992f3 │ │ @ instruction: 0xffe978c1 │ │ - @ instruction: 0xffe8c36f │ │ + @ instruction: 0xffe8a869 │ │ @ instruction: 0xffe97811 │ │ @ instruction: 0xffe99333 │ │ @ instruction: 0xffe9bb8a │ │ - @ instruction: 0xffe8eb87 │ │ + @ instruction: 0xffe8d081 │ │ @ instruction: 0xffe98761 │ │ - @ instruction: 0xffe8f678 │ │ + @ instruction: 0xffe8db72 │ │ @ instruction: 0xffe9ae9a │ │ @ instruction: 0xffea0b0f │ │ @ instruction: 0xffea195b │ │ - @ instruction: 0xffe91aed │ │ + @ instruction: 0xffe8ffe7 │ │ @ instruction: 0xffe9b07e │ │ @ instruction: 0xffe97605 │ │ - @ instruction: 0xffe8a285 │ │ - @ instruction: 0xffe8f820 │ │ + @ instruction: 0xffe8877f │ │ + @ instruction: 0xffe8dd1a │ │ @ instruction: 0xffe9a011 │ │ - @ instruction: 0xffe90f8f │ │ + @ instruction: 0xffe8f489 │ │ @ instruction: 0xffe9e41c │ │ - @ instruction: 0xffe8c103 │ │ - @ instruction: 0xffe8a2e8 │ │ + @ instruction: 0xffe8a5fd │ │ + @ instruction: 0xffe887e2 │ │ @ instruction: 0xffe99ed0 │ │ @ instruction: 0xffe9fcd5 │ │ - @ instruction: 0xffe8a237 │ │ + @ instruction: 0xffe88731 │ │ @ instruction: 0xffe98561 │ │ @ instruction: 0xffe941cb │ │ @ instruction: 0xffe863f2 │ │ @ instruction: 0xffea0b43 │ │ @ instruction: 0xffe97950 │ │ @ instruction: 0xffea0b0b │ │ @ instruction: 0xffea181b │ │ - @ instruction: 0xffe92a4e │ │ - @ instruction: 0xffe8d5f2 │ │ + @ instruction: 0xffe90f48 │ │ + @ instruction: 0xffe8baec │ │ @ instruction: 0xffe96636 │ │ @ instruction: 0xffe9d8e8 │ │ - @ instruction: 0xffe91a91 │ │ - @ instruction: 0xffe8a34f │ │ - @ instruction: 0xffe89acd │ │ + @ instruction: 0xffe8ff8b │ │ + @ instruction: 0xffe88849 │ │ + @ instruction: 0xffe87fc7 │ │ @ instruction: 0xffe855de │ │ - @ instruction: 0xffe8f877 │ │ + @ instruction: 0xffe8dd71 │ │ @ instruction: 0xffe955f8 │ │ - @ instruction: 0xffe8d97a │ │ - @ instruction: 0xffe8b535 │ │ - @ instruction: 0xffe8a51b │ │ + @ instruction: 0xffe8be74 │ │ + @ instruction: 0xffe89a2f │ │ + @ instruction: 0xffe88a15 │ │ @ instruction: 0xffe9ad2d │ │ mov lr, r0 │ │ ldm lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip} │ │ ldr sp, [lr, #52] @ 0x34 │ │ ldr lr, [lr, #60] @ 0x3c │ │ bx lr │ │ vldmia r0, {d0-d15} │ ├── readelf --wide --decompress --hex-dump=.data.rel.ro {} │ │ @@ -1,201 +1,201 @@ │ │ │ │ Hex dump of section '.data.rel.ro': │ │ 0x002030d0 d0302000 00000000 00000000 00000000 .0 ............. │ │ 0x002030e0 00000000 01ac0a00 03ac0a00 05ac0a00 ................ │ │ 0x002030f0 07ac0a00 00000000 00000000 40e72000 ............@. . │ │ - 0x00203100 47180900 1aad0800 32000000 01000000 G.......2....... │ │ - 0x00203110 44e72000 82380800 1aad0800 37000000 D. ..8......7... │ │ - 0x00203120 01000000 48e72000 57790800 1aad0800 ....H. .Wy...... │ │ + 0x00203100 47180900 14920800 32000000 01000000 G.......2....... │ │ + 0x00203110 44e72000 82380800 14920800 37000000 D. ..8......7... │ │ + 0x00203120 01000000 48e72000 515e0800 14920800 ....H. .Q^...... │ │ 0x00203130 3c000000 01000000 4ce72000 62180900 <.......L. .b... │ │ - 0x00203140 1aad0800 51000000 01000000 50e72000 ....Q.......P. . │ │ - 0x00203150 e2910900 1aad0800 5a000000 01000000 ........Z....... │ │ - 0x00203160 54e72000 ff750900 1aad0800 60000000 T. ..u......`... │ │ + 0x00203140 14920800 51000000 01000000 50e72000 ....Q.......P. . │ │ + 0x00203150 e2910900 14920800 5a000000 01000000 ........Z....... │ │ + 0x00203160 54e72000 ff750900 14920800 60000000 T. ..u......`... │ │ 0x00203170 01000000 08000000 00000000 00000000 ................ │ │ 0x00203180 a8312000 6dac0a00 c1ae0a00 c5ae0a00 .1 .m........... │ │ 0x00203190 cfae0a00 d9ae0a00 e3ae0a00 edae0a00 ................ │ │ 0x002031a0 08000000 d0f70900 08000000 a1f70900 ................ │ │ - 0x002031b0 a0312000 74e72000 09ef0800 401f0800 .1 .t. .....@... │ │ - 0x002031c0 6a010000 01000000 78e72000 92ff0800 j.......x. ..... │ │ + 0x002031b0 a0312000 74e72000 03d40800 401f0800 .1 .t. .....@... │ │ + 0x002031c0 6a010000 01000000 78e72000 8ce40800 j.......x. ..... │ │ 0x002031d0 401f0800 72010000 01000000 7ce72000 @...r.......|. . │ │ 0x002031e0 34760900 401f0800 7a010000 01000000 4v..@...z....... │ │ - 0x002031f0 80e72000 91ad0800 401f0800 82010000 .. .....@....... │ │ - 0x00203200 01000000 84e72000 14db0800 401f0800 ...... .....@... │ │ + 0x002031f0 80e72000 8b920800 401f0800 82010000 .. .....@....... │ │ + 0x00203200 01000000 84e72000 0ec00800 401f0800 ...... .....@... │ │ 0x00203210 8a010000 01000000 88e72000 144d0900 .......... ..M.. │ │ 0x00203220 401f0800 91010000 01000000 8ce72000 @............. . │ │ 0x00203230 c42a0900 401f0800 98010000 01000000 .*..@........... │ │ 0x00203240 90e72000 f22a0900 401f0800 a0010000 .. ..*..@....... │ │ - 0x00203250 01000000 94e72000 bf790800 401f0800 ...... ..y..@... │ │ + 0x00203250 01000000 94e72000 b95e0800 401f0800 ...... ..^..@... │ │ 0x00203260 a8010000 01000000 98e72000 7a760900 .......... .zv.. │ │ 0x00203270 401f0800 b0010000 01000000 9ce72000 @............. . │ │ 0x00203280 b8ac0900 401f0800 56040000 01000000 ....@...V....... │ │ 0x00203290 a0e72000 d5c60900 401f0800 71040000 .. .....@...q... │ │ 0x002032a0 01000000 a4e72000 82840900 401f0800 ...... .....@... │ │ 0x002032b0 81040000 01000000 a8e72000 ab760900 .......... ..v.. │ │ 0x002032c0 401f0800 9a040000 01000000 ace72000 @............. . │ │ - 0x002032d0 e7880800 401f0800 fd040000 01000000 ....@........... │ │ - 0x002032e0 b0e72000 cbad0800 401f0800 08050000 .. .....@....... │ │ - 0x002032f0 01000000 b4e72000 e5e50800 401f0800 ...... .....@... │ │ + 0x002032d0 e16d0800 401f0800 fd040000 01000000 .m..@........... │ │ + 0x002032e0 b0e72000 c5920800 401f0800 08050000 .. .....@....... │ │ + 0x002032f0 01000000 b4e72000 dfca0800 401f0800 ...... .....@... │ │ 0x00203300 17050000 01000000 b8e72000 c4b80900 .......... ..... │ │ 0x00203310 401f0800 3e050000 01000000 bce72000 @...>......... . │ │ - 0x00203320 4fef0800 401f0800 d1050000 01000000 O...@........... │ │ - 0x00203330 c0e72000 2fcc0800 401f0800 f2070000 .. ./...@....... │ │ + 0x00203320 49d40800 401f0800 d1050000 01000000 I...@........... │ │ + 0x00203330 c0e72000 29b10800 401f0800 f2070000 .. .)...@....... │ │ 0x00203340 01000000 00000000 00000000 00000000 ................ │ │ 0x00203350 00000000 00000000 00000000 00000000 ................ │ │ 0x00203360 00000000 b9130b00 1d140b00 81140b00 ................ │ │ 0x00203370 fb140b00 75150b00 ef150b00 7d160b00 ....u.......}... │ │ 0x00203380 00000000 c4e72000 534d0900 caa10900 ...... .SM...... │ │ 0x00203390 1d020000 01000000 c8e72000 36ad0900 .......... .6... │ │ 0x002033a0 caa10900 1d020000 01000000 cce72000 .............. . │ │ 0x002033b0 5ac70900 caa10900 1d020000 01000000 Z............... │ │ 0x002033c0 d0e72000 a9380800 caa10900 1d020000 .. ..8.......... │ │ 0x002033d0 01000000 d4e72000 f13c0900 caa10900 ...... ..<...... │ │ - 0x002033e0 1d020000 01000000 d8e72000 4fa30800 .......... .O... │ │ + 0x002033e0 1d020000 01000000 d8e72000 49880800 .......... .I... │ │ 0x002033f0 caa10900 1d020000 01000000 dce72000 .............. . │ │ 0x00203400 ee5b0900 caa10900 1d020000 01000000 .[.............. │ │ 0x00203410 e0e72000 f9840900 caa10900 1e020000 .. ............. │ │ 0x00203420 01000000 e4e72000 0f2c0900 caa10900 ...... ..,...... │ │ 0x00203430 1e020000 01000000 e8e72000 bd0b0900 .......... ..... │ │ 0x00203440 caa10900 1e020000 01000000 ece72000 .............. . │ │ - 0x00203450 fe790800 caa10900 1e020000 01000000 .y.............. │ │ - 0x00203460 f0e72000 4fcd0800 caa10900 1e020000 .. .O........... │ │ + 0x00203450 f85e0800 caa10900 1e020000 01000000 .^.............. │ │ + 0x00203460 f0e72000 49b20800 caa10900 1e020000 .. .I........... │ │ 0x00203470 01000000 f4e72000 43a20900 caa10900 ...... .C....... │ │ 0x00203480 1e020000 01000000 f8e72000 e0760900 .......... ..v.. │ │ 0x00203490 caa10900 1e020000 01000000 fce72000 .............. . │ │ 0x002034a0 5d5c0900 caa10900 20020000 01000000 ]\...... ....... │ │ 0x002034b0 00e82000 c9c70900 caa10900 20020000 .. ......... ... │ │ - 0x002034c0 01000000 04e82000 bba30800 caa10900 ...... ......... │ │ - 0x002034d0 20020000 01000000 08e82000 e0ff0800 ......... ..... │ │ + 0x002034c0 01000000 04e82000 b5880800 caa10900 ...... ......... │ │ + 0x002034d0 20020000 01000000 08e82000 dae40800 ......... ..... │ │ 0x002034e0 caa10900 20020000 01000000 0ce82000 .... ......... . │ │ - 0x002034f0 58db0800 caa10900 20020000 01000000 X....... ....... │ │ + 0x002034f0 52c00800 caa10900 20020000 01000000 R....... ....... │ │ 0x00203500 10e82000 a1ad0900 caa10900 20020000 .. ......... ... │ │ - 0x00203510 01000000 14e82000 a96e0800 caa10900 ...... ..n...... │ │ + 0x00203510 01000000 14e82000 a3530800 caa10900 ...... ..S...... │ │ 0x00203520 20020000 01000000 18e82000 f3e10900 ......... ..... │ │ 0x00203530 caa10900 21020000 01000000 1ce82000 ....!......... . │ │ 0x00203540 be1f0800 caa10900 21020000 01000000 ........!....... │ │ 0x00203550 20e82000 252d0800 caa10900 21020000 . .%-......!... │ │ 0x00203560 01000000 24e82000 be4d0900 caa10900 ....$. ..M...... │ │ 0x00203570 21020000 01000000 28e82000 35190900 !.......(. .5... │ │ 0x00203580 caa10900 21020000 01000000 2ce82000 ....!.......,. . │ │ 0x00203590 36b90900 caa10900 21020000 01000000 6.......!....... │ │ - 0x002035a0 30e82000 ad970800 caa10900 21020000 0. .........!... │ │ + 0x002035a0 30e82000 a77c0800 caa10900 21020000 0. ..|......!... │ │ 0x002035b0 01000000 34e82000 ec690900 caa10900 ....4. ..i...... │ │ 0x002035c0 23020000 01000000 38e82000 2a4e0900 #.......8. .*N.. │ │ 0x002035d0 caa10900 23020000 01000000 3ce82000 ....#.......<. . │ │ - 0x002035e0 4c000900 caa10900 23020000 01000000 L.......#....... │ │ - 0x002035f0 40e82000 18ae0800 caa10900 23020000 @. .........#... │ │ + 0x002035e0 46e50800 caa10900 23020000 01000000 F.......#....... │ │ + 0x002035f0 40e82000 12930800 caa10900 23020000 @. .........#... │ │ 0x00203600 01000000 44e82000 c4920900 caa10900 ....D. ......... │ │ - 0x00203610 23020000 01000000 48e82000 6a7a0800 #.......H. .jz.. │ │ + 0x00203610 23020000 01000000 48e82000 645f0800 #.......H. .d_.. │ │ 0x00203620 caa10900 23020000 01000000 4ce82000 ....#.......L. . │ │ - 0x00203630 88ae0800 caa10900 23020000 01000000 ........#....... │ │ - 0x00203640 50e82000 b5cd0800 caa10900 25020000 P. .........%... │ │ + 0x00203630 82930800 caa10900 23020000 01000000 ........#....... │ │ + 0x00203640 50e82000 afb20800 caa10900 25020000 P. .........%... │ │ 0x00203650 01000000 54e82000 573d0900 caa10900 ....T. .W=...... │ │ - 0x00203660 26020000 01000000 58e82000 da7a0800 &.......X. ..z.. │ │ + 0x00203660 26020000 01000000 58e82000 d45f0800 &.......X. .._.. │ │ 0x00203670 caa10900 27020000 01000000 5ce82000 ....'.......\. . │ │ 0x00203680 4f770900 caa10900 34020000 01000000 Ow......4....... │ │ 0x00203690 60e82000 2c0c0900 caa10900 64030000 `. .,.......d... │ │ 0x002036a0 01000000 64e82000 7a2c0900 caa10900 ....d. .z,...... │ │ - 0x002036b0 64030000 01000000 68e82000 457b0800 d.......h. .E{.. │ │ + 0x002036b0 64030000 01000000 68e82000 3f600800 d.......h. .?`.. │ │ 0x002036c0 caa10900 64030000 01000000 6ce82000 ....d.......l. . │ │ 0x002036d0 34c80900 caa10900 64030000 01000000 4.......d....... │ │ - 0x002036e0 70e82000 1fce0800 caa10900 64030000 p. .........d... │ │ + 0x002036e0 70e82000 19b30800 caa10900 64030000 p. .........d... │ │ 0x002036f0 01000000 74e82000 f1470800 caa10900 ....t. ..G...... │ │ 0x00203700 64030000 01000000 78e82000 15390800 d.......x. ..9.. │ │ 0x00203710 caa10900 64030000 01000000 7ce82000 ....d.......|. . │ │ 0x00203720 9c0c0900 caa10900 17060000 01000000 ................ │ │ - 0x00203730 80e82000 1c980800 caa10900 17060000 .. ............. │ │ + 0x00203730 80e82000 167d0800 caa10900 17060000 .. ..}.......... │ │ 0x00203740 01000000 84e82000 ea2c0900 caa10900 ...... ..,...... │ │ - 0x00203750 17060000 01000000 88e82000 186f0800 .......... ..o.. │ │ + 0x00203750 17060000 01000000 88e82000 12540800 .......... ..T.. │ │ 0x00203760 caa10900 17060000 01000000 8ce82000 .............. . │ │ 0x00203770 c85c0900 caa10900 18060000 01000000 .\.............. │ │ 0x00203780 90e82000 445d0900 caa10900 19060000 .. .D].......... │ │ - 0x00203790 01000000 94e82000 946f0800 caa10900 ...... ..o...... │ │ + 0x00203790 01000000 94e82000 8e540800 caa10900 ...... ..T...... │ │ 0x002037a0 1a060000 01000000 98e82000 ba770900 .......... ..w.. │ │ 0x002037b0 caa10900 8e060000 01000000 9ce82000 .............. . │ │ 0x002037c0 5b6a0900 caa10900 8e060000 01000000 [j.............. │ │ 0x002037d0 a0e82000 994e0900 caa10900 8e060000 .. ..N.......... │ │ 0x002037e0 01000000 a4e82000 2e930900 caa10900 ...... ......... │ │ 0x002037f0 8e060000 01000000 a8e82000 62480800 .......... .bH.. │ │ 0x00203800 caa10900 8e060000 01000000 ace82000 .............. . │ │ - 0x00203810 fbae0800 caa10900 8e060000 01000000 ................ │ │ - 0x00203820 b0e82000 8cce0800 caa10900 8e060000 .. ............. │ │ - 0x00203830 01000000 b4e82000 c4ef0800 caa10900 ...... ......... │ │ + 0x00203810 f5930800 caa10900 8e060000 01000000 ................ │ │ + 0x00203820 b0e82000 86b30800 caa10900 8e060000 .. ............. │ │ + 0x00203830 01000000 b4e82000 bed40800 caa10900 ...... ......... │ │ 0x00203840 22070000 01000000 b8e82000 0dae0900 "......... ..... │ │ 0x00203850 caa10900 22070000 01000000 bce82000 ...."......... . │ │ 0x00203860 c23d0900 caa10900 22070000 01000000 .=......"....... │ │ - 0x00203870 c0e82000 6fbf0800 caa10900 22070000 .. .o......."... │ │ + 0x00203870 c0e82000 69a40800 caa10900 22070000 .. .i......."... │ │ 0x00203880 01000000 c4e82000 692d0900 caa10900 ...... .i-...... │ │ 0x00203890 23070000 01000000 c8e82000 29200800 #......... .) .. │ │ 0x002038a0 caa10900 24070000 01000000 cce82000 ....$......... . │ │ 0x002038b0 88390800 caa10900 25070000 01000000 .9......%....... │ │ 0x002038c0 d0e82000 184f0900 caa10900 87070000 .. ..O.......... │ │ 0x002038d0 01000000 d4e82000 cfd30900 caa10900 ...... ......... │ │ 0x002038e0 87070000 01000000 d8e82000 170d0900 .......... ..... │ │ 0x002038f0 caa10900 87070000 01000000 dce82000 .............. . │ │ 0x00203900 90ae0900 caa10900 87070000 01000000 ................ │ │ - 0x00203910 e0e82000 bedb0800 caa10900 87070000 .. ............. │ │ + 0x00203910 e0e82000 b8c00800 caa10900 87070000 .. ............. │ │ 0x00203920 01000000 e4e82000 afa20900 caa10900 ...... ......... │ │ - 0x00203930 87070000 01000000 e8e82000 f3bf0800 .......... ..... │ │ + 0x00203930 87070000 01000000 e8e82000 eda40800 .......... ..... │ │ 0x00203940 caa10900 87070000 01000000 ece82000 .............. . │ │ - 0x00203950 21dc0800 caa10900 1d020000 01000000 !............... │ │ + 0x00203950 1bc10800 caa10900 1d020000 01000000 ................ │ │ 0x00203960 f0e82000 35780900 caa10900 1d020000 .. .5x.......... │ │ - 0x00203970 01000000 f4e82000 b87b0800 caa10900 ...... ..{...... │ │ - 0x00203980 1d020000 01000000 f8e82000 bf000900 .......... ..... │ │ + 0x00203970 01000000 f4e82000 b2600800 caa10900 ...... ..`...... │ │ + 0x00203980 1d020000 01000000 f8e82000 b9e50800 .......... ..... │ │ 0x00203990 caa10900 1d020000 01000000 fce82000 .............. . │ │ - 0x002039a0 5cc00800 caa10900 1d020000 01000000 \............... │ │ + 0x002039a0 56a50800 caa10900 1d020000 01000000 V............... │ │ 0x002039b0 00e92000 f7ae0900 caa10900 1d020000 .. ............. │ │ - 0x002039c0 01000000 04e92000 0bcf0800 caa10900 ...... ......... │ │ - 0x002039d0 1d020000 01000000 08e92000 2aa40800 .......... .*... │ │ + 0x002039c0 01000000 04e92000 05b40800 caa10900 ...... ......... │ │ + 0x002039d0 1d020000 01000000 08e92000 24890800 .......... .$... │ │ 0x002039e0 caa10900 1e020000 01000000 0ce92000 .............. . │ │ - 0x002039f0 217c0800 caa10900 1e020000 01000000 !|.............. │ │ - 0x00203a00 10e92000 77af0800 caa10900 1e020000 .. .w........... │ │ - 0x00203a10 01000000 14e92000 867c0800 caa10900 ...... ..|...... │ │ - 0x00203a20 1e020000 01000000 18e92000 8fa40800 .......... ..... │ │ + 0x002039f0 1b610800 caa10900 1e020000 01000000 .a.............. │ │ + 0x00203a00 10e92000 71940800 caa10900 1e020000 .. .q........... │ │ + 0x00203a10 01000000 14e92000 80610800 caa10900 ...... ..a...... │ │ + 0x00203a20 1e020000 01000000 18e92000 89890800 .......... ..... │ │ 0x00203a30 caa10900 1e020000 01000000 1ce92000 .............. . │ │ - 0x00203a40 25010900 caa10900 1e020000 01000000 %............... │ │ - 0x00203a50 20e92000 13700800 caa10900 1e020000 . ..p.......... │ │ - 0x00203a60 01000000 24e92000 86dc0800 caa10900 ....$. ......... │ │ - 0x00203a70 20020000 01000000 28e92000 ec7c0800 .......(. ..|.. │ │ + 0x00203a40 1fe60800 caa10900 1e020000 01000000 ................ │ │ + 0x00203a50 20e92000 0d550800 caa10900 1e020000 . ..U.......... │ │ + 0x00203a60 01000000 24e92000 80c10800 caa10900 ....$. ......... │ │ + 0x00203a70 20020000 01000000 28e92000 e6610800 .......(. ..a.. │ │ 0x00203a80 caa10900 20020000 01000000 2ce92000 .... .......,. . │ │ 0x00203a90 a5c80900 caa10900 20020000 01000000 ........ ....... │ │ - 0x00203aa0 30e92000 74cf0800 caa10900 20020000 0. .t....... ... │ │ + 0x00203aa0 30e92000 6eb40800 caa10900 20020000 0. .n....... ... │ │ 0x00203ab0 01000000 34e92000 35d40900 caa10900 ....4. .5....... │ │ 0x00203ac0 20020000 01000000 38e92000 493e0900 .......8. .I>.. │ │ 0x00203ad0 caa10900 20020000 01000000 3ce92000 .... .......<. . │ │ 0x00203ae0 e72d0900 caa10900 20020000 01000000 .-...... ....... │ │ - 0x00203af0 40e92000 47f00800 caa10900 21020000 @. .G.......!... │ │ + 0x00203af0 40e92000 41d50800 caa10900 21020000 @. .A.......!... │ │ 0x00203b00 01000000 44e92000 7e4f0900 caa10900 ....D. .~O...... │ │ - 0x00203b10 21020000 01000000 48e92000 acf00800 !.......H. ..... │ │ + 0x00203b10 21020000 01000000 48e92000 a6d50800 !.......H. ..... │ │ 0x00203b20 caa10900 21020000 01000000 4ce92000 ....!.......L. . │ │ - 0x00203b30 15f10800 caa10900 21020000 01000000 ........!....... │ │ + 0x00203b30 0fd60800 caa10900 21020000 01000000 ........!....... │ │ 0x00203b40 50e92000 95d40900 caa10900 21020000 P. .........!... │ │ - 0x00203b50 01000000 54e92000 2ee60800 caa10900 ....T. ......... │ │ - 0x00203b60 21020000 01000000 58e92000 97980800 !.......X. ..... │ │ + 0x00203b50 01000000 54e92000 28cb0800 caa10900 ....T. .(....... │ │ + 0x00203b60 21020000 01000000 58e92000 917d0800 !.......X. ..}.. │ │ 0x00203b70 caa10900 21020000 01000000 5ce92000 ....!.......\. . │ │ 0x00203b80 9b190900 caa10900 23020000 01000000 ........#....... │ │ 0x00203b90 60e92000 64850900 caa10900 23020000 `. .d.......#... │ │ - 0x00203ba0 01000000 64e92000 e0af0800 caa10900 ....d. ......... │ │ + 0x00203ba0 01000000 64e92000 da940800 caa10900 ....d. ......... │ │ 0x00203bb0 23020000 01000000 68e92000 502e0900 #.......h. .P... │ │ 0x00203bc0 caa10900 23020000 01000000 6ce92000 ....#.......l. . │ │ 0x00203bd0 ba5d0900 caa10900 23020000 01000000 .]......#....... │ │ 0x00203be0 70e92000 ad200800 caa10900 23020000 p. .. ......#... │ │ 0x00203bf0 01000000 74e92000 af3e0900 caa10900 ....t. ..>...... │ │ 0x00203c00 23020000 01000000 78e92000 aa930900 #.......x. ..... │ │ 0x00203c10 caa10900 25020000 01000000 7ce92000 ....%.......|. . │ │ 0x00203c20 f5d40900 caa10900 26020000 01000000 ........&....... │ │ 0x00203c30 80e92000 0f3a0800 caa10900 27020000 .. ..:......'... │ │ 0x00203c40 01000000 84e92000 743a0800 caa10900 ...... .t:...... │ │ - 0x00203c50 3b020000 01000000 88e92000 bcc00800 ;......... ..... │ │ + 0x00203c50 3b020000 01000000 88e92000 b6a50800 ;......... ..... │ │ 0x00203c60 caa10900 64030000 01000000 8ce92000 ....d......... . │ │ 0x00203c70 d8480800 caa10900 64030000 01000000 .H......d....... │ │ - 0x00203c80 90e92000 ebdc0800 caa10900 64030000 .. .........d... │ │ + 0x00203c80 90e92000 e5c10800 caa10900 64030000 .. .........d... │ │ 0x00203c90 01000000 94e92000 041a0900 caa10900 ...... ......... │ │ - 0x00203ca0 64030000 01000000 98e92000 8b010900 d......... ..... │ │ + 0x00203ca0 64030000 01000000 98e92000 85e60800 d......... ..... │ │ 0x00203cb0 caa10900 64030000 01000000 9ce92000 ....d......... . │ │ - 0x00203cc0 7bf10800 caa10900 64030000 01000000 {.......d....... │ │ + 0x00203cc0 75d60800 caa10900 64030000 01000000 u.......d....... │ │ 0x00203cd0 a0e92000 3d490800 caa10900 64030000 .. .=I......d... │ │ 0x00203ce0 01000000 a4e92000 9a780900 caa10900 ...... ..x...... │ │ 0x00203cf0 17060000 01000000 a8e92000 6a1a0900 .......... .j... │ │ 0x00203d00 caa10900 17060000 01000000 ace92000 .............. . │ │ 0x00203d10 d66a0900 caa10900 17060000 01000000 .j.............. │ │ 0x00203d20 b0e92000 d93a0800 caa10900 17060000 .. ..:.......... │ │ 0x00203d30 01000000 b4e92000 3f6b0900 caa10900 ...... .?k...... │ │ @@ -209,55 +209,55 @@ │ │ 0x00203db0 3f3b0800 caa10900 8e060000 01000000 ?;.............. │ │ 0x00203dc0 d0e92000 a53b0800 caa10900 8e060000 .. ..;.......... │ │ 0x00203dd0 01000000 d4e92000 5daf0900 caa10900 ...... .]....... │ │ 0x00203de0 8e060000 01000000 d8e92000 cf1a0900 .......... ..... │ │ 0x00203df0 caa10900 8e060000 01000000 dce92000 .............. . │ │ 0x00203e00 7c210800 caa10900 22070000 01000000 |!......"....... │ │ 0x00203e10 e0e92000 a2b90900 caa10900 22070000 .. ........."... │ │ - 0x00203e20 01000000 e4e92000 8a890800 caa10900 ...... ......... │ │ + 0x00203e20 01000000 e4e92000 846e0800 caa10900 ...... ..n...... │ │ 0x00203e30 22070000 01000000 e8e92000 800d0900 "......... ..... │ │ 0x00203e40 caa10900 22070000 01000000 ece92000 ...."......... . │ │ 0x00203e50 a5490800 caa10900 23070000 01000000 .I......#....... │ │ 0x00203e60 f0e92000 cd850900 caa10900 24070000 .. .........$... │ │ 0x00203e70 01000000 f4e92000 4c500900 caa10900 ...... .LP...... │ │ - 0x00203e80 25070000 01000000 f8e92000 4db00800 %......... .M... │ │ + 0x00203e80 25070000 01000000 f8e92000 47950800 %......... .G... │ │ 0x00203e90 caa10900 87070000 01000000 fce92000 .............. . │ │ 0x00203ea0 942d0800 caa10900 87070000 01000000 .-.............. │ │ 0x00203eb0 00ea2000 1e5e0900 caa10900 87070000 .. ..^.......... │ │ 0x00203ec0 01000000 04ea2000 381b0900 caa10900 ...... .8....... │ │ 0x00203ed0 87070000 01000000 08ea2000 fb2d0800 .......... ..-.. │ │ 0x00203ee0 caa10900 87070000 01000000 0cea2000 .............. . │ │ 0x00203ef0 1c3f0900 caa10900 87070000 01000000 .?.............. │ │ 0x00203f00 10ea2000 77940900 caa10900 87070000 .. .w........... │ │ - 0x00203f10 01000000 903c0800 903c0800 00990800 .....<...<...... │ │ - 0x00203f20 00990800 9e860900 953c0800 9e860900 .........<...... │ │ - 0x00203f30 4d8a0800 00000000 00000000 85540c00 M............T.. │ │ + 0x00203f10 01000000 903c0800 903c0800 fa7d0800 .....<...<...}.. │ │ + 0x00203f20 fa7d0800 9e860900 953c0800 9e860900 .}.......<...... │ │ + 0x00203f30 476f0800 00000000 00000000 85540c00 Go...........T.. │ │ 0x00203f40 99540c00 b9540c00 00000000 bf540c00 .T...T.......T.. │ │ 0x00203f50 08000000 00000000 00000000 00000000 ................ │ │ 0x00203f60 00000000 c5540c00 d9540c00 f9540c00 .....T...T...T.. │ │ 0x00203f70 00000000 ff540c00 08000000 00000000 .....T.......... │ │ - 0x00203f80 00000000 28ea2000 bef20800 27400900 ....(. .....'@.. │ │ + 0x00203f80 00000000 28ea2000 b8d70800 27400900 ....(. .....'@.. │ │ 0x00203f90 0e010000 01000000 00000000 ac3f2000 .............? . │ │ 0x00203fa0 00000000 356d0c00 456d0c00 08000000 ....5m..Em...... │ │ 0x00203fb0 0df90900 00000000 30ea2000 eed50900 ........0. ..... │ │ 0x00203fc0 3cd60900 61000000 01000000 34ea2000 <...a.......4. . │ │ 0x00203fd0 310e0900 3cd60900 14010000 01000000 1...<........... │ │ 0x00203fe0 38ea2000 13300900 3cd60900 35010000 8. ..0..<...5... │ │ - 0x00203ff0 01000000 3cea2000 097e0800 3cd60900 ....<. ..~..<... │ │ + 0x00203ff0 01000000 3cea2000 03630800 3cd60900 ....<. ..c..<... │ │ 0x00204000 a7010000 01000000 40ea2000 62e30900 ........@. .b... │ │ 0x00204010 3cd60900 c3010000 01000000 4da40c00 <...........M... │ │ 0x00204020 4da40c00 6fa50c00 6fa50c00 91a60c00 M...o...o....... │ │ 0x00204030 91a60c00 b3a70c00 00000000 70300900 ............p0.. │ │ - 0x00204040 edaf0900 7e020900 888a0800 890e0900 ....~........... │ │ - 0x00204050 cf3c0800 8ad00800 d63c0800 76300900 .<.......<..v0.. │ │ - 0x00204060 df3c0800 2ce70800 f3af0900 f5dd0800 .<..,........... │ │ - 0x00204070 bc950900 089a0800 afba0900 f0860900 ................ │ │ - 0x00204080 41f30800 f72e0800 cfd60900 84c20800 A............... │ │ - 0x00204090 8b020900 a60e0900 8f8a0800 45e70800 ............E... │ │ - 0x002040a0 57b20800 0e9a0800 0e9a0800 0e9a0800 W............... │ │ + 0x00204040 edaf0900 78e70800 826f0800 890e0900 ....x....o...... │ │ + 0x00204050 cf3c0800 84b50800 d63c0800 76300900 .<.......<..v0.. │ │ + 0x00204060 df3c0800 26cc0800 f3af0900 efc20800 .<..&........... │ │ + 0x00204070 bc950900 027f0800 afba0900 f0860900 ................ │ │ + 0x00204080 3bd80800 f72e0800 cfd60900 7ea70800 ;...........~... │ │ + 0x00204090 85e70800 a60e0900 896f0800 3fcc0800 .........o..?... │ │ + 0x002040a0 51970800 087f0800 087f0800 087f0800 Q............... │ │ 0x002040b0 f0a30900 e7a30900 b8220800 00000000 ........."...... │ │ 0x002040c0 38412000 ab490d00 234a0d00 01ac0a00 8A ..I..#J...... │ │ 0x002040d0 03ac0a00 05ac0a00 07ac0a00 00000000 ................ │ │ 0x002040e0 00000000 a5470d00 c5470d00 1b480d00 .....G...G...H.. │ │ 0x002040f0 29480d00 d9400d00 00000000 00000000 )H...@.......... │ │ 0x00204100 a7490d00 a9490d00 00000000 00000000 .I...I.......... │ │ 0x00204110 00000000 00000000 08000000 00000000 ................ │ │ @@ -283,92 +283,92 @@ │ │ 0x00204250 756a0d00 156b0d00 b16b0d00 5d6c0d00 uj...k...k..]l.. │ │ 0x00204260 796d0d00 956e0d00 696f0d00 3d700d00 ym...n..io..=p.. │ │ 0x00204270 fd690d00 1d710d00 f9710d00 25730d00 .i...q...q..%s.. │ │ 0x00204280 49740d00 6d750d00 51760d00 35770d00 It..mu..Qv..5w.. │ │ 0x00204290 09780d00 e5780d00 5d790d00 6d7a0d00 .x...x..]y..mz.. │ │ 0x002042a0 917c0d00 b57e0d00 99800d00 7d820d00 .|...~......}... │ │ 0x002042b0 a9830d00 d1840d00 755b0d00 64ea2000 ........u[..d. . │ │ - 0x002042c0 deb20800 a0d00800 10000000 01000000 ................ │ │ - 0x002042d0 68ea2000 5ef30800 a0d00800 16000000 h. .^........... │ │ - 0x002042e0 01000000 6cea2000 14b30800 a0d00800 ....l. ......... │ │ + 0x002042c0 d8970800 9ab50800 10000000 01000000 ................ │ │ + 0x002042d0 68ea2000 58d80800 9ab50800 16000000 h. .X........... │ │ + 0x002042e0 01000000 6cea2000 0e980800 9ab50800 ....l. ......... │ │ 0x002042f0 1c000000 01000000 70ea2000 c6ba0900 ........p. ..... │ │ - 0x00204300 a0d00800 22000000 01000000 74ea2000 ....".......t. . │ │ - 0x00204310 01bb0900 a0d00800 8b000000 01000000 ................ │ │ - 0x00204320 78ea2000 627e0800 a0d00800 fa000000 x. .b~.......... │ │ - 0x00204330 01000000 7cea2000 1dd70900 a0d00800 ....|. ......... │ │ + 0x00204300 9ab50800 22000000 01000000 74ea2000 ....".......t. . │ │ + 0x00204310 01bb0900 9ab50800 8b000000 01000000 ................ │ │ + 0x00204320 78ea2000 5c630800 9ab50800 fa000000 x. .\c.......... │ │ + 0x00204330 01000000 7cea2000 1dd70900 9ab50800 ....|. ......... │ │ 0x00204340 3c010000 01000000 80ea2000 29bb0900 <......... .)... │ │ - 0x00204350 a0d00800 64010000 01000000 84ea2000 ....d......... . │ │ - 0x00204360 63e70800 98300900 0b010000 01000000 c....0.......... │ │ + 0x00204350 9ab50800 64010000 01000000 84ea2000 ....d......... . │ │ + 0x00204360 5dcc0800 98300900 0b010000 01000000 ]....0.......... │ │ 0x00204370 88ea2000 f6a30900 98300900 c4000000 .. ......0...... │ │ 0x00204380 01000000 8cea2000 317b0900 98300900 ...... .1{...0.. │ │ 0x00204390 ce000000 01000000 90ea2000 c8510900 .......... ..Q.. │ │ 0x002043a0 98300900 d8000000 01000000 94ea2000 .0............ . │ │ 0x002043b0 62a40900 98300900 e2000000 01000000 b....0.......... │ │ 0x002043c0 98ea2000 ae870900 98300900 ec000000 .. ......0...... │ │ 0x002043d0 01000000 9cea2000 35520900 98300900 ...... .5R...0.. │ │ 0x002043e0 f6000000 01000000 a0ea2000 9a230800 .......... ..#.. │ │ 0x002043f0 98300900 00010000 01000000 a4ea2000 .0............ . │ │ - 0x00204400 948a0800 98300900 ba000000 01000000 .....0.......... │ │ + 0x00204400 8e6f0800 98300900 ba000000 01000000 .o...0.......... │ │ 0x00204410 a8ea2000 57bb0900 98300900 cf000000 .. .W....0...... │ │ 0x00204420 01000000 acea2000 cc950900 98300900 ...... ......0.. │ │ 0x00204430 d9000000 01000000 b0ea2000 1b880900 .......... ..... │ │ 0x00204440 98300900 e3000000 01000000 b4ea2000 .0............ . │ │ - 0x00204450 cba50800 98300900 ed000000 01000000 .....0.......... │ │ + 0x00204450 c58a0800 98300900 ed000000 01000000 .....0.......... │ │ 0x00204460 b8ea2000 146c0900 98300900 f7000000 .. ..l...0...... │ │ 0x00204470 01000000 bcea2000 ff3c0800 98300900 ...... ..<...0.. │ │ - 0x00204480 01010000 01000000 c0ea2000 cde70800 .......... ..... │ │ + 0x00204480 01010000 01000000 c0ea2000 c7cc0800 .......... ..... │ │ 0x00204490 98300900 bb000000 01000000 c4ea2000 .0............ . │ │ - 0x002044a0 a27e0800 98300900 c5000000 01000000 .~...0.......... │ │ + 0x002044a0 9c630800 98300900 c5000000 01000000 .c...0.......... │ │ 0x002044b0 c8ea2000 07240800 98300900 0e010000 .. ..$...0...... │ │ 0x002044c0 01000000 ccea2000 e15f0900 98300900 ...... .._...0.. │ │ 0x002044d0 da000000 01000000 d0ea2000 12310900 .......... ..1.. │ │ 0x002044e0 98300900 e4000000 01000000 d4ea2000 .0............ . │ │ 0x002044f0 4f600900 98300900 ee000000 01000000 O`...0.......... │ │ 0x00204500 d8ea2000 86ca0900 98300900 f8000000 .. ......0...... │ │ 0x00204510 01000000 dcea2000 6c3d0800 98300900 ...... .l=...0.. │ │ - 0x00204520 02010000 01000000 e0ea2000 1ed10800 .......... ..... │ │ + 0x00204520 02010000 01000000 e0ea2000 18b60800 .......... ..... │ │ 0x00204530 98300900 bc000000 01000000 e4ea2000 .0............ . │ │ 0x00204540 861c0900 98300900 c6000000 01000000 .....0.......... │ │ 0x00204550 e8ea2000 da3d0800 98300900 d0000000 .. ..=...0...... │ │ - 0x00204560 01000000 ecea2000 94f30800 98300900 ...... ......0.. │ │ - 0x00204570 e5000000 01000000 f0ea2000 02f40800 .......... ..... │ │ + 0x00204560 01000000 ecea2000 8ed80800 98300900 ...... ......0.. │ │ + 0x00204570 e5000000 01000000 f0ea2000 fcd80800 .......... ..... │ │ 0x00204580 98300900 ef000000 01000000 f4ea2000 .0............ . │ │ 0x00204590 15410900 98300900 f9000000 01000000 .A...0.......... │ │ 0x002045a0 f8ea2000 39960900 98300900 03010000 .. .9....0...... │ │ - 0x002045b0 01000000 fcea2000 70f40800 98300900 ...... .p....0.. │ │ + 0x002045b0 01000000 fcea2000 6ad90800 98300900 ...... .j....0.. │ │ 0x002045c0 bd000000 01000000 00eb2000 83410900 .......... ..A.. │ │ 0x002045d0 98300900 c7000000 01000000 04eb2000 .0............ . │ │ 0x002045e0 80310900 98300900 d1000000 01000000 .1...0.......... │ │ - 0x002045f0 08eb2000 4b9a0800 98300900 db000000 .. .K....0...... │ │ + 0x002045f0 08eb2000 457f0800 98300900 db000000 .. .E....0...... │ │ 0x00204600 01000000 0ceb2000 cfa40900 98300900 ...... ......0.. │ │ 0x00204610 11010000 01000000 10eb2000 9e7b0900 .......... ..{.. │ │ 0x00204620 98300900 f0000000 01000000 14eb2000 .0............ . │ │ - 0x00204630 4db30800 98300900 fa000000 01000000 M....0.......... │ │ + 0x00204630 47980800 98300900 fa000000 01000000 G....0.......... │ │ 0x00204640 18eb2000 f31c0900 98300900 04010000 .. ......0...... │ │ 0x00204650 01000000 1ceb2000 a7960900 98300900 ...... ......0.. │ │ - 0x00204660 be000000 01000000 20eb2000 8bd10800 ........ . ..... │ │ + 0x00204660 be000000 01000000 20eb2000 85b60800 ........ . ..... │ │ 0x00204670 98300900 c8000000 01000000 24eb2000 .0..........$. . │ │ 0x00204680 816c0900 98300900 d2000000 01000000 .l...0.......... │ │ - 0x00204690 28eb2000 98020900 98300900 dc000000 (. ......0...... │ │ + 0x00204690 28eb2000 92e70800 98300900 dc000000 (. ......0...... │ │ 0x002046a0 01000000 2ceb2000 a0e30900 98300900 ....,. ......0.. │ │ 0x002046b0 e6000000 01000000 30eb2000 3fb00900 ........0. .?... │ │ 0x002046c0 98300900 fb000000 01000000 34eb2000 .0..........4. . │ │ - 0x002046d0 9fc20800 98300900 05010000 01000000 .....0.......... │ │ + 0x002046d0 99a70800 98300900 05010000 01000000 .....0.......... │ │ 0x002046e0 38eb2000 0ee40900 98300900 bf000000 8. ......0...... │ │ - 0x002046f0 01000000 3ceb2000 7dde0800 98300900 ....<. .}....0.. │ │ + 0x002046f0 01000000 3ceb2000 77c30800 98300900 ....<. .w....0.. │ │ 0x00204700 c9000000 01000000 40eb2000 611d0900 ........@. .a... │ │ 0x00204710 98300900 d3000000 01000000 44eb2000 .0..........D. . │ │ 0x00204720 f0410900 98300900 dd000000 01000000 .A...0.......... │ │ 0x00204730 48eb2000 f4ca0900 98300900 e7000000 H. ......0...... │ │ 0x00204740 01000000 4ceb2000 62cb0900 98300900 ....L. .b....0.. │ │ 0x00204750 f1000000 01000000 50eb2000 352f0800 ........P. .5/.. │ │ 0x00204760 98300900 14010000 01000000 54eb2000 .0..........T. . │ │ 0x00204770 0c7c0900 98300900 06010000 01000000 .|...0.......... │ │ - 0x00204780 58eb2000 b99a0800 98300900 c0000000 X. ......0...... │ │ - 0x00204790 01000000 5ceb2000 63710800 98300900 ....\. .cq...0.. │ │ + 0x00204780 58eb2000 b37f0800 98300900 c0000000 X. ......0...... │ │ + 0x00204790 01000000 5ceb2000 5d560800 98300900 ....\. .]V...0.. │ │ 0x002047a0 ca000000 01000000 60eb2000 cf1d0900 ........`. ..... │ │ 0x002047b0 98300900 d4000000 01000000 64eb2000 .0..........d. . │ │ 0x002047c0 d0cb0900 98300900 de000000 01000000 .....0.......... │ │ 0x002047d0 68eb2000 b44a0800 98300900 e8000000 h. ..J...0...... │ │ 0x002047e0 01000000 6ceb2000 88880900 98300900 ....l. ......0.. │ │ 0x002047f0 f2000000 01000000 70eb2000 7a7c0900 ........p. .z|.. │ │ 0x00204800 98300900 fc000000 01000000 879e0d00 .0.............. │ │ @@ -387,46 +387,46 @@ │ │ 0x002048d0 fbb30d00 5fb40d00 c9b40d00 33b50d00 ...._.......3... │ │ 0x002048e0 a3b50d00 0fb60d00 6fb60d00 f1b60d00 ........o....... │ │ 0x002048f0 4bb70d00 a5b70d00 07b80d00 69b80d00 K...........i... │ │ 0x00204900 cbb80d00 2bb90d00 8fb90d00 0bba0d00 ....+........... │ │ 0x00204910 91ba0d00 17bb0d00 9dbb0d00 23bc0d00 ............#... │ │ 0x00204920 a9bc0d00 2bbd0d00 a7bd0d00 74eb2000 ....+.......t. . │ │ 0x00204930 2f970900 c4bb0900 18000000 01000000 /............... │ │ - 0x00204940 78eb2000 ddf40800 c4bb0900 59000000 x. .........Y... │ │ - 0x00204950 01000000 7ceb2000 269b0800 c4bb0900 ....|. .&....... │ │ + 0x00204940 78eb2000 d7d90800 c4bb0900 59000000 x. .........Y... │ │ + 0x00204950 01000000 7ceb2000 20800800 c4bb0900 ....|. . ....... │ │ 0x00204960 11000000 01000000 80eb2000 9b420900 .......... ..B.. │ │ 0x00204970 7be40900 45000000 01000000 84eb2000 {...E......... . │ │ 0x00204980 ef6c0900 7be40900 ad010000 01000000 .l..{........... │ │ 0x00204990 ef6c0900 7be40900 e0010000 05000000 .l..{........... │ │ - 0x002049a0 00990800 51e80800 9f790900 88eb2000 ....Q....y.... . │ │ - 0x002049b0 0dc30800 7be40900 26020000 01000000 ....{...&....... │ │ - 0x002049c0 8ceb2000 088b0800 7be40900 82020000 .. .....{....... │ │ + 0x002049a0 fa7d0800 4bcd0800 9f790900 88eb2000 .}..K....y.... . │ │ + 0x002049b0 07a80800 7be40900 26020000 01000000 ....{...&....... │ │ + 0x002049c0 8ceb2000 02700800 7be40900 82020000 .. ..p..{....... │ │ 0x002049d0 01000000 90eb2000 57a50900 7be40900 ...... .W...{... │ │ 0x002049e0 f0020000 01000000 94eb2000 b6d70900 .......... ..... │ │ 0x002049f0 7be40900 3e030000 01000000 98eb2000 {...>......... . │ │ 0x00204a00 adb00900 7be40900 86040000 01000000 ....{........... │ │ 0x00204a10 6def0d00 6def0d00 f7ef0d00 f7ef0d00 m...m........... │ │ 0x00204a20 6df00d00 d7f00d00 47f10d00 00000000 m.......G....... │ │ - 0x00204a30 9ceb2000 ede40900 638b0800 79000000 .. .....c...y... │ │ - 0x00204a40 01000000 a0eb2000 83a50900 638b0800 ...... .....c... │ │ + 0x00204a30 9ceb2000 ede40900 5d700800 79000000 .. .....]p..y... │ │ + 0x00204a40 01000000 a0eb2000 83a50900 5d700800 ...... .....]p.. │ │ 0x00204a50 11000000 01000000 00000000 744a2000 ............tJ . │ │ 0x00204a60 01940e00 11940e00 2d940e00 00000000 ........-....... │ │ 0x00204a70 7d940e00 08000000 a0fa0900 00000000 }............... │ │ 0x00204a80 00000000 d04a2000 59950e00 a7950e00 .....J .Y....... │ │ 0x00204a90 01ac0a00 03ac0a00 05ac0a00 07ac0a00 ................ │ │ 0x00204aa0 00000000 00000000 fb950e00 1b960e00 ................ │ │ 0x00204ab0 71960e00 7d960e00 11970e00 21990e00 q...}.......!... │ │ 0x00204ac0 29990e00 08000000 00000000 00000000 )............... │ │ 0x00204ad0 08000000 f0fa0900 00000000 a4eb2000 .............. . │ │ - 0x00204ae0 ab1f0900 458c0800 ab0d0000 01000000 ....E........... │ │ - 0x00204af0 a8eb2000 af400800 458c0800 dd0d0000 .. ..@..E....... │ │ - 0x00204b00 01000000 aceb2000 8ecd0900 458c0800 ...... .....E... │ │ + 0x00204ae0 ab1f0900 3f710800 ab0d0000 01000000 ....?q.......... │ │ + 0x00204af0 a8eb2000 af400800 3f710800 dd0d0000 .. ..@..?q...... │ │ + 0x00204b00 01000000 aceb2000 8ecd0900 3f710800 ...... .....?q.. │ │ 0x00204b10 820e0000 01000000 b0eb2000 daa50900 .......... ..... │ │ - 0x00204b20 458c0800 45110000 01000000 b4eb2000 E...E......... . │ │ - 0x00204b30 d39b0800 458c0800 5d110000 01000000 ....E...]....... │ │ + 0x00204b20 3f710800 45110000 01000000 b4eb2000 ?q..E......... . │ │ + 0x00204b30 cd800800 3f710800 5d110000 01000000 ....?q..]....... │ │ 0x00204b40 08000000 00000000 00000000 5c4b2000 ............\K . │ │ 0x00204b50 bdd70e00 c9d70e00 0fd80e00 08000000 ................ │ │ 0x00204b60 fc140a00 00000000 08000000 00000000 ................ │ │ 0x00204b70 00000000 844b2000 1d120f00 41130f00 .....K .....A... │ │ 0x00204b80 2d140f00 08000000 28180a00 00000000 -.......(....... │ │ 0x00204b90 08000000 00000000 00000000 ac4b2000 .............K . │ │ 0x00204ba0 a1250f00 cd2b0f00 132c0f00 08000000 .%...+...,...... │ │ @@ -434,275 +434,275 @@ │ │ 0x00204bc0 00000000 c3300f00 d3300f00 19310f00 .....0...0...1.. │ │ 0x00204bd0 31310f00 08000000 50190a00 00000000 11......P....... │ │ 0x00204be0 00000000 fc4b2000 00000000 57310f00 .....K .....W1.. │ │ 0x00204bf0 67310f00 81310f00 99310f00 08000000 g1...1...1...... │ │ 0x00204c00 451a0a00 00000000 00000000 244c2000 E...........$L . │ │ 0x00204c10 00000000 ef310f00 ff310f00 45320f00 .....1...1..E2.. │ │ 0x00204c20 5d320f00 08000000 301b0a00 00000000 ]2......0....... │ │ - 0x00204c30 b8eb2000 dae50900 dce80800 b5000000 .. ............. │ │ - 0x00204c40 01000000 bceb2000 268a0900 dce80800 ...... .&....... │ │ + 0x00204c30 b8eb2000 dae50900 d6cd0800 b5000000 .. ............. │ │ + 0x00204c40 01000000 bceb2000 268a0900 d6cd0800 ...... .&....... │ │ 0x00204c50 1f010000 01000000 753a0f00 753a0f00 ........u:..u:.. │ │ 0x00204c60 9d3a0f00 9d3a0f00 c53a0f00 ed3a0f00 .:...:...:...:.. │ │ 0x00204c70 1f3b0f00 00000000 c0eb2000 c5430900 .;........ ..C.. │ │ 0x00204c80 e5430900 3e000000 01000000 c4eb2000 .C..>......... . │ │ 0x00204c90 05410800 e5430900 11000000 01000000 .A...C.......... │ │ - 0x00204ca0 cceb2000 8b530900 08a70800 e9000000 .. ..S.......... │ │ - 0x00204cb0 01000000 8b530900 08a70800 f3000000 .....S.......... │ │ + 0x00204ca0 cceb2000 8b530900 028c0800 e9000000 .. ..S.......... │ │ + 0x00204cb0 01000000 8b530900 028c0800 f3000000 .....S.......... │ │ 0x00204cc0 05000000 76330900 20b20900 2e410800 ....v3.. ....A.. │ │ - 0x00204cd0 d0eb2000 47720800 08a70800 62000000 .. .Gr......b... │ │ + 0x00204cd0 d0eb2000 41570800 028c0800 62000000 .. .AW......b... │ │ 0x00204ce0 01000000 00000000 f84c2000 00000000 .........L ..... │ │ 0x00204cf0 bd4f0f00 cd4f0f00 08000000 1d1c0a00 .O...O.......... │ │ - 0x00204d00 00000000 d4eb2000 f3970900 08a70800 ...... ......... │ │ + 0x00204d00 00000000 d4eb2000 f3970900 028c0800 ...... ......... │ │ 0x00204d10 47000000 01000000 00000000 2c4d2000 G...........,M . │ │ 0x00204d20 00000000 81500f00 91500f00 08000000 .....P...P...... │ │ - 0x00204d30 3d1c0a00 00000000 d8eb2000 2ff60800 =......... ./... │ │ - 0x00204d40 08a70800 b3000000 01000000 00000000 ................ │ │ + 0x00204d30 3d1c0a00 00000000 d8eb2000 29db0800 =......... .)... │ │ + 0x00204d40 028c0800 b3000000 01000000 00000000 ................ │ │ 0x00204d50 604d2000 00000000 45510f00 61510f00 `M .....EQ..aQ.. │ │ 0x00204d60 08000000 611c0a00 00000000 dceb2000 ....a......... . │ │ - 0x00204d70 f3d80900 08a70800 b3000000 01000000 ................ │ │ - 0x00204d80 e0eb2000 2fdf0800 76620900 46000000 .. ./...vb..F... │ │ - 0x00204d90 01000000 e4eb2000 a5800800 76620900 ...... .....vb.. │ │ + 0x00204d70 f3d80900 028c0800 b3000000 01000000 ................ │ │ + 0x00204d80 e0eb2000 29c40800 76620900 46000000 .. .)...vb..F... │ │ + 0x00204d90 01000000 e4eb2000 9f650800 76620900 ...... ..e..vb.. │ │ 0x00204da0 4d000000 01000000 e8eb2000 a46d0900 M......... ..m.. │ │ 0x00204db0 76620900 54000000 01000000 eceb2000 vb..T......... . │ │ - 0x00204dc0 62c40800 76620900 5b000000 01000000 b...vb..[....... │ │ - 0x00204dd0 f0eb2000 89b40800 76620900 cd020000 .. .....vb...... │ │ + 0x00204dc0 5ca90800 76620900 5b000000 01000000 \...vb..[....... │ │ + 0x00204dd0 f0eb2000 83990800 76620900 cd020000 .. .....vb...... │ │ 0x00204de0 01000000 f4eb2000 e6250800 76620900 ...... ..%..vb.. │ │ 0x00204df0 1b030000 01000000 f8eb2000 e81f0900 .......... ..... │ │ 0x00204e00 76620900 0a040000 01000000 e81f0900 vb.............. │ │ 0x00204e10 76620900 16040000 00000000 17e60900 vb.............. │ │ - 0x00204e20 e26d0900 ddb40800 fceb2000 b68c0800 .m........ ..... │ │ + 0x00204e20 e26d0900 d7990800 fceb2000 b0710800 .m........ ..q.. │ │ 0x00204e30 76620900 35050000 01000000 00ec2000 vb..5......... . │ │ - 0x00204e40 55b50800 76620900 ca050000 01000000 U...vb.......... │ │ + 0x00204e40 4f9a0800 76620900 ca050000 01000000 O...vb.......... │ │ 0x00204e50 04ec2000 22b20900 76620900 d1050000 .. ."...vb...... │ │ 0x00204e60 01000000 08ec2000 16260800 76620900 ...... ..&..vb.. │ │ 0x00204e70 03060000 01000000 0cec2000 5ad90900 .......... .Z... │ │ 0x00204e80 76620900 0a060000 01000000 10ec2000 vb............ . │ │ 0x00204e90 a7330900 38bd0900 be030000 01000000 .3..8........... │ │ - 0x00204ea0 14ec2000 099c0800 38bd0900 98030000 .. .....8....... │ │ - 0x00204eb0 01000000 27e70900 bbe90800 67000000 ....'.......g... │ │ - 0x00204ec0 00000000 00990800 33730800 60260800 ........3s..`&.. │ │ - 0x00204ed0 50ec2000 ff030900 98c50800 9a000000 P. ............. │ │ + 0x00204ea0 14ec2000 03810800 38bd0900 98030000 .. .....8....... │ │ + 0x00204eb0 01000000 27e70900 b5ce0800 67000000 ....'.......g... │ │ + 0x00204ec0 00000000 fa7d0800 2d580800 60260800 .....}..-X..`&.. │ │ + 0x00204ed0 50ec2000 f9e80800 92aa0800 9a000000 P. ............. │ │ 0x00204ee0 01000000 11211000 7d211000 e9211000 .....!..}!...!.. │ │ 0x00204ef0 5b221000 cd221000 3f231000 b1231000 ["..."..?#...#.. │ │ 0x00204f00 29241000 00000000 184f2000 00000000 )$.......O ..... │ │ 0x00204f10 01211000 bd1f1000 08000000 851c0a00 .!.............. │ │ - 0x00204f20 00000000 54ec2000 fc8c0800 168d0800 ....T. ......... │ │ - 0x00204f30 6a000000 01000000 58ec2000 499c0800 j.......X. .I... │ │ - 0x00204f40 168d0800 95000000 01000000 5cec2000 ............\. . │ │ - 0x00204f50 73310800 168d0800 b9000000 01000000 s1.............. │ │ - 0x00204f60 60ec2000 fb6d0900 168d0800 19010000 `. ..m.......... │ │ - 0x00204f70 01000000 64ec2000 12da0900 168d0800 ....d. ......... │ │ + 0x00204f20 00000000 54ec2000 f6710800 10720800 ....T. ..q...r.. │ │ + 0x00204f30 6a000000 01000000 58ec2000 43810800 j.......X. .C... │ │ + 0x00204f40 10720800 95000000 01000000 5cec2000 .r..........\. . │ │ + 0x00204f50 73310800 10720800 b9000000 01000000 s1...r.......... │ │ + 0x00204f60 60ec2000 fb6d0900 10720800 19010000 `. ..m...r...... │ │ + 0x00204f70 01000000 64ec2000 12da0900 10720800 ....d. ......r.. │ │ 0x00204f80 80010000 01000000 68ec2000 c4980900 ........h. ..... │ │ - 0x00204f90 168d0800 b7010000 01000000 6cec2000 ............l. . │ │ - 0x00204fa0 ddb50800 168d0800 d8010000 01000000 ................ │ │ - 0x00204fb0 70ec2000 eb410800 168d0800 ee030000 p. ..A.......... │ │ + 0x00204f90 10720800 b7010000 01000000 6cec2000 .r..........l. . │ │ + 0x00204fa0 d79a0800 10720800 d8010000 01000000 .....r.......... │ │ + 0x00204fb0 70ec2000 eb410800 10720800 ee030000 p. ..A...r...... │ │ 0x00204fc0 01000000 39691000 356a1000 516b1000 ....9i..5j..Qk.. │ │ 0x00204fd0 596c1000 816d1000 956e1000 ad6f1000 Yl...m...n...o.. │ │ - 0x00204fe0 00000000 74ec2000 b1310800 168d0800 ....t. ..1...... │ │ - 0x00204ff0 86040000 01000000 78ec2000 6cd30800 ........x. .l... │ │ - 0x00205000 168d0800 dd040000 01000000 7cec2000 ............|. . │ │ - 0x00205010 5fda0900 168d0800 68050000 01000000 _.......h....... │ │ - 0x00205020 80ec2000 0ece0900 168d0800 0e060000 .. ............. │ │ - 0x00205030 01000000 84ec2000 8cda0900 168d0800 ...... ......... │ │ - 0x00205040 a9060000 01000000 04f62000 03b60800 .......... ..... │ │ + 0x00204fe0 00000000 74ec2000 b1310800 10720800 ....t. ..1...r.. │ │ + 0x00204ff0 86040000 01000000 78ec2000 66b80800 ........x. .f... │ │ + 0x00205000 10720800 dd040000 01000000 7cec2000 .r..........|. . │ │ + 0x00205010 5fda0900 10720800 68050000 01000000 _....r..h....... │ │ + 0x00205020 80ec2000 0ece0900 10720800 0e060000 .. ......r...... │ │ + 0x00205030 01000000 84ec2000 8cda0900 10720800 ...... ......r.. │ │ + 0x00205040 a9060000 01000000 04f62000 fd9a0800 .......... ..... │ │ 0x00205050 a7e70900 9d000000 01000000 08f62000 .............. . │ │ - 0x00205060 70040900 a7e70900 a3000000 01000000 p............... │ │ + 0x00205060 6ae90800 a7e70900 a3000000 01000000 j............... │ │ 0x00205070 0cf62000 a8260800 a7e70900 3c010000 .. ..&......<... │ │ 0x00205080 01000000 10f62000 debd0900 a7e70900 ...... ......... │ │ 0x00205090 42010000 01000000 14f62000 f6980900 B......... ..... │ │ 0x002050a0 a7e70900 80010000 01000000 18f62000 .............. . │ │ 0x002050b0 48be0900 a7e70900 86010000 01000000 H............... │ │ 0x002050c0 1cf62000 28e80900 a7e70900 a1010000 .. .(........... │ │ 0x002050d0 01000000 20f62000 23340900 a7e70900 .... . .#4...... │ │ - 0x002050e0 c2010000 01000000 24f62000 3d730800 ........$. .=s.. │ │ + 0x002050e0 c2010000 01000000 24f62000 37580800 ........$. .7X.. │ │ 0x002050f0 a7e70900 e4010000 01000000 28f62000 ............(. . │ │ 0x00205100 a5be0900 a7e70900 01020000 01000000 ................ │ │ 0x00205110 2cf62000 10100900 a7e70900 1c020000 ,. ............. │ │ 0x00205120 01000000 30f62000 f0310800 a7e70900 ....0. ..1...... │ │ - 0x00205130 39020000 01000000 34f62000 32c60800 9.......4. .2... │ │ + 0x00205130 39020000 01000000 34f62000 2cab0800 9.......4. .,... │ │ 0x00205140 a7e70900 93020000 01000000 38f62000 ............8. . │ │ 0x00205150 68210900 a7e70900 04030000 01000000 h!.............. │ │ - 0x00205160 3cf62000 71a80800 a7e70900 8a030000 <. .q........... │ │ - 0x00205170 01000000 40f62000 e2d30800 a7e70900 ....@. ......... │ │ + 0x00205160 3cf62000 6b8d0800 a7e70900 8a030000 <. .k........... │ │ + 0x00205170 01000000 40f62000 dcb80800 a7e70900 ....@. ......... │ │ 0x00205180 d1030000 01000000 44f62000 486e0900 ........D. .Hn.. │ │ 0x00205190 51100900 0e000000 01000000 48f62000 Q...........H. . │ │ - 0x002051a0 da040900 51100900 18000000 01000000 ....Q........... │ │ + 0x002051a0 d4e90800 51100900 18000000 01000000 ....Q........... │ │ 0x002051b0 4cf62000 7de80900 51100900 22000000 L. .}...Q..."... │ │ - 0x002051c0 01000000 50f62000 69b60800 51100900 ....P. .i...Q... │ │ + 0x002051c0 01000000 50f62000 639b0800 51100900 ....P. .c...Q... │ │ 0x002051d0 2c000000 01000000 54f62000 0e270800 ,.......T. ..'.. │ │ 0x002051e0 51100900 36000000 01000000 58f62000 Q...6.......X. . │ │ 0x002051f0 7e8a0900 51100900 40000000 01000000 ~...Q...@....... │ │ 0x00205200 5cf62000 b0440900 51100900 4b000000 \. ..D..Q...K... │ │ 0x00205210 01000000 60f62000 33320800 51100900 ....`. .32..Q... │ │ - 0x00205220 52000000 01000000 64f62000 9b810800 R.......d. ..... │ │ + 0x00205220 52000000 01000000 64f62000 95660800 R.......d. ..f.. │ │ 0x00205230 51100900 5e000000 01000000 68f62000 Q...^.......h. . │ │ 0x00205240 7b340900 51100900 6b000000 01000000 {4..Q...k....... │ │ - 0x00205250 6cf62000 b4f60800 51100900 77000000 l. .....Q...w... │ │ - 0x00205260 01000000 70f62000 7bdf0800 51100900 ....p. .{...Q... │ │ + 0x00205250 6cf62000 aedb0800 51100900 77000000 l. .....Q...w... │ │ + 0x00205260 01000000 70f62000 75c40800 51100900 ....p. .u...Q... │ │ 0x00205270 83000000 01000000 74f62000 cd8a0900 ........t. ..... │ │ 0x00205280 51100900 8e000000 01000000 78f62000 Q...........x. . │ │ 0x00205290 5f7e0900 51100900 98000000 01000000 _~..Q........... │ │ - 0x002052a0 7cf62000 db8d0800 51100900 a3000000 |. .....Q....... │ │ + 0x002052a0 7cf62000 d5720800 51100900 a3000000 |. ..r..Q....... │ │ 0x002052b0 01000000 80f62000 917e0900 51100900 ...... ..~..Q... │ │ - 0x002052c0 ae000000 01000000 84f62000 81730800 .......... ..s.. │ │ + 0x002052c0 ae000000 01000000 84f62000 7b580800 .......... .{X.. │ │ 0x002052d0 51100900 b9000000 01000000 88f62000 Q............. . │ │ - 0x002052e0 e5810800 50990900 40050000 01000000 ....P...@....... │ │ + 0x002052e0 df660800 50990900 40050000 01000000 .f..P...@....... │ │ 0x002052f0 8cf62000 c9990900 50990900 48050000 .. .....P...H... │ │ - 0x00205300 01000000 90f62000 24d40800 50990900 ...... .$...P... │ │ - 0x00205310 50050000 01000000 94f62000 c09c0800 P......... ..... │ │ + 0x00205300 01000000 90f62000 1eb90800 50990900 ...... .....P... │ │ + 0x00205310 50050000 01000000 94f62000 ba810800 P......... ..... │ │ 0x00205320 50990900 58050000 01000000 61931000 P...X.......a... │ │ 0x00205330 4d971000 f39a1000 0f9f1000 efa21000 M............... │ │ 0x00205340 13a61000 13a91000 00000000 9bab1000 ................ │ │ 0x00205350 f3ad1000 11b01000 b9b21000 25b51000 ............%... │ │ 0x00205360 45b71000 e9b81000 00000000 98f62000 E............. . │ │ 0x00205370 7a320800 3ace0900 1c010000 01000000 z2..:........... │ │ 0x00205380 9cf62000 669a0900 3ace0900 2a010000 .. .f...:...*... │ │ 0x00205390 01000000 a0f62000 fa9a0900 3ace0900 ...... .....:... │ │ - 0x002053a0 38010000 01000000 a4f62000 5e9d0800 8......... .^... │ │ + 0x002053a0 38010000 01000000 a4f62000 58820800 8......... .X... │ │ 0x002053b0 3ace0900 46010000 01000000 a8f62000 :...F......... . │ │ 0x002053c0 08330800 3ace0900 c6010000 01000000 .3..:........... │ │ 0x002053d0 acf62000 204c0800 3ace0900 22020000 .. . L..:..."... │ │ - 0x002053e0 01000000 b0f62000 c5b60800 3ace0900 ...... .....:... │ │ - 0x002053f0 82020000 01000000 b4f62000 3f050900 .......... .?... │ │ + 0x002053e0 01000000 b0f62000 bf9b0800 3ace0900 ...... .....:... │ │ + 0x002053f0 82020000 01000000 b4f62000 39ea0800 .......... .9... │ │ 0x00205400 3ace0900 b2020000 01000000 b8f62000 :............. . │ │ - 0x00205410 04b70800 3ace0900 dc020000 01000000 ....:........... │ │ + 0x00205410 fe9b0800 3ace0900 dc020000 01000000 ....:........... │ │ 0x00205420 bcf62000 ecb20900 3ace0900 43030000 .. .....:...C... │ │ 0x00205430 01000000 c0f62000 27b30900 3ace0900 ...... .'...:... │ │ 0x00205440 70030000 01000000 c4f62000 5a270800 p......... .Z'.. │ │ 0x00205450 3ace0900 e3030000 01000000 c8f62000 :............. . │ │ 0x00205460 be6e0900 3ace0900 3f040000 01000000 .n..:...?....... │ │ - 0x00205470 ccf62000 f0df0800 3ace0900 bf010000 .. .....:....... │ │ - 0x00205480 01000000 d0f62000 b1a80800 3ace0900 ...... .....:... │ │ - 0x00205490 b8010000 01000000 d4f62000 9ec60800 .......... ..... │ │ + 0x00205470 ccf62000 eac40800 3ace0900 bf010000 .. .....:....... │ │ + 0x00205480 01000000 d0f62000 ab8d0800 3ace0900 ...... .....:... │ │ + 0x00205490 b8010000 01000000 d4f62000 98ab0800 .......... ..... │ │ 0x002054a0 3ace0900 1b020000 01000000 d8f62000 :............. . │ │ 0x002054b0 76b30900 3ace0900 7b020000 01000000 v...:...{....... │ │ 0x002054c0 ed691100 8d6a1100 2d6b1100 cd6b1100 .i...j..-k...k.. │ │ 0x002054d0 6d6c1100 fd6c1100 956d1100 00000000 ml...l...m...... │ │ 0x002054e0 dcf62000 bd630900 3ace0900 a9030000 .. ..c..:....... │ │ 0x002054f0 01000000 e0f62000 a4270800 3ace0900 ...... ..'..:... │ │ 0x00205500 af030000 01000000 e4f62000 6c7f0900 .......... .l... │ │ 0x00205510 3ace0900 b5030000 01000000 e8f62000 :............. . │ │ - 0x00205520 1ce00800 3ace0900 bb030000 01000000 ....:........... │ │ + 0x00205520 16c50800 3ace0900 bb030000 01000000 ....:........... │ │ 0x00205530 ecf62000 ed100900 3ace0900 c1030000 .. .....:....... │ │ 0x00205540 01000000 f0f62000 634c0800 3ace0900 ...... .cL..:... │ │ - 0x00205550 c7030000 01000000 f4f62000 f89d0800 .......... ..... │ │ + 0x00205550 c7030000 01000000 f4f62000 f2820800 .......... ..... │ │ 0x00205560 3ace0900 cd030000 01000000 f8f62000 :............. . │ │ - 0x00205570 afea0800 50990900 de020000 01000000 ....P........... │ │ + 0x00205570 a9cf0800 50990900 de020000 01000000 ....P........... │ │ 0x00205580 fcf62000 0f220900 50990900 c5070000 .. .."..P....... │ │ 0x00205590 01000000 00f72000 64420800 50990900 ...... .dB..P... │ │ 0x002055a0 c5070000 01000000 99831100 cd921100 ................ │ │ 0x002055b0 99831100 99831100 99831100 99831100 ................ │ │ 0x002055c0 99831100 99831100 d1a31100 31b81100 ............1... │ │ 0x002055d0 218d1100 1d9c1100 218d1100 218d1100 !.......!...!... │ │ 0x002055e0 218d1100 218d1100 218d1100 218d1100 !...!...!...!... │ │ 0x002055f0 adb01100 0dc21100 09921100 0da31100 ................ │ │ 0x00205600 09921100 09921100 09921100 09921100 ................ │ │ 0x00205610 09921100 09921100 1db71100 c9c61100 ................ │ │ 0x00205620 04f72000 28450900 83220900 58000000 .. .(E..."..X... │ │ 0x00205630 01000000 0abf0900 83220900 ce010000 ........."...... │ │ - 0x00205640 05000000 00990800 30230900 97b70800 ........0#...... │ │ - 0x00205650 83e00800 83220900 1d050000 03000000 .....".......... │ │ - 0x00205660 00990800 004d0800 ce820800 0acf0900 .....M.......... │ │ - 0x00205670 83220900 23050000 03000000 00990800 ."..#........... │ │ - 0x00205680 004d0800 ce820800 0acf0900 83220900 .M...........".. │ │ - 0x00205690 24050000 03000000 00990800 ace00800 $............... │ │ - 0x002056a0 ce820800 0acf0900 83220900 29050000 ........."..)... │ │ - 0x002056b0 01000000 00990800 36230900 02db0900 ........6#...... │ │ + 0x00205640 05000000 fa7d0800 30230900 919c0800 .....}..0#...... │ │ + 0x00205650 7dc50800 83220900 1d050000 03000000 }....".......... │ │ + 0x00205660 fa7d0800 004d0800 c8670800 0acf0900 .}...M...g...... │ │ + 0x00205670 83220900 23050000 03000000 fa7d0800 ."..#........}.. │ │ + 0x00205680 004d0800 c8670800 0acf0900 83220900 .M...g.......".. │ │ + 0x00205690 24050000 03000000 fa7d0800 a6c50800 $........}...... │ │ + 0x002056a0 c8670800 0acf0900 83220900 29050000 .g......."..)... │ │ + 0x002056b0 01000000 fa7d0800 36230900 02db0900 .....}..6#...... │ │ 0x002056c0 dbb30900 83220900 3d050000 03000000 ....."..=....... │ │ - 0x002056d0 00990800 004d0800 ce820800 dbb30900 .....M.......... │ │ - 0x002056e0 83220900 3e050000 03000000 00990800 ."..>........... │ │ - 0x002056f0 ace00800 ce820800 dbb30900 83220900 .............".. │ │ - 0x00205700 3f050000 03000000 00990800 00640900 ?............d.. │ │ - 0x00205710 ce820800 dbb30900 83220900 44050000 ........."..D... │ │ - 0x00205720 01000000 00990800 36230900 02db0900 ........6#...... │ │ + 0x002056d0 fa7d0800 004d0800 c8670800 dbb30900 .}...M...g...... │ │ + 0x002056e0 83220900 3e050000 03000000 fa7d0800 ."..>........}.. │ │ + 0x002056f0 a6c50800 c8670800 dbb30900 83220900 .....g.......".. │ │ + 0x00205700 3f050000 03000000 fa7d0800 00640900 ?........}...d.. │ │ + 0x00205710 c8670800 dbb30900 83220900 44050000 .g......."..D... │ │ + 0x00205720 01000000 fa7d0800 36230900 02db0900 .....}..6#...... │ │ 0x00205730 dbb30900 83220900 45050000 01000000 ....."..E....... │ │ - 0x00205740 00990800 36230900 9b8f0800 00000000 ....6#.......... │ │ + 0x00205740 fa7d0800 36230900 95740800 00000000 .}..6#...t...... │ │ 0x00205750 00000000 310f1200 330f1200 00000000 ....1...3....... │ │ 0x00205760 00000000 00000000 00000000 00000000 ................ │ │ 0x00205770 00000000 00000000 00000000 00000000 ................ │ │ 0x00205780 08000000 00000000 00000000 b0572000 .............W . │ │ 0x00205790 350f1200 3b0f1200 410f1200 430f1200 5...;...A...C... │ │ 0x002057a0 ddcc1100 450f1200 08000000 25310a00 ....E.......%1.. │ │ 0x002057b0 08000000 04310a00 a8572000 00000000 .....1...W ..... │ │ 0x002057c0 f0572000 310f1200 490f1200 4d0f1200 .W .1...I...M... │ │ 0x002057d0 d1101200 dd101200 00000000 00000000 ................ │ │ 0x002057e0 00000000 00000000 00000000 00000000 ................ │ │ 0x002057f0 08000000 41310a00 00000000 20f72000 ....A1...... . . │ │ - 0x00205800 dd8f0800 c78b0900 4b000000 01000000 ........K....... │ │ - 0x00205810 24f72000 d9a80800 c78b0900 56000000 $. .........V... │ │ - 0x00205820 01000000 28f72000 f7050900 c78b0900 ....(. ......... │ │ - 0x00205830 af000000 01000000 2cf72000 3aeb0800 ........,. .:... │ │ + 0x00205800 d7740800 c78b0900 4b000000 01000000 .t......K....... │ │ + 0x00205810 24f72000 d38d0800 c78b0900 56000000 $. .........V... │ │ + 0x00205820 01000000 28f72000 f1ea0800 c78b0900 ....(. ......... │ │ + 0x00205830 af000000 01000000 2cf72000 34d00800 ........,. .4... │ │ 0x00205840 c78b0900 b8000000 01000000 30f72000 ............0. . │ │ - 0x00205850 05830800 c78b0900 28010000 01000000 ........(....... │ │ + 0x00205850 ff670800 c78b0900 28010000 01000000 .g......(....... │ │ 0x00205860 34f72000 c0e90900 c78b0900 32010000 4. .........2... │ │ 0x00205870 01000000 00000000 00000000 00000000 ................ │ │ 0x00205880 00000000 00000000 00000000 00000000 ................ │ │ 0x00205890 00000000 00000000 00000000 00000000 ................ │ │ 0x002058a0 00000000 00000000 00000000 00000000 ................ │ │ 0x002058b0 00000000 00000000 00000000 00000000 ................ │ │ 0x002058c0 00000000 00000000 00000000 00000000 ................ │ │ 0x002058d0 00000000 00000000 00000000 00000000 ................ │ │ 0x002058e0 00000000 00000000 38f72000 1fdb0900 ........8. ..... │ │ - 0x002058f0 fdc60800 48010000 01000000 3cf72000 ....H.......<. . │ │ - 0x00205900 d3bf0900 fdc60800 69010000 01000000 ........i....... │ │ - 0x00205910 40f72000 579c0900 fdc60800 73010000 @. .W.......s... │ │ - 0x00205920 01000000 44f72000 40110900 fdc60800 ....D. .@....... │ │ - 0x00205930 94010000 01000000 48f72000 f19e0800 ........H. ..... │ │ - 0x00205940 fdc60800 9e010000 01000000 4cf72000 ............L. . │ │ - 0x00205950 21c00900 fdc60800 d3010000 01000000 !............... │ │ - 0x00205960 50f72000 ab9c0900 fdc60800 dd010000 P. ............. │ │ - 0x00205970 01000000 54f72000 8fcf0900 fdc60800 ....T. ......... │ │ - 0x00205980 07020000 01000000 58f72000 4ad50800 ........X. .J... │ │ - 0x00205990 fdc60800 11020000 01000000 5cf72000 ............\. . │ │ - 0x002059a0 aaf70800 fdc60800 1b020000 01000000 ................ │ │ - 0x002059b0 60f72000 3d060900 fdc60800 5d020000 `. .=.......]... │ │ - 0x002059c0 01000000 64f72000 6cc00900 fdc60800 ....d. .l....... │ │ + 0x002058f0 f7ab0800 48010000 01000000 3cf72000 ....H.......<. . │ │ + 0x00205900 d3bf0900 f7ab0800 69010000 01000000 ........i....... │ │ + 0x00205910 40f72000 579c0900 f7ab0800 73010000 @. .W.......s... │ │ + 0x00205920 01000000 44f72000 40110900 f7ab0800 ....D. .@....... │ │ + 0x00205930 94010000 01000000 48f72000 eb830800 ........H. ..... │ │ + 0x00205940 f7ab0800 9e010000 01000000 4cf72000 ............L. . │ │ + 0x00205950 21c00900 f7ab0800 d3010000 01000000 !............... │ │ + 0x00205960 50f72000 ab9c0900 f7ab0800 dd010000 P. ............. │ │ + 0x00205970 01000000 54f72000 8fcf0900 f7ab0800 ....T. ......... │ │ + 0x00205980 07020000 01000000 58f72000 44ba0800 ........X. .D... │ │ + 0x00205990 f7ab0800 11020000 01000000 5cf72000 ............\. . │ │ + 0x002059a0 a4dc0800 f7ab0800 1b020000 01000000 ................ │ │ + 0x002059b0 60f72000 37eb0800 f7ab0800 5d020000 `. .7.......]... │ │ + 0x002059c0 01000000 64f72000 6cc00900 f7ab0800 ....d. .l....... │ │ 0x002059d0 43040000 01000000 68f72000 93550900 C.......h. ..U.. │ │ - 0x002059e0 fdc60800 4d040000 01000000 6cf72000 ....M.......l. . │ │ - 0x002059f0 d8cf0900 fdc60800 57040000 01000000 ........W....... │ │ - 0x00205a00 70f72000 5b6f0900 fdc60800 61040000 p. .[o......a... │ │ - 0x00205a10 01000000 74f72000 82eb0800 fdc60800 ....t. ......... │ │ + 0x002059e0 f7ab0800 4d040000 01000000 6cf72000 ....M.......l. . │ │ + 0x002059f0 d8cf0900 f7ab0800 57040000 01000000 ........W....... │ │ + 0x00205a00 70f72000 5b6f0900 f7ab0800 61040000 p. .[o......a... │ │ + 0x00205a10 01000000 74f72000 7cd00800 f7ab0800 ....t. .|....... │ │ 0x00205a20 6b040000 01000000 78f72000 6edb0900 k.......x. .n... │ │ - 0x00205a30 fdc60800 75040000 01000000 7cf72000 ....u.......|. . │ │ - 0x00205a40 d7740800 fdc60800 cf040000 01000000 .t.............. │ │ - 0x00205a50 80f72000 eef70800 fdc60800 d9040000 .. ............. │ │ - 0x00205a60 01000000 84f72000 fdcf0900 fdc60800 ...... ......... │ │ + 0x00205a30 f7ab0800 75040000 01000000 7cf72000 ....u.......|. . │ │ + 0x00205a40 d1590800 f7ab0800 cf040000 01000000 .Y.............. │ │ + 0x00205a50 80f72000 e8dc0800 f7ab0800 d9040000 .. ............. │ │ + 0x00205a60 01000000 84f72000 fdcf0900 f7ab0800 ...... ......... │ │ 0x00205a70 ef040000 01000000 88f72000 856f0900 .......... ..o.. │ │ - 0x00205a80 fdc60800 4b050000 01000000 8cf72000 ....K......... . │ │ - 0x00205a90 428c0900 fdc60800 54050000 01000000 B.......T....... │ │ - 0x00205aa0 90f72000 1c900800 fdc60800 5e050000 .. .........^... │ │ - 0x00205ab0 01000000 94f72000 e6e00800 fdc60800 ...... ......... │ │ + 0x00205a80 f7ab0800 4b050000 01000000 8cf72000 ....K......... . │ │ + 0x00205a90 428c0900 f7ab0800 54050000 01000000 B.......T....... │ │ + 0x00205aa0 90f72000 16750800 f7ab0800 5e050000 .. ..u......^... │ │ + 0x00205ab0 01000000 94f72000 e0c50800 f7ab0800 ...... ......... │ │ 0x00205ac0 68050000 01000000 98f72000 77a70900 h......... .w... │ │ - 0x00205ad0 fdc60800 73050000 01000000 9cf72000 ....s......... . │ │ - 0x00205ae0 4d9f0800 fdc60800 7d050000 01000000 M.......}....... │ │ - 0x00205af0 a0f72000 c1a70900 fdc60800 bb050000 .. ............. │ │ - 0x00205b00 01000000 a4f72000 f4740800 fdc60800 ...... ..t...... │ │ + 0x00205ad0 f7ab0800 73050000 01000000 9cf72000 ....s......... . │ │ + 0x00205ae0 47840800 f7ab0800 7d050000 01000000 G.......}....... │ │ + 0x00205af0 a0f72000 c1a70900 f7ab0800 bb050000 .. ............. │ │ + 0x00205b00 01000000 a4f72000 ee590800 f7ab0800 ...... ..Y...... │ │ 0x00205b10 c8050000 01000000 a8f72000 93db0900 .......... ..... │ │ - 0x00205b20 fdc60800 01060000 01000000 acf72000 .............. . │ │ - 0x00205b30 8fd50800 fdc60800 09060000 01000000 ................ │ │ - 0x00205b40 b0f72000 d5d50800 fdc60800 23060000 .. .........#... │ │ - 0x00205b50 01000000 b4f72000 9b8c0900 fdc60800 ...... ......... │ │ + 0x00205b20 f7ab0800 01060000 01000000 acf72000 .............. . │ │ + 0x00205b30 89ba0800 f7ab0800 09060000 01000000 ................ │ │ + 0x00205b40 b0f72000 cfba0800 f7ab0800 23060000 .. .........#... │ │ + 0x00205b50 01000000 b4f72000 9b8c0900 f7ab0800 ...... ......... │ │ 0x00205b60 36060000 01000000 b8f72000 059d0900 6......... ..... │ │ - 0x00205b70 fdc60800 49060000 01000000 bcf72000 ....I......... . │ │ - 0x00205b80 a7eb0800 fdc60800 52060000 01000000 ........R....... │ │ - 0x00205b90 c0f72000 41750800 fdc60800 a3060000 .. .Au.......... │ │ - 0x00205ba0 01000000 c4f72000 e9230900 fdc60800 ...... ..#...... │ │ + 0x00205b70 f7ab0800 49060000 01000000 bcf72000 ....I......... . │ │ + 0x00205b80 a1d00800 f7ab0800 52060000 01000000 ........R....... │ │ + 0x00205b90 c0f72000 3b5a0800 f7ab0800 a3060000 .. .;Z.......... │ │ + 0x00205ba0 01000000 c4f72000 e9230900 f7ab0800 ...... ..#...... │ │ 0x00205bb0 b7060000 01000000 c8f72000 19640900 .......... ..d.. │ │ - 0x00205bc0 fdc60800 c1060000 01000000 ccf72000 .............. . │ │ - 0x00205bd0 559d0900 fdc60800 cb060000 01000000 U............... │ │ - 0x00205be0 d0f72000 d96f0900 fdc60800 d4060000 .. ..o.......... │ │ - 0x00205bf0 01000000 d4f72000 1bd00900 fdc60800 ...... ......... │ │ - 0x00205c00 dd060000 01000000 d8f72000 29d60800 .......... .)... │ │ - 0x00205c10 fdc60800 e6060000 01000000 dcf72000 .............. . │ │ - 0x00205c20 10a80900 fdc60800 ef060000 01000000 ................ │ │ - 0x00205c30 e0f72000 919f0800 fdc60800 f8060000 .. ............. │ │ - 0x00205c40 01000000 e4f72000 8d900800 fdc60800 ...... ......... │ │ - 0x00205c50 01070000 01000000 e8f72000 0fb80800 .......... ..... │ │ - 0x00205c60 fdc60800 0a070000 01000000 ecf72000 .............. . │ │ - 0x00205c70 04240900 fdc60800 13070000 01000000 .$.............. │ │ + 0x00205bc0 f7ab0800 c1060000 01000000 ccf72000 .............. . │ │ + 0x00205bd0 559d0900 f7ab0800 cb060000 01000000 U............... │ │ + 0x00205be0 d0f72000 d96f0900 f7ab0800 d4060000 .. ..o.......... │ │ + 0x00205bf0 01000000 d4f72000 1bd00900 f7ab0800 ...... ......... │ │ + 0x00205c00 dd060000 01000000 d8f72000 23bb0800 .......... .#... │ │ + 0x00205c10 f7ab0800 e6060000 01000000 dcf72000 .............. . │ │ + 0x00205c20 10a80900 f7ab0800 ef060000 01000000 ................ │ │ + 0x00205c30 e0f72000 8b840800 f7ab0800 f8060000 .. ............. │ │ + 0x00205c40 01000000 e4f72000 87750800 f7ab0800 ...... ..u...... │ │ + 0x00205c50 01070000 01000000 e8f72000 099d0800 .......... ..... │ │ + 0x00205c60 f7ab0800 0a070000 01000000 ecf72000 .............. . │ │ + 0x00205c70 04240900 f7ab0800 13070000 01000000 .$.............. │ │ 0x00205c80 00000000 fc5c2000 00000000 21da1200 .....\ .....!... │ │ 0x00205c90 25da1200 e1a61200 00000000 00000000 %............... │ │ 0x00205ca0 00000000 00000000 00000000 00000000 ................ │ │ 0x00205cb0 00000000 00000000 00000000 00000000 ................ │ │ 0x00205cc0 00000000 00000000 00000000 00000000 ................ │ │ 0x00205cd0 00000000 00000000 00000000 00000000 ................ │ │ 0x00205ce0 00000000 00000000 00000000 00000000 ................ │ │ @@ -768,30 +768,30 @@ │ │ 0x002060a0 00000000 00000000 00000000 00000000 ................ │ │ 0x002060b0 00000000 00000000 00000000 00000000 ................ │ │ 0x002060c0 00000000 00000000 00000000 00000000 ................ │ │ 0x002060d0 00000000 00000000 21cc1200 00000000 ........!....... │ │ 0x002060e0 00000000 00000000 00000000 00000000 ................ │ │ 0x002060f0 00000000 00000000 00000000 08000000 ................ │ │ 0x00206100 f4310a00 00000000 fcf72000 a5350900 .1........ ..5.. │ │ - 0x00206110 35e10800 35000000 01000000 00f82000 5...5......... . │ │ - 0x00206120 744d0800 35e10800 51000000 01000000 tM..5...Q....... │ │ - 0x00206130 04f82000 c5450900 35e10800 59000000 .. ..E..5...Y... │ │ - 0x00206140 01000000 08f82000 93110900 35e10800 ...... .....5... │ │ - 0x00206150 62000000 05000000 0cf82000 c0d60800 b......... ..... │ │ - 0x00206160 35e10800 7e000000 01000000 10f82000 5...~......... . │ │ - 0x00206170 ef450900 35e10800 86000000 01000000 .E..5........... │ │ - 0x00206180 14f82000 06700900 35e10800 b9000000 .. ..p..5....... │ │ - 0x00206190 01000000 18f82000 19460900 35e10800 ...... ..F..5... │ │ + 0x00206110 2fc60800 35000000 01000000 00f82000 /...5......... . │ │ + 0x00206120 744d0800 2fc60800 51000000 01000000 tM../...Q....... │ │ + 0x00206130 04f82000 c5450900 2fc60800 59000000 .. ..E../...Y... │ │ + 0x00206140 01000000 08f82000 93110900 2fc60800 ...... ...../... │ │ + 0x00206150 62000000 05000000 0cf82000 babb0800 b......... ..... │ │ + 0x00206160 2fc60800 7e000000 01000000 10f82000 /...~......... . │ │ + 0x00206170 ef450900 2fc60800 86000000 01000000 .E../........... │ │ + 0x00206180 14f82000 06700900 2fc60800 b9000000 .. ..p../....... │ │ + 0x00206190 01000000 18f82000 19460900 2fc60800 ...... ..F../... │ │ 0x002061a0 fa000000 01000000 1cf82000 d8350900 .......... ..5.. │ │ - 0x002061b0 35e10800 1d010000 01000000 20f82000 5........... . . │ │ - 0x002061c0 038d0900 35e10800 ff020000 01000000 ....5........... │ │ - 0x002061d0 24f82000 3d700900 35e10800 e6040000 $. .=p..5....... │ │ + 0x002061b0 2fc60800 1d010000 01000000 20f82000 /........... . . │ │ + 0x002061c0 038d0900 2fc60800 ff020000 01000000 ..../........... │ │ + 0x002061d0 24f82000 3d700900 2fc60800 e6040000 $. .=p../....... │ │ 0x002061e0 01000000 d9291300 192c1300 592e1300 .....)...,..Y... │ │ 0x002061f0 cd301300 41331300 bd351300 39381300 .0..A3...5..98.. │ │ - 0x00206200 00000000 28f82000 f0eb0800 35e10800 ....(. .....5... │ │ + 0x00206200 00000000 28f82000 ead00800 2fc60800 ....(. ...../... │ │ 0x00206210 fb040000 01000000 a13c1300 f1401300 .........<...@.. │ │ 0x00206220 41451300 b1491300 214e1300 71521300 AE...I..!N..qR.. │ │ 0x00206230 61561300 00000000 00000000 4c622000 aV..........Lb . │ │ 0x00206240 555a1300 8d5a1300 c95a1300 08000000 UZ...Z...Z...... │ │ 0x00206250 0d320a00 00000000 00000000 6c622000 .2..........lb . │ │ 0x00206260 415b1300 795b1300 b55b1300 08000000 A[..y[...[...... │ │ 0x00206270 47320a00 00000000 00000000 8c622000 G2...........b . │ │ @@ -906,18 +906,18 @@ │ │ 0x00206940 00000000 fde31300 0de41300 08000000 ................ │ │ 0x00206950 c53e0a00 00000000 00000000 6c692000 .>..........li . │ │ 0x00206960 00000000 85e61300 95e61300 08000000 ................ │ │ 0x00206970 023f0a00 00000000 00000000 8c692000 .?...........i . │ │ 0x00206980 00000000 d9e81300 e9e81300 08000000 ................ │ │ 0x00206990 3f3f0a00 00000000 00000000 ac692000 ??...........i . │ │ 0x002069a0 00000000 4deb1300 5deb1300 08000000 ....M...]....... │ │ - 0x002069b0 7c3f0a00 00000000 2cf82000 98750800 |?......,. ..u.. │ │ - 0x002069c0 c7830800 c9020000 01000000 30f82000 ............0. . │ │ - 0x002069d0 c2280800 c7830800 0a030000 01000000 .(.............. │ │ - 0x002069e0 34f82000 ca550900 c7830800 4d030000 4. ..U......M... │ │ + 0x002069b0 7c3f0a00 00000000 2cf82000 925a0800 |?......,. ..Z.. │ │ + 0x002069c0 c1680800 c9020000 01000000 30f82000 .h..........0. . │ │ + 0x002069d0 c2280800 c1680800 0a030000 01000000 .(...h.......... │ │ + 0x002069e0 34f82000 ca550900 c1680800 4d030000 4. ..U...h..M... │ │ 0x002069f0 01000000 b5761400 11771400 81771400 .....v...w...w.. │ │ 0x00206a00 05781400 89781400 09791400 9f791400 .x...x...y...y.. │ │ 0x00206a10 00000000 3b7a1400 a97a1400 057b1400 ....;z...z...{.. │ │ 0x00206a20 837b1400 097c1400 8b7c1400 237d1400 .{...|...|..#}.. │ │ 0x00206a30 00000000 c17d1400 417e1400 c17e1400 .....}..A~...~.. │ │ 0x00206a40 217f1400 9d7f1400 15801400 8b801400 !............... │ │ 0x00206a50 00000000 0d811400 9f811400 25821400 ............%... │ │ @@ -942,15 +942,15 @@ │ │ 0x00206b80 57961400 ad961400 fb961400 43971400 W...........C... │ │ 0x00206b90 00000000 83971400 e1971400 33981400 ............3... │ │ 0x00206ba0 99981400 eb981400 35991400 79991400 ........5...y... │ │ 0x00206bb0 00000000 b5991400 0b9a1400 559a1400 ............U... │ │ 0x00206bc0 b39a1400 fd9a1400 3f9b1400 7b9b1400 ........?...{... │ │ 0x00206bd0 00000000 00000000 00000000 00000000 ................ │ │ 0x00206be0 00000000 00000000 00000000 00000000 ................ │ │ - 0x00206bf0 00000000 38f82000 18f80800 5d240900 ....8. .....]$.. │ │ + 0x00206bf0 00000000 38f82000 12dd0800 5d240900 ....8. .....]$.. │ │ 0x00206c00 b2000000 01000000 00000000 c5d51400 ................ │ │ 0x00206c10 73d61400 cdd61400 49d71400 00000000 s.......I....... │ │ 0x00206c20 a3d71400 00000000 1fd81400 00000000 ................ │ │ 0x00206c30 00000000 00000000 8fd81400 00000000 ................ │ │ 0x00206c40 00000000 00000000 11d91400 00000000 ................ │ │ 0x00206c50 00000000 00000000 00000000 00000000 ................ │ │ 0x00206c60 00000000 00000000 69d91400 00000000 ........i....... │ │ @@ -960,146 +960,146 @@ │ │ 0x00206ca0 00000000 0bdc1400 00000000 5bdc1400 ............[... │ │ 0x00206cb0 00000000 00000000 00000000 a3dc1400 ................ │ │ 0x00206cc0 00000000 00000000 00000000 f3dc1400 ................ │ │ 0x00206cd0 00000000 00000000 00000000 00000000 ................ │ │ 0x00206ce0 00000000 00000000 00000000 37dd1400 ............7... │ │ 0x00206cf0 00000000 00000000 00000000 00000000 ................ │ │ 0x00206d00 00000000 00000000 00000000 8fdd1400 ................ │ │ - 0x00206d10 b4e10800 5d240900 e2000000 01000000 ....]$.......... │ │ - 0x00206d20 e2110900 989d0900 db240900 b4e10800 .........$...... │ │ + 0x00206d10 aec60800 5d240900 e2000000 01000000 ....]$.......... │ │ + 0x00206d20 e2110900 989d0900 db240900 aec60800 .........$...... │ │ 0x00206d30 5d240900 e3000000 01000000 5aa80900 ]$..........Z... │ │ - 0x00206d40 51840800 98060900 b4e10800 5d240900 Q...........]$.. │ │ - 0x00206d50 e9000000 01000000 71910800 c0460900 ........q....F.. │ │ + 0x00206d40 4b690800 92eb0800 aec60800 5d240900 Ki..........]$.. │ │ + 0x00206d50 e9000000 01000000 6b760800 c0460900 ........kv...F.. │ │ 0x00206d60 9b330800 3cf82000 0a290800 5d240900 .3..<. ..)..]$.. │ │ 0x00206d70 9e020000 01000000 40f82000 36290800 ........@. .6).. │ │ 0x00206d80 5d240900 da020000 01000000 36290800 ]$..........6).. │ │ 0x00206d90 5d240900 e0020000 04000000 f0240900 ]$...........$.. │ │ - 0x00206da0 a8910800 ae910800 36290800 5d240900 ........6)..]$.. │ │ - 0x00206db0 e1020000 05000000 f0240900 a8910800 .........$...... │ │ - 0x00206dc0 df460900 44f82000 36a90800 5d240900 .F..D. .6...]$.. │ │ - 0x00206dd0 33030000 01000000 36a90800 5d240900 3.......6...]$.. │ │ - 0x00206de0 36030000 00000000 7dc70800 e5460900 6.......}....F.. │ │ - 0x00206df0 00990800 36a90800 5d240900 37030000 ....6...]$..7... │ │ - 0x00206e00 01000000 5e840800 dc9f0800 db240900 ....^........$.. │ │ - 0x00206e10 36a90800 5d240900 3a030000 01000000 6...]$..:....... │ │ - 0x00206e20 44b80800 0a560900 890e0900 36a90800 D....V......6... │ │ - 0x00206e30 5d240900 41030000 03000000 eb9f0800 ]$..A........... │ │ - 0x00206e40 07120900 7f700900 36a90800 5d240900 .....p..6...]$.. │ │ - 0x00206e50 49030000 01000000 b3910800 56640900 I...........Vd.. │ │ - 0x00206e60 63d00900 36a90800 5d240900 71030000 c...6...]$..q... │ │ - 0x00206e70 00000000 17430800 fce10800 ea4d0800 .....C.......M.. │ │ + 0x00206da0 a2760800 a8760800 36290800 5d240900 .v...v..6)..]$.. │ │ + 0x00206db0 e1020000 05000000 f0240900 a2760800 .........$...v.. │ │ + 0x00206dc0 df460900 44f82000 308e0800 5d240900 .F..D. .0...]$.. │ │ + 0x00206dd0 33030000 01000000 308e0800 5d240900 3.......0...]$.. │ │ + 0x00206de0 36030000 00000000 77ac0800 e5460900 6.......w....F.. │ │ + 0x00206df0 fa7d0800 308e0800 5d240900 37030000 .}..0...]$..7... │ │ + 0x00206e00 01000000 58690800 d6840800 db240900 ....Xi.......$.. │ │ + 0x00206e10 308e0800 5d240900 3a030000 01000000 0...]$..:....... │ │ + 0x00206e20 3e9d0800 0a560900 890e0900 308e0800 >....V......0... │ │ + 0x00206e30 5d240900 41030000 03000000 e5840800 ]$..A........... │ │ + 0x00206e40 07120900 7f700900 308e0800 5d240900 .....p..0...]$.. │ │ + 0x00206e50 49030000 01000000 ad760800 56640900 I........v..Vd.. │ │ + 0x00206e60 63d00900 308e0800 5d240900 71030000 c...0...]$..q... │ │ + 0x00206e70 00000000 17430800 f6c60800 ea4d0800 .....C.......M.. │ │ 0x00206e80 f8460900 53b40900 37020000 03000000 .F..S...7....... │ │ - 0x00206e90 3a430800 8c840800 ce820800 ac9d0900 :C.............. │ │ + 0x00206e90 3a430800 86690800 c8670800 ac9d0900 :C...i...g...... │ │ 0x00206ea0 53b40900 14050000 01000000 23dc0900 S...........#... │ │ - 0x00206eb0 e2910800 19360900 ac9d0900 53b40900 .....6......S... │ │ + 0x00206eb0 dc760800 19360900 ac9d0900 53b40900 .v...6......S... │ │ 0x00206ec0 18050000 01000000 7d430800 99290800 ........}C...).. │ │ 0x00206ed0 0b9e0900 ac9d0900 53b40900 1a050000 ........S....... │ │ - 0x00206ee0 01000000 7d430800 59ea0900 a5b80800 ....}C..Y....... │ │ + 0x00206ee0 01000000 7d430800 59ea0900 9f9d0800 ....}C..Y....... │ │ 0x00206ef0 ac9d0900 53b40900 32050000 01000000 ....S...2....... │ │ - 0x00206f00 5d4e0800 e2910800 19360900 ac9d0900 ]N.......6...... │ │ + 0x00206f00 5d4e0800 dc760800 19360900 ac9d0900 ]N...v...6...... │ │ 0x00206f10 53b40900 36050000 01000000 59560900 S...6.......YV.. │ │ 0x00206f20 99290800 0b9e0900 ac9d0900 53b40900 .)..........S... │ │ 0x00206f30 38050000 01000000 59560900 59ea0900 8.......YV..Y... │ │ - 0x00206f40 a5b80800 ac9d0900 53b40900 43050000 ........S...C... │ │ - 0x00206f50 03000000 00990800 0b9e0900 ce820800 ................ │ │ + 0x00206f40 9f9d0800 ac9d0900 53b40900 43050000 ........S...C... │ │ + 0x00206f50 03000000 fa7d0800 0b9e0900 c8670800 .....}.......g.. │ │ 0x00206f60 ac9d0900 53b40900 49050000 00000000 ....S...I....... │ │ - 0x00206f70 00990800 35800900 cea80900 ac9d0900 ....5........... │ │ - 0x00206f80 53b40900 4f050000 01000000 00990800 S...O........... │ │ + 0x00206f70 fa7d0800 35800900 cea80900 ac9d0900 .}..5........... │ │ + 0x00206f80 53b40900 4f050000 01000000 fa7d0800 S...O........}.. │ │ 0x00206f90 35800900 93640900 ac9d0900 53b40900 5....d......S... │ │ - 0x00206fa0 55050000 00000000 00990800 35800900 U...........5... │ │ - 0x00206fb0 26470900 48f82000 eb910800 bcf80800 &G..H. ......... │ │ + 0x00206fa0 55050000 00000000 fa7d0800 35800900 U........}..5... │ │ + 0x00206fb0 26470900 48f82000 e5760800 b6dd0800 &G..H. ..v...... │ │ 0x00206fc0 39010000 01000000 c5661500 696b1500 9........f..ik.. │ │ 0x00206fd0 31701500 95741500 09791500 617d1500 1p...t...y..a}.. │ │ 0x00206fe0 b5811500 00000000 4cf82000 d38d0900 ........L. ..... │ │ - 0x00206ff0 1b920800 12000000 01000000 50f82000 ............P. . │ │ - 0x00207000 d5060900 1b920800 de000000 01000000 ................ │ │ - 0x00207010 54f82000 a6e20800 bcf80800 23010000 T. .........#... │ │ - 0x00207020 01000000 58f82000 79760800 bcf80800 ....X. .yv...... │ │ + 0x00206ff0 15770800 12000000 01000000 50f82000 .w..........P. . │ │ + 0x00207000 cfeb0800 15770800 de000000 01000000 .....w.......... │ │ + 0x00207010 54f82000 a0c70800 b6dd0800 23010000 T. .........#... │ │ + 0x00207020 01000000 58f82000 735b0800 b6dd0800 ....X. .s[...... │ │ 0x00207030 26010000 01000000 5cf82000 a0290800 &.......\. ..).. │ │ - 0x00207040 bcf80800 29010000 01000000 60f82000 ....).......`. . │ │ - 0x00207050 9e640900 bcf80800 2c010000 01000000 .d......,....... │ │ - 0x00207060 64f82000 96920800 bcf80800 2f010000 d. ........./... │ │ - 0x00207070 01000000 68f82000 95d00900 bcf80800 ....h. ......... │ │ + 0x00207040 b6dd0800 29010000 01000000 60f82000 ....).......`. . │ │ + 0x00207050 9e640900 b6dd0800 2c010000 01000000 .d......,....... │ │ + 0x00207060 64f82000 90770800 b6dd0800 2f010000 d. ..w....../... │ │ + 0x00207070 01000000 68f82000 95d00900 b6dd0800 ....h. ......... │ │ 0x00207080 32010000 01000000 6cf82000 f6640900 2.......l. ..d.. │ │ - 0x00207090 bcf80800 35010000 01000000 70f82000 ....5.......p. . │ │ - 0x002070a0 64250900 1b920800 5f000000 01000000 d%......_....... │ │ + 0x00207090 b6dd0800 35010000 01000000 70f82000 ....5.......p. . │ │ + 0x002070a0 64250900 15770800 5f000000 01000000 d%...w.._....... │ │ 0x002070b0 74f82000 52650900 6dea0900 af000000 t. .Re..m....... │ │ - 0x002070c0 01000000 78f82000 fae20800 6dea0900 ....x. .....m... │ │ - 0x002070d0 ba000000 01000000 7cf82000 70b90800 ........|. .p... │ │ + 0x002070c0 01000000 78f82000 f4c70800 6dea0900 ....x. .....m... │ │ + 0x002070d0 ba000000 01000000 7cf82000 6a9e0800 ........|. .j... │ │ 0x002070e0 6dea0900 c5000000 01000000 80f82000 m............. . │ │ 0x002070f0 99650900 6dea0900 d0000000 01000000 .e..m........... │ │ - 0x00207100 84f82000 e5ea0900 1b070900 10000000 .. ............. │ │ - 0x00207110 01000000 88f82000 fb700900 1b070900 ...... ..p...... │ │ + 0x00207100 84f82000 e5ea0900 15ec0800 10000000 .. ............. │ │ + 0x00207110 01000000 88f82000 fb700900 15ec0800 ...... ..p...... │ │ 0x00207120 18000000 01000000 8cf82000 ad120900 .......... ..... │ │ - 0x00207130 1b070900 20000000 01000000 90f82000 .... ......... . │ │ - 0x00207140 f9290800 1b070900 28000000 01000000 .)......(....... │ │ - 0x00207150 94f82000 b44e0800 1b070900 76000000 .. ..N......v... │ │ - 0x00207160 01000000 98f82000 2c360900 1b070900 ...... .,6...... │ │ + 0x00207130 15ec0800 20000000 01000000 90f82000 .... ......... . │ │ + 0x00207140 f9290800 15ec0800 28000000 01000000 .)......(....... │ │ + 0x00207150 94f82000 b44e0800 15ec0800 76000000 .. ..N......v... │ │ + 0x00207160 01000000 98f82000 2c360900 15ec0800 ...... .,6...... │ │ 0x00207170 07010000 01000000 00000000 00000000 ................ │ │ 0x00207180 00000000 00000000 00000000 00000000 ................ │ │ 0x00207190 00000000 00000000 9cf82000 5c360900 .......... .\6.. │ │ 0x002071a0 e3120900 5d040000 01000000 a0f82000 ....]......... . │ │ 0x002071b0 e54e0800 e3120900 bc040000 01000000 .N.............. │ │ 0x002071c0 e54e0800 e3120900 bf040000 03000000 .N.............. │ │ - 0x002071d0 00990800 85d00900 ce820800 0fad1500 ................ │ │ + 0x002071d0 fa7d0800 85d00900 c8670800 0fad1500 .}.......g...... │ │ 0x002071e0 cdad1500 8bae1500 49af1500 07b01500 ........I....... │ │ 0x002071f0 bbb01500 7db11500 00000000 a4f82000 ....}......... . │ │ - 0x00207200 b4b90800 e3120900 1a050000 01000000 ................ │ │ - 0x00207210 a8f82000 f8b90800 29ba0800 1d050000 .. .....)....... │ │ + 0x00207200 ae9e0800 e3120900 1a050000 01000000 ................ │ │ + 0x00207210 a8f82000 f29e0800 239f0800 1d050000 .. .....#....... │ │ 0x00207220 01000000 4dc81500 b9c91500 51cb1500 ....M.......Q... │ │ 0x00207230 bdcc1500 31ce1500 99cf1500 7dd01500 ....1.......}... │ │ 0x00207240 00000000 5dd11500 add21500 29d41500 ....].......)... │ │ 0x00207250 69d51500 c1d61500 91d71500 59d81500 i...........Y... │ │ 0x00207260 00000000 19d91500 65da1500 b1db1500 ........e....... │ │ 0x00207270 75dc1500 39dd1500 fddd1500 bdde1500 u...9........... │ │ 0x00207280 00000000 75df1500 f3e01500 71e21500 ....u.......q... │ │ 0x00207290 b3e31500 fde41500 49e61500 0de71500 ........I....... │ │ 0x002072a0 00000000 cbe71500 3de91500 afea1500 ........=....... │ │ 0x002072b0 e5eb1500 23ed1500 c9ed1500 75ee1500 ....#.......u... │ │ 0x002072c0 00000000 19ef1500 83f01500 edf11500 ................ │ │ 0x002072d0 9ff21500 51f31500 fdf31500 a9f41500 ....Q........... │ │ - 0x002072e0 00000000 acf82000 38eb0900 aec70800 ...... .8....... │ │ - 0x002072f0 20010000 01000000 38eb0900 aec70800 .......8....... │ │ - 0x00207300 8d010000 04000000 00990800 3ef90800 ............>... │ │ - 0x00207310 36b50900 b0f82000 46b50900 aec70800 6..... .F....... │ │ - 0x00207320 17020000 01000000 46b50900 aec70800 ........F....... │ │ - 0x00207330 19020000 01000000 29c80800 3dc80800 ........)...=... │ │ - 0x00207340 44e30800 46b50900 aec70800 81020000 D...F........... │ │ - 0x00207350 04000000 00990800 3ef90800 36b50900 ........>...6... │ │ - 0x00207360 b4f82000 4ef90800 aec70800 d8020000 .. .N........... │ │ - 0x00207370 01000000 b8f82000 14aa0800 aec70800 ...... ......... │ │ + 0x002072e0 00000000 acf82000 38eb0900 a8ac0800 ...... .8....... │ │ + 0x002072f0 20010000 01000000 38eb0900 a8ac0800 .......8....... │ │ + 0x00207300 8d010000 04000000 fa7d0800 38de0800 .........}..8... │ │ + 0x00207310 36b50900 b0f82000 46b50900 a8ac0800 6..... .F....... │ │ + 0x00207320 17020000 01000000 46b50900 a8ac0800 ........F....... │ │ + 0x00207330 19020000 01000000 23ad0800 37ad0800 ........#...7... │ │ + 0x00207340 3ec80800 46b50900 a8ac0800 81020000 >...F........... │ │ + 0x00207350 04000000 fa7d0800 38de0800 36b50900 .....}..8...6... │ │ + 0x00207360 b4f82000 48de0800 a8ac0800 d8020000 .. .H........... │ │ + 0x00207370 01000000 b8f82000 0e8f0800 a8ac0800 ...... ......... │ │ 0x00207380 3c030000 01000000 bcf82000 12370900 <......... ..7.. │ │ - 0x00207390 29ba0800 13050000 01000000 c0f82000 )............. . │ │ - 0x002073a0 fc920800 29ba0800 14050000 01000000 ....)........... │ │ - 0x002073b0 c4f82000 65eb0900 29ba0800 15050000 .. .e...)....... │ │ - 0x002073c0 01000000 c8f82000 7fb50900 29ba0800 ...... .....)... │ │ - 0x002073d0 16050000 01000000 ccf82000 51e30800 .......... .Q... │ │ - 0x002073e0 29ba0800 17050000 01000000 d0f82000 )............. . │ │ - 0x002073f0 57130900 29ba0800 18050000 01000000 W...)........... │ │ - 0x00207400 d4f82000 00c10900 29ba0800 19050000 .. .....)....... │ │ - 0x00207410 01000000 d8f82000 4ac80800 29ba0800 ...... .J...)... │ │ + 0x00207390 239f0800 13050000 01000000 c0f82000 #............. . │ │ + 0x002073a0 f6770800 239f0800 14050000 01000000 .w..#........... │ │ + 0x002073b0 c4f82000 65eb0900 239f0800 15050000 .. .e...#....... │ │ + 0x002073c0 01000000 c8f82000 7fb50900 239f0800 ...... .....#... │ │ + 0x002073d0 16050000 01000000 ccf82000 4bc80800 .......... .K... │ │ + 0x002073e0 239f0800 17050000 01000000 d0f82000 #............. . │ │ + 0x002073f0 57130900 239f0800 18050000 01000000 W...#........... │ │ + 0x00207400 d4f82000 00c10900 239f0800 19050000 .. .....#....... │ │ + 0x00207410 01000000 d8f82000 44ad0800 239f0800 ...... .D...#... │ │ 0x00207420 13050000 01000000 dcf82000 6d350800 .......... .m5.. │ │ - 0x00207430 29ba0800 14050000 01000000 e0f82000 )............. . │ │ - 0x00207440 364f0800 29ba0800 15050000 01000000 6O..)........... │ │ - 0x00207450 e4f82000 ce430800 29ba0800 16050000 .. ..C..)....... │ │ - 0x00207460 01000000 e8f82000 7ef90800 29ba0800 ...... .~...)... │ │ + 0x00207430 239f0800 14050000 01000000 e0f82000 #............. . │ │ + 0x00207440 364f0800 239f0800 15050000 01000000 6O..#........... │ │ + 0x00207450 e4f82000 ce430800 239f0800 16050000 .. ..C..#....... │ │ + 0x00207460 01000000 e8f82000 78de0800 239f0800 ...... .x...#... │ │ 0x00207470 17050000 01000000 ecf82000 62370900 .......... .b7.. │ │ - 0x00207480 29ba0800 18050000 01000000 f0f82000 )............. . │ │ - 0x00207490 fb8d0900 29ba0800 19050000 01000000 ....)........... │ │ - 0x002074a0 f4f82000 b5370900 29ba0800 13050000 .. ..7..)....... │ │ - 0x002074b0 01000000 f8f82000 f0d00900 29ba0800 ...... .....)... │ │ - 0x002074c0 14050000 01000000 fcf82000 4c930800 .......... .L... │ │ - 0x002074d0 29ba0800 15050000 01000000 00f92000 )............. . │ │ - 0x002074e0 55c10900 29ba0800 16050000 01000000 U...)........... │ │ - 0x002074f0 04f92000 a0ba0800 29ba0800 17050000 .. .....)....... │ │ - 0x00207500 01000000 08f92000 61800900 29ba0800 ...... .a...)... │ │ + 0x00207480 239f0800 18050000 01000000 f0f82000 #............. . │ │ + 0x00207490 fb8d0900 239f0800 19050000 01000000 ....#........... │ │ + 0x002074a0 f4f82000 b5370900 239f0800 13050000 .. ..7..#....... │ │ + 0x002074b0 01000000 f8f82000 f0d00900 239f0800 ...... .....#... │ │ + 0x002074c0 14050000 01000000 fcf82000 46780800 .......... .Fx.. │ │ + 0x002074d0 239f0800 15050000 01000000 00f92000 #............. . │ │ + 0x002074e0 55c10900 239f0800 16050000 01000000 U...#........... │ │ + 0x002074f0 04f92000 9a9f0800 239f0800 17050000 .. .....#....... │ │ + 0x00207500 01000000 08f92000 61800900 239f0800 ...... .a...#... │ │ 0x00207510 18050000 01000000 0cf92000 5a260900 .......... .Z&.. │ │ - 0x00207520 29ba0800 19050000 01000000 10f92000 )............. . │ │ - 0x00207530 37710900 aec70800 16010000 01000000 7q.............. │ │ - 0x00207540 14f92000 4f8e0900 aec70800 1a010000 .. .O........... │ │ + 0x00207520 239f0800 19050000 01000000 10f92000 #............. . │ │ + 0x00207530 37710900 a8ac0800 16010000 01000000 7q.............. │ │ + 0x00207540 14f92000 4f8e0900 a8ac0800 1a010000 .. .O........... │ │ 0x00207550 01000000 00000000 00000000 00000000 ................ │ │ 0x00207560 00000000 08000000 00000000 00000000 ................ │ │ 0x00207570 00000000 00000000 00000000 00000000 ................ │ │ 0x00207580 00000000 08000000 00000000 00000000 ................ │ │ 0x00207590 00000000 00000000 00000000 00000000 ................ │ │ 0x002075a0 00000000 00000000 00000000 00000000 ................ │ │ 0x002075b0 08000000 00000000 00000000 d4752000 .............u . │ │ @@ -1140,22 +1140,22 @@ │ │ 0x002077e0 4b361600 08000000 76450a00 00000000 K6......vE...... │ │ 0x002077f0 00000000 14782000 00000000 51361600 .....x .....Q6.. │ │ 0x00207800 55361600 35231600 39231600 3d231600 U6..5#..9#..=#.. │ │ 0x00207810 41231600 08000000 be450a00 04762000 A#.......E...v . │ │ 0x00207820 70762000 c8762000 20772000 78772000 pv ..v . w .xw . │ │ 0x00207830 d0772000 98762000 f0762000 48772000 .w ..v ..v .Hw . │ │ 0x00207840 a0772000 f8772000 44f92000 c4350800 .w ..w .D. ..5.. │ │ - 0x00207850 a0930800 fe010000 01000000 48f92000 ............H. . │ │ + 0x00207850 9a780800 fe010000 01000000 48f92000 .x..........H. . │ │ 0x00207860 d1350800 00000000 4cf92000 ebb50900 .5......L. ..... │ │ 0x00207870 00000000 50f92000 da800900 00000000 ....P. ......... │ │ 0x00207880 00000000 00000000 00000000 00000000 ................ │ │ 0x00207890 00000000 08000000 00000000 00000000 ................ │ │ 0x002078a0 b0782000 00000000 933d1600 993d1600 .x ......=...=.. │ │ 0x002078b0 08000000 e8450a00 00000000 58f92000 .....E......X. . │ │ - 0x002078c0 ca850800 a0930800 46010000 01000000 ........F....... │ │ + 0x002078c0 c46a0800 9a780800 46010000 01000000 .j...x..F....... │ │ 0x002078d0 5cf92000 d1350800 00000000 60f92000 \. ..5......`. . │ │ 0x002078e0 ebb50900 00000000 9cf92000 79a90900 .......... .y... │ │ 0x002078f0 14720900 80000000 01000000 00000000 .r.............. │ │ 0x00207900 00000000 00000000 00000000 00000000 ................ │ │ 0x00207910 00000000 00000000 00000000 00000000 ................ │ │ 0x00207920 08000000 00000000 00000000 00000000 ................ │ │ 0x00207930 99c01600 adc01600 cdc01600 00000000 ................ │ │ @@ -1170,17 +1170,17 @@ │ │ 0x002079c0 3f470a00 b4792000 00000000 e4792000 ?G...y ......y . │ │ 0x002079d0 00000000 fdd01600 0dd11600 11d11600 ................ │ │ 0x002079e0 29d11600 08000000 90470a00 00000000 )........G...... │ │ 0x002079f0 e0f92000 06730900 d2470900 63010000 .. ..s...G..c... │ │ 0x00207a00 01000000 e4f92000 b2c20900 d2470900 ...... ......G.. │ │ 0x00207a10 6f010000 01000000 e8f92000 bf130900 o......... ..... │ │ 0x00207a20 d2470900 7b010000 01000000 ecf92000 .G..{......... . │ │ - 0x00207a30 42940800 d2470900 87010000 01000000 B....G.......... │ │ + 0x00207a30 3c790800 d2470900 87010000 01000000