--- /home/fdroid/fdroiddata/tmp/com.buzbuz.smartautoclicker_53.apk +++ /home/fdroid/fdroiddata/tmp/sigcp_com.buzbuz.smartautoclicker_53.apk ├── /usr/lib/android-sdk/build-tools/debian/apksigner verify --verbose --print-certs {} │┄ error from `/usr/lib/android-sdk/build-tools/debian/apksigner verify --verbose --print-certs {}` (b): │┄ DOES NOT VERIFY │┄ ERROR: APK Signature Scheme v3 signer #1: APK integrity check failed. CHUNKED_SHA256 digest mismatch. Expected: <4afdb88c08ece570e2bc7e2ad8bbba030599632248a56e0420802435209cb5fe>, actual: <634ff073ec90bfcf198b2fa3c6b99c4cba9370f65eeca1f936b9b0b723ec8bbf> │┄ ERROR: APK Signature Scheme v3 signer #1: APK integrity check failed. VERITY_CHUNKED_SHA256 digest mismatch. Expected: <612f466e46f34964b612545ed632642fe1b00935f1710bdbd36040390cf5944684a1b50100000000>, actual: <4baf8ff7e0c15468ded8f6a745844e6276341f0631334baee58da1d65465cda484a1b50100000000> │ @@ -1,16 +0,0 @@ │ -Verifies │ -Verified using v1 scheme (JAR signing): false │ -Verified using v2 scheme (APK Signature Scheme v2): true │ -Verified using v3 scheme (APK Signature Scheme v3): true │ -Verified using v4 scheme (APK Signature Scheme v4): false │ -Verified for SourceStamp: false │ -Number of signers: 1 │ -Signer #1 certificate DN: CN=FDroid, OU=FDroid, O=fdroid.org, L=ORG, ST=ORG, C=UK │ -Signer #1 certificate SHA-256 digest: 63fade675304d03c96cff5c6aac351b005ea14f38a666148723b528c60d651db │ -Signer #1 certificate SHA-1 digest: 395607540776de5090ebc53a455624362a40815b │ -Signer #1 certificate MD5 digest: 8fd7b756f50183638d36beb5c420fbc5 │ -Signer #1 key algorithm: RSA │ -Signer #1 key size (bits): 2048 │ -Signer #1 public key SHA-256 digest: 16456b8b90302aa6336fb87875fe97b4c9bab4dc92bd3531c48567e510149885 │ -Signer #1 public key SHA-1 digest: d3344cc243edc51edc6192bc753b0b4c5472ea03 │ -Signer #1 public key MD5 digest: 1b3ad95a251f47c31cc9273575d9cc5a ├── zipinfo -v {} │ @@ -203,15 +203,15 @@ │ version of encoding software: 0.0 │ minimum file system compatibility required: MS-DOS, OS/2 or NT FAT │ minimum software version required to extract: 0.0 │ compression method: none (stored) │ file security status: not encrypted │ extended local header: no │ file last modified on (DOS date/time): 1981 Jan 1 01:01:02 │ - 32-bit CRC value (hex): 89dcc618 │ + 32-bit CRC value (hex): a4e5495d │ compressed size: 3314792 bytes │ uncompressed size: 3314792 bytes │ length of filename: 31 characters │ length of extra field: 0 bytes │ length of file comment: 0 characters │ disk number on which file begins: disk 1 │ apparent file type: binary │ @@ -323,15 +323,15 @@ │ version of encoding software: 0.0 │ minimum file system compatibility required: MS-DOS, OS/2 or NT FAT │ minimum software version required to extract: 0.0 │ compression method: none (stored) │ file security status: not encrypted │ extended local header: no │ file last modified on (DOS date/time): 1981 Jan 1 01:01:02 │ - 32-bit CRC value (hex): abff6761 │ + 32-bit CRC value (hex): 3ee08fae │ compressed size: 2354496 bytes │ uncompressed size: 2354496 bytes │ length of filename: 33 characters │ length of extra field: 0 bytes │ length of file comment: 0 characters │ disk number on which file begins: disk 1 │ apparent file type: binary │ @@ -443,15 +443,15 @@ │ version of encoding software: 0.0 │ minimum file system compatibility required: MS-DOS, OS/2 or NT FAT │ minimum software version required to extract: 0.0 │ compression method: none (stored) │ file security status: not encrypted │ extended local header: no │ file last modified on (DOS date/time): 1981 Jan 1 01:01:02 │ - 32-bit CRC value (hex): 62c6582a │ + 32-bit CRC value (hex): 818b0adf │ compressed size: 3761504 bytes │ uncompressed size: 3761504 bytes │ length of filename: 25 characters │ length of extra field: 0 bytes │ length of file comment: 0 characters │ disk number on which file begins: disk 1 │ apparent file type: binary │ @@ -563,15 +563,15 @@ │ version of encoding software: 0.0 │ minimum file system compatibility required: MS-DOS, OS/2 or NT FAT │ minimum software version required to extract: 0.0 │ compression method: none (stored) │ file security status: not encrypted │ extended local header: no │ file last modified on (DOS date/time): 1981 Jan 1 01:01:02 │ - 32-bit CRC value (hex): 51c8700b │ + 32-bit CRC value (hex): 7fff3c50 │ compressed size: 3564376 bytes │ uncompressed size: 3564376 bytes │ length of filename: 28 characters │ length of extra field: 0 bytes │ length of file comment: 0 characters │ disk number on which file begins: disk 1 │ apparent file type: binary ├── lib/armeabi-v7a/libopencv_core.so │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ ├── readelf --wide --notes {} │ │ @@ -1,8 +1,8 @@ │ │ │ │ Displaying notes found in: .note.android.ident │ │ Owner Data size Description │ │ Android 0x00000084 NT_VERSION (version) description data: 18 00 00 00 72 32 36 62 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 31 30 39 30 39 31 32 35 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ Owner Data size Description │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: d0c4ebeb891db5ebe9b3a3fb667e01f7b9b464eb │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 3baa5640506fc03aa614e986057fa9e3cedde453 │ ├── strings --all --bytes=8 {} │ │ @@ -4136,79 +4136,14 @@ │ │ OpenCV %d.%d (ABI/API = %d/%d) │ │ │ │ Unsupported type │ │ "$base64$ │ │ is_write_struct_delayed == false │ │ readMore │ │ /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/sum.simd.hpp │ │ -General configuration for OpenCV 4.9.0 ===================================== │ │ - Version control: 3.0.6-dirty │ │ - Platform: │ │ - Timestamp: 2024-10-22T20:13:42Z │ │ - Host: Linux 6.1.0-25-amd64 x86_64 │ │ - Target: Android 1 armv7-a │ │ - CMake: 3.22.1-g37088a8 │ │ - CMake generator: Ninja │ │ - CMake build tool: /opt/android-sdk/cmake/3.22.1/bin/ninja │ │ - Configuration: Release │ │ - CPU/HW features: │ │ - Baseline: NEON │ │ - requested: DETECT │ │ - disabled: ON SSE SSE2 │ │ - C/C++: │ │ - Built as dynamic libs?: YES │ │ - C++ standard: 11 │ │ - C++ Compiler: /opt/android-sdk/ndk/26.1.10909125/toolchains/llvm/prebuilt/linux-x86_64/bin/clang++ (ver 17.0.2) │ │ - C++ flags (Release): -g -DANDROID -fdata-sections -ffunction-sections -funwind-tables -fstack-protector-strong -no-canonical-prefixes -D_FORTIFY_SOURCE=2 -march=armv7-a -mthumb -Wformat -Werror=format-security -Wl,--build-id -fsigned-char -W -Wall -Wreturn-type -Wnon-virtual-dtor -Waddress -Wsequence-point -Wformat -Wformat-security -Wmissing-declarations -Wmissing-prototypes -Wstrict-prototypes -Wundef -Winit-self -Wpointer-arith -Wshadow -Wsign-promo -Wuninitialized -Winconsistent-missing-override -Wno-delete-non-virtual-dtor -Wno-unnamed-type-template-args -Wno-comment -Wno-deprecated-enum-enum-conversion -Wno-deprecated-anon-enum-enum-conversion -fdiagnostics-show-option -Qunused-arguments -ffunction-sections -fdata-sections -fvisibility=hidden -fvisibility-inlines-hidden -O3 -DNDEBUG -DNDEBUG │ │ - C++ flags (Debug): -g -DANDROID -fdata-sections -ffunction-sections -funwind-tables -fstack-protector-strong -no-canonical-prefixes -D_FORTIFY_SOURCE=2 -march=armv7-a -mthumb -Wformat -Werror=format-security -Wl,--build-id -fsigned-char -W -Wall -Wreturn-type -Wnon-virtual-dtor -Waddress -Wsequence-point -Wformat -Wformat-security -Wmissing-declarations -Wmissing-prototypes -Wstrict-prototypes -Wundef -Winit-self -Wpointer-arith -Wshadow -Wsign-promo -Wuninitialized -Winconsistent-missing-override -Wno-delete-non-virtual-dtor -Wno-unnamed-type-template-args -Wno-comment -Wno-deprecated-enum-enum-conversion -Wno-deprecated-anon-enum-enum-conversion -fdiagnostics-show-option -Qunused-arguments -ffunction-sections -fdata-sections -fvisibility=hidden -fvisibility-inlines-hidden -fno-limit-debug-info -O0 -DDEBUG -D_DEBUG │ │ - C Compiler: /opt/android-sdk/ndk/26.1.10909125/toolchains/llvm/prebuilt/linux-x86_64/bin/clang │ │ - C flags (Release): -g -DANDROID -fdata-sections -ffunction-sections -funwind-tables -fstack-protector-strong -no-canonical-prefixes -D_FORTIFY_SOURCE=2 -march=armv7-a -mthumb -Wformat -Werror=format-security -fsigned-char -W -Wall -Wreturn-type -Wnon-virtual-dtor -Waddress -Wsequence-point -Wformat -Wformat-security -Wmissing-declarations -Wmissing-prototypes -Wstrict-prototypes -Wundef -Winit-self -Wpointer-arith -Wshadow -Wsign-promo -Wuninitialized -Winconsistent-missing-override -Wno-delete-non-virtual-dtor -Wno-unnamed-type-template-args -Wno-comment -Wno-deprecated-enum-enum-conversion -Wno-deprecated-anon-enum-enum-conversion -fdiagnostics-show-option -Qunused-arguments -ffunction-sections -fdata-sections -fvisibility=hidden -fvisibility-inlines-hidden -O3 -DNDEBUG -DNDEBUG │ │ - C flags (Debug): -g -DANDROID -fdata-sections -ffunction-sections -funwind-tables -fstack-protector-strong -no-canonical-prefixes -D_FORTIFY_SOURCE=2 -march=armv7-a -mthumb -Wformat -Werror=format-security -fsigned-char -W -Wall -Wreturn-type -Wnon-virtual-dtor -Waddress -Wsequence-point -Wformat -Wformat-security -Wmissing-declarations -Wmissing-prototypes -Wstrict-prototypes -Wundef -Winit-self -Wpointer-arith -Wshadow -Wsign-promo -Wuninitialized -Winconsistent-missing-override -Wno-delete-non-virtual-dtor -Wno-unnamed-type-template-args -Wno-comment -Wno-deprecated-enum-enum-conversion -Wno-deprecated-anon-enum-enum-conversion -fdiagnostics-show-option -Qunused-arguments -ffunction-sections -fdata-sections -fvisibility=hidden -fvisibility-inlines-hidden -fno-limit-debug-info -O0 -DDEBUG -D_DEBUG │ │ - Linker flags (Release): -static-libstdc++ -Wl,--build-id=sha1 -Wl,--no-rosegment -Wl,--no-undefined-version -Wl,--fatal-warnings -Wl,--no-undefined -Qunused-arguments -Wl,--gc-sections -Wl,--as-needed -Wl,--no-undefined -Wl,--gc-sections │ │ - Linker flags (Debug): -static-libstdc++ -Wl,--build-id=sha1 -Wl,--no-rosegment -Wl,--no-undefined-version -Wl,--fatal-warnings -Wl,--no-undefined -Qunused-arguments -Wl,--gc-sections -Wl,--as-needed -Wl,--no-undefined │ │ - ccache: NO │ │ - Precompiled headers: NO │ │ - Extra dependencies: dl m log │ │ - 3rdparty dependencies: │ │ - OpenCV modules: │ │ - To be built: core imgproc │ │ - Disabled: world │ │ - Disabled by dependency: calib3d dnn features2d flann gapi highgui imgcodecs java_bindings_generator js_bindings_generator ml objc_bindings_generator objdetect photo stitching video videoio │ │ - Unavailable: java python2 python3 ts │ │ - Applications: - │ │ - Documentation: NO │ │ - Non-free algorithms: NO │ │ - Android NDK: /opt/android-sdk/ndk/26.1.10909125 (ver 26.1.10909125) │ │ - Android ABI: armeabi-v7a │ │ - NDK toolchain: arm-linux-androideabi-clang │ │ - STL type: c++_static │ │ - Native API level: 24 │ │ - Android SDK: not used, projects are not built │ │ - Media I/O: │ │ - ZLib: z (ver 1.2.13) │ │ - JPEG: build-libjpeg-turbo (ver 2.1.3-62) │ │ - SIMD Support Request: NO │ │ - PNG: build (ver 1.6.37) │ │ - TIFF: build (ver 42 - 4.2.0) │ │ - JPEG 2000: build (ver 2.5.0) │ │ - HDR: YES │ │ - SUNRASTER: YES │ │ - PXM: YES │ │ - PFM: YES │ │ - Video I/O: │ │ - MEDIANDK: YES │ │ - NDK Camera: YES │ │ - Parallel framework: none │ │ - Trace: YES (built-in) │ │ - Other third-party libraries: │ │ - Custom HAL: NO │ │ - Flatbuffers: builtin/3rdparty (23.5.9) │ │ - Python (for build): /usr/bin/python3 │ │ - Install to: /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/.cxx/Release/t1f4h131/armeabi-v7a/install │ │ ------------------------------------------------------------------ │ │ NEON_BF16 │ │ getCacheDirectory │ │ skip auto unloading (disabled): │ │ initializeContextFromVA │ │ unsupported locale for standard input │ │ %H:%M:%S │ │ Ua9enable_ifI │ │ @@ -5455,14 +5390,79 @@ │ │ Unexpected error, unable to switch to this state. │ │ reserveNodeSpace │ │ Double hyphen '--' is not allowed in the comments │ │ fs->eof() │ │ /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/rand.cpp │ │ void cv::hal::split16u(const ushort *, ushort **, int, int) │ │ void cv::hal::split64s(const int64 *, int64 **, int, int) │ │ +General configuration for OpenCV 4.9.0 ===================================== │ │ + Version control: 3.0.6-dirty │ │ + Platform: │ │ + Timestamp: 2024-12-08T01:50:24Z │ │ + Host: Linux 6.1.0-28-amd64 x86_64 │ │ + Target: Android 1 armv7-a │ │ + CMake: 3.22.1-g37088a8 │ │ + CMake generator: Ninja │ │ + CMake build tool: /opt/android-sdk/cmake/3.22.1/bin/ninja │ │ + Configuration: Release │ │ + CPU/HW features: │ │ + Baseline: NEON │ │ + requested: DETECT │ │ + disabled: ON SSE SSE2 │ │ + C/C++: │ │ + Built as dynamic libs?: YES │ │ + C++ standard: 11 │ │ + C++ Compiler: /opt/android-sdk/ndk/26.1.10909125/toolchains/llvm/prebuilt/linux-x86_64/bin/clang++ (ver 17.0.2) │ │ + C++ flags (Release): -g -DANDROID -fdata-sections -ffunction-sections -funwind-tables -fstack-protector-strong -no-canonical-prefixes -D_FORTIFY_SOURCE=2 -march=armv7-a -mthumb -Wformat -Werror=format-security -Wl,--build-id -fsigned-char -W -Wall -Wreturn-type -Wnon-virtual-dtor -Waddress -Wsequence-point -Wformat -Wformat-security -Wmissing-declarations -Wmissing-prototypes -Wstrict-prototypes -Wundef -Winit-self -Wpointer-arith -Wshadow -Wsign-promo -Wuninitialized -Winconsistent-missing-override -Wno-delete-non-virtual-dtor -Wno-unnamed-type-template-args -Wno-comment -Wno-deprecated-enum-enum-conversion -Wno-deprecated-anon-enum-enum-conversion -fdiagnostics-show-option -Qunused-arguments -ffunction-sections -fdata-sections -fvisibility=hidden -fvisibility-inlines-hidden -O3 -DNDEBUG -DNDEBUG │ │ + C++ flags (Debug): -g -DANDROID -fdata-sections -ffunction-sections -funwind-tables -fstack-protector-strong -no-canonical-prefixes -D_FORTIFY_SOURCE=2 -march=armv7-a -mthumb -Wformat -Werror=format-security -Wl,--build-id -fsigned-char -W -Wall -Wreturn-type -Wnon-virtual-dtor -Waddress -Wsequence-point -Wformat -Wformat-security -Wmissing-declarations -Wmissing-prototypes -Wstrict-prototypes -Wundef -Winit-self -Wpointer-arith -Wshadow -Wsign-promo -Wuninitialized -Winconsistent-missing-override -Wno-delete-non-virtual-dtor -Wno-unnamed-type-template-args -Wno-comment -Wno-deprecated-enum-enum-conversion -Wno-deprecated-anon-enum-enum-conversion -fdiagnostics-show-option -Qunused-arguments -ffunction-sections -fdata-sections -fvisibility=hidden -fvisibility-inlines-hidden -fno-limit-debug-info -O0 -DDEBUG -D_DEBUG │ │ + C Compiler: /opt/android-sdk/ndk/26.1.10909125/toolchains/llvm/prebuilt/linux-x86_64/bin/clang │ │ + C flags (Release): -g -DANDROID -fdata-sections -ffunction-sections -funwind-tables -fstack-protector-strong -no-canonical-prefixes -D_FORTIFY_SOURCE=2 -march=armv7-a -mthumb -Wformat -Werror=format-security -fsigned-char -W -Wall -Wreturn-type -Wnon-virtual-dtor -Waddress -Wsequence-point -Wformat -Wformat-security -Wmissing-declarations -Wmissing-prototypes -Wstrict-prototypes -Wundef -Winit-self -Wpointer-arith -Wshadow -Wsign-promo -Wuninitialized -Winconsistent-missing-override -Wno-delete-non-virtual-dtor -Wno-unnamed-type-template-args -Wno-comment -Wno-deprecated-enum-enum-conversion -Wno-deprecated-anon-enum-enum-conversion -fdiagnostics-show-option -Qunused-arguments -ffunction-sections -fdata-sections -fvisibility=hidden -fvisibility-inlines-hidden -O3 -DNDEBUG -DNDEBUG │ │ + C flags (Debug): -g -DANDROID -fdata-sections -ffunction-sections -funwind-tables -fstack-protector-strong -no-canonical-prefixes -D_FORTIFY_SOURCE=2 -march=armv7-a -mthumb -Wformat -Werror=format-security -fsigned-char -W -Wall -Wreturn-type -Wnon-virtual-dtor -Waddress -Wsequence-point -Wformat -Wformat-security -Wmissing-declarations -Wmissing-prototypes -Wstrict-prototypes -Wundef -Winit-self -Wpointer-arith -Wshadow -Wsign-promo -Wuninitialized -Winconsistent-missing-override -Wno-delete-non-virtual-dtor -Wno-unnamed-type-template-args -Wno-comment -Wno-deprecated-enum-enum-conversion -Wno-deprecated-anon-enum-enum-conversion -fdiagnostics-show-option -Qunused-arguments -ffunction-sections -fdata-sections -fvisibility=hidden -fvisibility-inlines-hidden -fno-limit-debug-info -O0 -DDEBUG -D_DEBUG │ │ + Linker flags (Release): -static-libstdc++ -Wl,--build-id=sha1 -Wl,--no-rosegment -Wl,--no-undefined-version -Wl,--fatal-warnings -Wl,--no-undefined -Qunused-arguments -Wl,--gc-sections -Wl,--as-needed -Wl,--no-undefined -Wl,--gc-sections │ │ + Linker flags (Debug): -static-libstdc++ -Wl,--build-id=sha1 -Wl,--no-rosegment -Wl,--no-undefined-version -Wl,--fatal-warnings -Wl,--no-undefined -Qunused-arguments -Wl,--gc-sections -Wl,--as-needed -Wl,--no-undefined │ │ + ccache: NO │ │ + Precompiled headers: NO │ │ + Extra dependencies: dl m log │ │ + 3rdparty dependencies: │ │ + OpenCV modules: │ │ + To be built: core imgproc │ │ + Disabled: world │ │ + Disabled by dependency: calib3d dnn features2d flann gapi highgui imgcodecs java_bindings_generator js_bindings_generator ml objc_bindings_generator objdetect photo stitching video videoio │ │ + Unavailable: java python2 python3 ts │ │ + Applications: - │ │ + Documentation: NO │ │ + Non-free algorithms: NO │ │ + Android NDK: /opt/android-sdk/ndk/26.1.10909125 (ver 26.1.10909125) │ │ + Android ABI: armeabi-v7a │ │ + NDK toolchain: arm-linux-androideabi-clang │ │ + STL type: c++_static │ │ + Native API level: 24 │ │ + Android SDK: not used, projects are not built │ │ + Media I/O: │ │ + ZLib: z (ver 1.2.13) │ │ + JPEG: build-libjpeg-turbo (ver 2.1.3-62) │ │ + SIMD Support Request: NO │ │ + PNG: build (ver 1.6.37) │ │ + TIFF: build (ver 42 - 4.2.0) │ │ + JPEG 2000: build (ver 2.5.0) │ │ + HDR: YES │ │ + SUNRASTER: YES │ │ + PXM: YES │ │ + PFM: YES │ │ + Video I/O: │ │ + MEDIANDK: YES │ │ + NDK Camera: YES │ │ + Parallel framework: none │ │ + Trace: YES (built-in) │ │ + Other third-party libraries: │ │ + Custom HAL: NO │ │ + Flatbuffers: builtin/3rdparty (23.5.9) │ │ + Python (for build): /usr/bin/python3 │ │ + Install to: /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/.cxx/Release/t1f4h131/armeabi-v7a/install │ │ +----------------------------------------------------------------- │ │ Autotrace call │ │ key_ != -1 && "Can't fetch data from terminated TLS container." │ │ AVX512ER │ │ AVX512-CNL │ │ OpenCV parent region exceeds children count. Bailout │ │ ,skip=%d │ │ LogTag *cv::utils::logging::LogTagManager::get(const std::string &) │ ├── readelf --wide --decompress --string-dump=.rodata {} │ │ @@ -158,19 +158,1580 @@ │ │ [ 18e5] "$base64$ │ │ [ 18ef] is_write_struct_delayed == false │ │ [ 1910] readMore │ │ [ 1919] ---\n │ │ [ 191e] !!%s │ │ [ 1923] fill │ │ [ 1928] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/sum.simd.hpp │ │ - [ 199f] General configuration for OpenCV 4.9.0 =====================================\n │ │ + [ 199e] error │ │ + [ 19a4] NEON_BF16 │ │ + [ 19ae] RVV │ │ + [ 19b2] kb │ │ + [ 19b5] getCacheDirectory │ │ + [ 19c7] skip auto unloading (disabled): │ │ + [ 19e8] initializeContextFromVA │ │ + [ 1a00] vfp │ │ + [ 1a04] vfpv4 │ │ + [ 1a0a] abe │ │ + [ 1a0e] unsupported locale for standard input │ │ + [ 1a34] %H:%M:%S │ │ + [ 1a3d] ___Z │ │ + [ 1a42] Ua9enable_ifI │ │ + [ 1a50] non-virtual thunk to │ │ + [ 1a66] sZ │ │ + [ 1a69] operator delete[] │ │ + [ 1a7b] operator delete │ │ + [ 1a8b] operator<=> │ │ + [ 1a97] unsigned int │ │ + [ 1aa4] void *(anonymous namespace)::fallback_malloc(size_t) │ │ + [ 1ad9] r7 │ │ + [ 1adc] s27 │ │ + [ 1ae0] void cv::max(const UMat &, const UMat &, UMat &) │ │ + [ 1b11] src1.size == dst.size && src1.channels() == dst.channels() │ │ + [ 1b4c] The operation is neither 'array op array' (where arrays have the same size and type), nor 'array op scalar', nor 'scalar op array' │ │ + [ 1bcf] (mtype == CV_8U || mtype == CV_8S) && _mask.sameSize(*psrc1) │ │ + [ 1c0c] void cv::hal::cpu_baseline::max16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int) │ │ + [ 1c7b] void cv::hal::cpu_baseline::cmp8s(const schar *, size_t, const schar *, size_t, uchar *, size_t, int, int, int) │ │ + [ 1ceb] void cv::hal::cpu_baseline::recip32f(const float *, size_t, float *, size_t, int, int, const double *) │ │ + [ 1d52] void cv::hal::sub32s(const int *, size_t, const int *, size_t, int *, size_t, int, int, void *) │ │ + [ 1db2] void cv::hal::or8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ + [ 1e16] void cv::hal::div8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, void *) │ │ + [ 1e7b] 0 │ │ + [ 1e7d] The output header should be CvMat or CvMatND │ │ + [ 1eaa] null pointer to header │ │ + [ 1ec1] cvInitImageHeader │ │ + [ 1ed3] BGRA │ │ + [ 1ed8] get │ │ + [ 1edc] fast_allocate │ │ + [ 1eea] CV_8U │ │ + [ 1ef0] greater than or equal to │ │ + [ 1f09] x │ │ + [ 1f0e] ERRORS:\n │ │ + %s\n │ │ + [ 1f1a] minimize │ │ + [ 1f23] void cv::cpu_baseline::cvt8u32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 1f90] void cv::cpu_baseline::cvt32s32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 1ffe] len > 0 │ │ + [ 2006] requested size is negative or too big │ │ + [ 202c] cvGetSeqReaderPos │ │ + [ 203e] cvSeqPop │ │ + [ 2047] block != seq->first->prev │ │ + [ 2061] Invalid sequence header │ │ + [ 2079] The vertex does not belong to the graph │ │ + [ 20a1] bool cv::eigen(InputArray, OutputArray, OutputArray) │ │ + [ 20d6] (size_t)eigenvectors64f.rows == n │ │ + [ 20f8] asRowMatrix │ │ + [ 2104] coeffs0.rows == 1 || coeffs0.cols == 1 │ │ + [ 212b] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/mathfuncs_core.simd.hpp │ │ + [ 21ac] (type == (((5) & ((1 << 3) - 1)) + (((1)-1) << 3)) || type == (((6) & ((1 << 3) - 1)) + (((1)-1) << 3)) || type == (((5) & ((1 << 3) - 1)) + (((2)-1) << 3)) || type == (((6) & ((1 << 3) - 1)) + (((2)-1) << 3))) │ │ + [ 227f] void cv::transform(InputArray, OutputArray, InputArray) │ │ + [ 22b7] mean0.data == mean.data │ │ + [ 22cf] 2 │ │ + [ 22d1] centers.cols == data.cols │ │ + [ 22eb] int cv::hal::LU32f(float *, size_t, int, float *, size_t, int) │ │ + [ 232a] MatExpr cv::min(double, const Mat &) │ │ + [ 234f] MatExpr cv::max(double, const Mat &) │ │ + [ 2374] virtual void cv::MatOp_GEMM::transpose(const MatExpr &, MatExpr &) const │ │ + [ 23bd] Unsupported combination of input and output array formats │ │ + [ 23f7] ptr │ │ + [ 23fb] inp.data != out.data │ │ + [ 2410] sizes[j] │ │ + [ 2419] mtype == type0 || (CV_MAT_CN(mtype) == CV_MAT_CN(type0) && ((1 << type0) & fixedDepthMask) != 0) │ │ + [ 247a] void cv::hal::merge64s(const int64 **, int64 *, int, int) │ │ + [ 24b4] plugin(s) for │ │ + [ 24c4] plugin API level (%d) != OpenCV API level (%d) │ │ + [ 24f3] Appending data to compressed file is not implemented │ │ + [ 2528] make_write_struct_delayed │ │ + [ 2542] !fs_impl->write_stack.empty() │ │ + [ 2560] tp == STRING || tp == SEQ || tp == MAP │ │ + [ 2587] cnt > 0U │ │ + [ 2590] An attempt to add element without a key to a map, or add element with key to sequence │ │ + [ 25e6] Unexpected character │ │ + [ 25fb] OpenCV persistence doesn't support very long lines │ │ + [ 262e] Invalid escape character │ │ + [ 2647] elements with keys can not be written to sequence │ │ + [ 2679] Too long string literal │ │ + [ 2691] void cv::hal::cpu_baseline::split8u(const uchar *, uchar **, int, int) │ │ + [ 26d8] int cv::cpu_baseline::sum8s(const schar *, const uchar *, int *, int, int) │ │ + [ 2723] int cv::cpu_baseline::sum16u(const ushort *, const uchar *, int *, int, int) │ │ + [ 2770] int cv::cpu_baseline::sum32f(const float *, const uchar *, double *, int, int) │ │ + [ 27bf] len >= 0 && "Check format string for errors" │ │ + [ 27ec] Sizes of input arguments do not match │ │ + [ 2812] AVX2 │ │ + [ 2817] AVX5124FMAPS │ │ + [ 2824] AVX512-SKX │ │ + [ 282f] Region │ │ + [ 2836] traceArg │ │ + [ 283f] #description: OpenCV trace file │ │ + [ 285f] dst.u │ │ + [ 2865] bool cv::utils::fs::createDirectory(const cv::String &) │ │ + [ 289d] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/utils/samples.cpp │ │ + [ 2918] OpenCV samples: Can't find required data file: %s │ │ + [ 294a] recursive_mutex constructor failed │ │ + [ 296d] %Lf │ │ + [ 2971] __cxa_guard_acquire │ │ + [ 2985] typeinfo for │ │ + [ 2993] auto │ │ + [ 2998] operator& │ │ + [ 29a2] operator++ │ │ + [ 29ad] char │ │ + [ 29b2] T &(anonymous namespace)::itanium_demangle::PODSmallVector<(anonymous namespace)::itanium_demangle::PODSmallVector<(anonymous namespace)::itanium_demangle::Node *, 8> *, 4>::back() [T = (anonymous namespace)::itanium_demangle::PODSmallVector<(anonymous namespace)::itanium_demangle::Node *, 8> *, N = 4] │ │ + [ 2ae2] void (anonymous namespace)::itanium_demangle::PODSmallVector<(anonymous namespace)::itanium_demangle::ForwardTemplateReference *, 4>::dropBack(size_t) [T = (anonymous namespace)::itanium_demangle::ForwardTemplateReference *, N = 4] │ │ + [ 2bca] void (anonymous namespace)::itanium_demangle::PODSmallVector<(anonymous namespace)::itanium_demangle::Node *, 32>::dropBack(size_t) [T = (anonymous namespace)::itanium_demangle::Node *, N = 32] │ │ + [ 2c8c] Dx │ │ + [ 2c8f] s21 │ │ + [ 2c93] d3 │ │ + [ 2c96] basic_string │ │ + [ 2ca3] void cv::hal::cpu_baseline::max8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int) │ │ + [ 2d0e] void cv::hal::cpu_baseline::max32f(const float *, size_t, const float *, size_t, float *, size_t, int, int) │ │ + [ 2d7a] void cv::hal::cpu_baseline::addWeighted16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, const double *) │ │ + [ 2e01] void cv::hal::min8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ + [ 2e66] void cv::hal::max32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, void *) │ │ + [ 2ecc] void cv::hal::absdiff32s(const int *, size_t, const int *, size_t, int *, size_t, int, int, void *) │ │ + [ 2f30] void cv::hal::mul64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ + [ 2f99] cvRawDataToScalar │ │ + [ 2fab] index is out of range │ │ + [ 2fc1] Unsupported format │ │ + [ 2fd4] wait_for │ │ + [ 2fdd] ~Impl │ │ + [ 2fe3] flags=0x%08llx │ │ + [ 2ff3] ] │ │ + [ 2ff5] │ │ + [ 3004] -- │ │ + [ 3007] void cv::hal::addRNGBias64f(double *, const double *, int) │ │ + [ 3042] void cv::cpu_baseline::cvt8s32s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 30af] void cv::cpu_baseline::cvt16s64f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 311d] setFields │ │ + [ 3127] Invalid destination sequence header │ │ + [ 314b] cvGraphRemoveVtxByPtr │ │ + [ 3161] cvFindGraphEdge │ │ + [ 3171] cvGraphAddEdgeByPtr │ │ + [ 3185] std::min(_step.cols, _step.rows) == 1 && std::max(_step.cols, _step.rows) >= 2 && _step.type() == CV_64FC1 │ │ + [ 31f0] src.rows == src.cols │ │ + [ 3205] w.type() == type && (w.size() == cv::Size(nm,1) || w.size() == cv::Size(1, nm) || w.size() == cv::Size(nm, nm) || w.size() == cv::Size(n, m)) │ │ + [ 3293] eigenNonSymmetric │ │ + [ 32a5] pt == NULL │ │ + [ 32b0] (coeffs.size() == Size(n0, 1) || coeffs.size() == Size(n0+1, 1) || coeffs.size() == Size(1, n0) || coeffs.size() == Size(1, n0+1)) │ │ + [ 3333] _r.data == _r0.data │ │ + [ 3347] void cv::hal::cpu_baseline::magnitude32f(const float *, const float *, float *, int) │ │ + [ 339c] func && "Not supported" │ │ + [ 33b4] void cv::hal::gemm64f(const double *, size_t, const double *, size_t, double, const double *, size_t, double, double *, size_t, int, int, int, int) │ │ + [ 3448] data[i].type() == type │ │ + [ 345f] (delta.cols == src.cols || delta.cols == 1) │ │ + [ 348b] _step >= minstep │ │ + [ 349c] step[dims-1] == (size_t)CV_ELEM_SIZE(flags) │ │ + [ 34c8] r == Range::all() || (0 <= r.start && r.start < r.end && r.end <= m.size[i]) │ │ + [ 3515] pop_back │ │ + [ 351e] is_m3_vector │ │ + [ 352b] img->dataOrder == IPL_DATA_ORDER_PIXEL │ │ + [ 3552] static MatExpr cv::Mat::zeros(int, int, int) │ │ + [ 357f] arrays[i] != 0 │ │ + [ 358e] m != 0 && _idx │ │ + [ 359d] void cv::sortIdx(InputArray, OutputArray, int) │ │ + [ 35cc] void cv::flipND(InputArray, OutputArray, int) │ │ + [ 35fa] You should explicitly call download method for cuda::GpuMat object │ │ + [ 363d] getUMatVector │ │ + [ 364b] int cv::_InputArray::sizend(int *, int) const │ │ + [ 3679] i >= 0 && i < sz.height │ │ + [ 3691] !fixedType() || ((UMat*)obj)->type() == mtype │ │ + [ 36bf] k == UMAT │ │ + [ 36c9] cn <= 4 && func != 0 │ │ + [ 36de] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/merge.simd.hpp │ │ + [ 3756] _src2.type() │ │ + [ 3763] /sys/devices/system/cpu/online │ │ + [ 3782] core(parallel): Enabled backends( │ │ + [ 37a4] checkCompatibility │ │ + [ 37b7] plugin_api_ │ │ + [ 37c3] data.channels() == 1 │ │ + [ 37d8] Invalid data type specification │ │ + [ 37f8] %YAML:1.0\n │ │ + ---\n │ │ + [ 3807] fmt == FileStorage::FORMAT_JSON │ │ + [ 3827] buf │ │ + [ 382b] ofs <= fs_data_blksz[blockIdx] │ │ + [ 384a] getEmitter │ │ + [ 3855] ...\n │ │ + [ 385a] Unsupported YAML version (it must be 1.x) │ │ + [ 3884] --- │ │ + [ 3888] Too long string or a last string w/o newline │ │ + [ 38b5] _arr.dims <= 2 │ │ + [ 38c4] Scalar cv::sum(InputArray) │ │ + [ 38df] > │ │ + [ 38e2] Iterations do not converge │ │ + [ 38fd] AVX512BITALG │ │ + [ 390a] we │ │ + [ 390d] data == datastart │ │ + [ 391f] handle │ │ + [ 3926] sdk/etc │ │ + [ 392e] pImpl->unlock_shared() │ │ + [ 3945] OFF │ │ + [ 3949] CPU revision │ │ + [ 3956] vfpv3d16 │ │ + [ 395f] terminating │ │ + [ 396b] invocation function for block in │ │ + [ 398d] operator new[] │ │ + [ 399c] operator|= │ │ + [ 39a7] reinterpret_cast │ │ + [ 39b8] Res.startsWith("operator") && "operator name does not start with 'operator'" │ │ + [ 3a05] Ut │ │ + [ 3a08] fL │ │ + [ 3a0b] OE │ │ + [ 3a0e] r5 │ │ + [ 3a11] s15 │ │ + [ 3a15] s25 │ │ + [ 3a19] s29 │ │ + [ 3a1d] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/algorithm.cpp │ │ + [ 3a94] void cv::absdiff(InputArray, InputArray, OutputArray) │ │ + [ 3aca] cvAnd │ │ + [ 3ad0] src1.size == dst.size && dst.type() == CV_8U │ │ + [ 3afd] cvInRange │ │ + [ 3b07] void cv::hal::cpu_baseline::sub8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int) │ │ + [ 3b72] void cv::hal::cpu_baseline::div16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, const double *) │ │ + [ 3bee] void cv::hal::max32s(const int *, size_t, const int *, size_t, int *, size_t, int, int, void *) │ │ + [ 3c4e] cmp_loop_nosimd │ │ + [ 3c5e] Overflow for imageSize │ │ + [ 3c75] cvGetDiag │ │ + [ 3c7f] COI is not supported │ │ + [ 3c94] dims(0)=%d │ │ + [ 3ca0] !blocks.empty() │ │ + [ 3cb0] ( │ │ + [ 3cb3] Missing parameter #%d\n │ │ + [ 3cca] unknown │ │ + [ 3cd2] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/conjugate_gradient.cpp │ │ + [ 3d52] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/convert.simd.hpp │ │ + [ 3dcc] void cv::hal::cvt16f32f(const float16_t *, float *, int) │ │ + [ 3e05] void cv::cpu_baseline::cvt32f32s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 3e73] void cv::cpu_baseline::cvt64f32s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 3ee1] convertScaleAbs │ │ + [ 3ef1] src.channels() == 1 && src.dims == 2 │ │ + [ 3f16] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/cuda_gpu_mat.cpp │ │ + [ 3f90] Storage block size is too small to fit the sequence elements │ │ + [ 3fcd] cvSetAdd │ │ + [ 3fd6] Invalid graph pointer │ │ + [ 3fec] block->count % seq->elem_size == 0 && block->count > 0 │ │ + [ 4023] DFT │ │ + [ 4027] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/kmeans.cpp │ │ + [ 409b] int cv::LU(float *, size_t, int, float *, size_t, int) │ │ + [ 40d2] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/lapack.cpp │ │ + [ 4146] int cv::LU(double *, size_t, int, double *, size_t, int) │ │ + [ 417f] method == DECOMP_LU || method == DECOMP_SVD || method == DECOMP_EIG || method == DECOMP_CHOLESKY || method == DECOMP_QR │ │ + [ 41f7] static void cv::SVD::compute(InputArray, OutputArray, OutputArray, OutputArray, int) │ │ + [ 424c] InputArray Datatype %d is not supported. │ │ + [ 4275] OpenCV/4.9.0 │ │ + [ 4282] z_.type() │ │ + [ 428c] float cv::cubeRoot(float) │ │ + [ 42a6] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/mathfuncs.cpp │ │ + [ 431d] cvPolarToCart │ │ + [ 432b] double cv::solvePoly(InputArray, OutputArray, int) │ │ + [ 435e] void cv::hal::cpu_baseline::exp32f(const float *, float *, int) │ │ + [ 439e] void cv::hal::cpu_baseline::exp64f(const double *, double *, int) │ │ + [ 43e0] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matmul.dispatch.cpp │ │ + [ 445d] src.channels() == 1 │ │ + [ 4471] double cv::Mat::dot(InputArray) const │ │ + [ 4497] GEMM_TransposeBlock │ │ + [ 44ab] copy │ │ + [ 44b0] s >= 0 │ │ + [ 44b7] 0 <= _colRange.start && _colRange.start <= _colRange.end && _colRange.end <= m.cols │ │ + [ 450b] _cn <= CV_CN_MAX │ │ + [ 451c] Copy dimension (which has zero size) is not present in source matrix │ │ + [ 4561] static MatExpr cv::Mat::eye(int, int, int) │ │ + [ 458c] src.data != dst.data │ │ + [ 45a1] _src.dims() <= 2 && esz <= 32 │ │ + [ 45bf] New order should be a valid permutation of the old one │ │ + [ 45f6] getGpuMatVector │ │ + [ 4606] size │ │ + [ 460b] step │ │ + [ 4610] sz │ │ + [ 4613] k == MAT │ │ + [ 461c] array([ │ │ + [ 4624] . SKIP │ │ + [ 462b] core(parallel): plugin is incompatible (can't be initialized): │ │ + [ 466b] core(parallel): NOTE: some functionality may be unavailable due to lack of support by plugin implementation │ │ + [ 46d7] .Inf │ │ + [ 46dc] type == FileNode::SEQ || type == FileNode::MAP │ │ + [ 470b] convertToCollection │ │ + [ 471f] isMap() │ │ + [ 4727] ABCDEFGHIJKLMNOPQRSTUVWXYZabcdefghijklmnopqrstuvwxyz0123456789+/ │ │ + [ 4768] '"' - right-quote of string is missing │ │ + [ 478f] Value 'null' is not supported by this parser │ │ + [ 47bc] getBase64Row │ │ + [ 47c9] dt │ │ + [ 47cc] Invalid character in the symbol entity name │ │ + [ 47f8] Invalid or unsupported syntax │ │ + [ 4816] Multi-line text literals are not supported │ │ + [ 4841] Unsupported format or combination of formats │ │ + [ 486e] calling android_getCpuFeatures() ... Done (%llx) │ │ + [ 489f] AVX512-COMMON │ │ + [ 48ad] ID=%3d (%s) - NOT AVAILABLE\n │ │ + [ 48ce] OPENCV: Trying to disable unavailable CPU feature on the current platform: '%s'.\n │ │ + [ 4920] data.empty() │ │ + [ 492d] Exception: %s\n │ │ + [ 493c] utils::findDataFile(): trying install path: │ │ + [ 4969] OK │ │ + [ 496c] Hardware │ │ + [ 4975] L │ │ + [ 4977] time_get_byname failed to construct for │ │ + [ 49a0] operator, │ │ + [ 49aa] operator-> │ │ + [ 49b5] Tt │ │ + [ 49b8] Parser->TemplateParams.size() >= OldNumTemplateParamLists │ │ + [ 49f2] DC │ │ + [ 49f5] _Unwind_VRS_Pop │ │ + [ 4a05] r3 │ │ + [ 4a08] s8 │ │ + [ 4a0b] s17 │ │ + [ 4a0f] Failed to allocate %llu bytes │ │ + [ 4a2d] The upper boundary is neither an array of the same size and same type as src, nor a scalar │ │ + [ 4a88] cvCmp │ │ + [ 4a8e] cvMax │ │ + [ 4a94] void cv::hal::cpu_baseline::sub8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int) │ │ + [ 4aff] void cv::hal::cpu_baseline::max8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int) │ │ + [ 4b6a] void cv::hal::cpu_baseline::absdiff32f(const float *, size_t, const float *, size_t, float *, size_t, int, int) │ │ + [ 4bda] void cv::hal::cpu_baseline::or8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int) │ │ + [ 4c44] void cv::hal::cpu_baseline::addWeighted64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, const double *) │ │ + [ 4ccb] void cv::hal::add8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ + [ 4d30] void cv::hal::absdiff16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ + [ 4d9d] void cv::hal::absdiff32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, void *) │ │ + [ 4e07] void cv::hal::cmp16s(const short *, size_t, const short *, size_t, uchar *, size_t, int, int, void *) │ │ + [ 4e6d] void cv::hal::addWeighted16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ + [ 4ede] cvScalarToRawData │ │ + [ 4ef0] rect.width >= 0 && rect.height >= 0 && rect.x < image->width && rect.y < image->height && rect.x + rect.width >= (int)(rect.width > 0) && rect.y + rect.height >= (int)(rect.height > 0) │ │ + [ 4fa9] _nidx.needed() == (K > 0) │ │ + [ 4fc3] error in split_range_string( │ │ + [ 4fe0] void cv::cpu_baseline::cvt64f8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 504d] void cv::cpu_baseline::cvt16u8s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 50ba] void cv::cpu_baseline::cvt16u32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 5128] void cv::Mat::copyTo(OutputArray, InputArray) const │ │ + [ 515c] src.depth() == dst.depth() && src.size == dst.size │ │ + [ 518f] cvSeqSearch │ │ + [ 519b] cvCreateSet │ │ + [ 51a7] cvGraphRemoveEdgeByPtr │ │ + [ 51be] The sequence has NULL storage pointer │ │ + [ 51e4] CCSIDFT │ │ + [ 51ec] Wrong shapes for given matrices. Was size(src) = (%d,%d), size(W) = (%d,%d). │ │ + [ 5239] save │ │ + [ 523e] Constr_.type()==CV_64FC1 || Constr_.type()==CV_32FC1 │ │ + [ 5273] z_.type() == CV_64FC1 || z_.type() == CV_32FC1 || z_.type() == CV_32SC1 │ │ + [ 52bb] int cv::solveCubic(InputArray, OutputArray) │ │ + [ 52e7] transform │ │ + [ 52f1] len == icovar.rows && len == icovar.cols │ │ + [ 531a] mulTransposed │ │ + [ 5328] D.type() == A.type() │ │ + [ 533d] evects0.rows == ecount0 │ │ + [ 5355] sz[i] <= (size_t)INT_MAX │ │ + [ 536e] The reduced dimensionality index is out of range │ │ + [ 539f] virtual void cv::MatOp::add(const MatExpr &, const MatExpr &, MatExpr &) const │ │ + [ 53ee] CV_MAT_CN(_type) == e.a.channels() │ │ + [ 5411] checkOperandsExist │ │ + [ 5424] void cv::vconcat(InputArray, InputArray, OutputArray) │ │ + [ 545a] -ndim │ │ + [ 5460] Unknown/unsupported array type │ │ + [ 547f] !fixedSize() || ((cuda::HostMem*)obj)->size() == Size(_cols, _rows) │ │ + [ 54c3] Can't reallocate UMat with locked size (probably due to misused 'const' modifier) │ │ + [ 5515] d == 2 && (sizes[0] == 1 || sizes[1] == 1 || sizes[0]*sizes[1] == 0) │ │ + [ 555a] k == STD_VECTOR_MAT || k == STD_ARRAY_MAT │ │ + [ 5584] getUMatRef │ │ + [ 558f] k == CUDA_GPU_MAT │ │ + [ 55a1] _mask.empty() || _mask.type() == CV_8UC1 │ │ + [ 55ca] depth == CV_16S || depth == CV_32S || depth == CV_32F || depth == CV_64F │ │ + [ 5613] convertFromGLTexture2D │ │ + [ 562a] core(parallel): Available backends( │ │ + [ 564e] , sorted by priority): │ │ + [ 5666] readPrioritySettings │ │ + [ 567b] ', file: │ │ + [ 5685] values │ │ + [ 568c] fmt_pairs != 0 && max_len > 0 │ │ + [ 56aa] Could not find in the end of file.\n │ │ + [ 56e0] ...\n │ │ + ---\n │ │ + [ 56e9] resizeWriteBuffer │ │ + [ 56fb] p != 0 │ │ + [ 5702] At present, output Base64 data only. │ │ + [ 5727] Key must start with a letter or _ │ │ + [ 5749] Invalid closing tag for deviceCopyObsolete() || u->copyOnMap() │ │ + [ 57c2] utils::findDataFile('%s', %s) │ │ + [ 57e0] configuration override: │ │ + [ 57fa] Specified non-existed directory, creating OpenCV sub-directory for caching purposes: │ │ + [ 5850] ERROR │ │ + [ 5856] void cv::utils::logging::LogTagManager::assign(const std::string &, LogTag *) │ │ + [ 58a4] fullNameResult.m_findCrossReferences │ │ + [ 58c9] ') => ' │ │ + [ 58d1] char *__cxxabiv1::__cxa_demangle(const char *, char *, size_t *, int *) │ │ + [ 5919] gs │ │ + [ 591c] operator> │ │ + [ 5926] !empty() │ │ + [ 592f] srN │ │ + [ 5933] sr │ │ + [ 5936] _Unwind_Resume │ │ + [ 5945] unsupported arm register │ │ + [ 595e] s6 │ │ + [ 5961] s12 │ │ + [ 5965] d12 │ │ + [ 5969] Invalid sparse array header │ │ + [ 5985] cvReleaseData │ │ + [ 5993] Only continuous nD arrays are supported here │ │ + [ 59c0] Unrecognized or unsupported array type │ │ + [ 59e7] cvReshape │ │ + [ 59f1] K == 1 && update == 0 && mask.empty() │ │ + [ 5a17] OPENCV_DOWNLOADS_CACHE_DIR │ │ + [ 5a32] CV_16S │ │ + [ 5a39] getByIndex │ │ + [ 5a44] Usage: %s [params] │ │ + [ 5a58] MIN(x_mat.rows,x_mat.cols)==1 │ │ + [ 5a76] void cv::hal::cpu_baseline::cvt16f32f(const float16_t *, float *, int) │ │ + [ 5abd] void cv::hal::cpu_baseline::cvt32f16f(const float *, float16_t *, int) │ │ + [ 5b04] void cv::cpu_baseline::cvt64f8s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 5b71] void cv::cpu_baseline::cvt64f32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 5bdf] void cv::cpu_baseline::cvt8u16f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 5c4c] cvSplit │ │ + [ 5c54] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/convert_scale.dispatch.cpp │ │ + [ 5cd8] Mat &cv::Mat::setTo(InputArray, InputArray) │ │ + [ 5d04] (coi1 != 0 || src.channels() == 1) && (coi2 != 0 || dst.channels() == 1) │ │ + [ 5d4d] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/datastructs.cpp │ │ + [ 5dc6] cvRestoreMemStoragePos │ │ + [ 5ddd] cvFlushSeqWriter │ │ + [ 5dee] delta > 0 │ │ + [ 5df8] edge->flags >= 0 │ │ + [ 5e09] edge != 0 │ │ + [ 5e13] nf < 34 │ │ + [ 5e1b] c.tab_size == n │ │ + [ 5e2b] void cv::glob(String, std::vector &, bool) │ │ + [ 5e5e] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/has_non_zero.dispatch.cpp │ │ + [ 5ee1] m == n │ │ + [ 5ee8] src.rows == 1 │ │ + [ 5ef6] p == evals0.ptr() │ │ + [ 5f08] Algorithm doesn't converge (complex eigen values?) │ │ + [ 5f3b] [DEBUG: │ │ + [ 5f43] MatConstIterator │ │ + [ 5f54] void cv::hal::fastAtan64f(const double *, const double *, double *, int, bool) │ │ + [ 5fa3] void cv::hal::sqrt32f(const float *, float *, int) │ │ + [ 5fd6] type == icovar.type() │ │ + [ 5fec] upload │ │ + [ 5ff3] _step │ │ + [ 5ff9] minstep │ │ + [ 6001] 0 <= startDim && startDim <= endDim │ │ + [ 6025] reserve │ │ + [ 602d] deallocate │ │ + [ 6038] total > 0 && CV_ELEM_SIZE(seq->flags) == esz │ │ + [ 6065] labels.isContinuous() && labels.type() == CV_32S && (labels.cols == 1 || labels.rows == 1) && labels.cols + labels.rows - 1 == data.rows │ │ + [ 60ee] bool cv::hal::Cholesky32f(float *, size_t, int, float *, size_t, int) │ │ + [ 6134] virtual void cv::MatOp::multiply(const MatExpr &, const MatExpr &, MatExpr &, double) const │ │ + [ 6190] MatExpr cv::max(const Mat &, const Mat &) │ │ + [ 61ba] getConvertScaleElem │ │ + [ 61ce] 1 │ │ + [ 61d0] static_cast(inp.dims) │ │ + [ 61ee] broadcast: dimension of input array must be less than or equal to dimension of target shape │ │ + [ 624a] i < 0 │ │ + [ 6250] You should explicitly call mapHost/unmapHost methods for ogl::Buffer object │ │ + [ 629c] OpenGL support is not enabled in this OpenCV build (missing HAVE_OPENGL) │ │ + [ 62e5] cn == 3 || cn == 4 │ │ + [ 62f8] parallel_for_body │ │ + [ 630a] /sys/fs/cgroup/cpuset/cpuset.cpus │ │ + [ 632c] ; │ │ + [ 632f] core(parallel): using backend: │ │ + [ 634f] Unknown type identifier: '%c' in '%s' │ │ + [ 6375] puts │ │ + [ 637a] The closing '%c' does not match the opening '%c' │ │ + [ 63ab] k < dims │ │ + [ 63b4] void cv::randShuffle(InputOutputArray, double, RNG *) │ │ + [ 63ea] OPENCV_DUMP_ERRORS │ │ + [ 63fd] Input image depth is not supported by function │ │ + [ 642c] Parsing error │ │ + [ 643a] OPENCV: Trying to disable baseline CPU feature: '%s'.This has very limited effect, because code optimizations for this feature are executed unconditionally in the most cases.\n │ │ + [ 64ea] OPENCV_TRACE_MAX_CHILDREN_OPENCV │ │ + [ 650b] convert │ │ + [ 6513] static void cv::KeyPoint::convert(const std::vector &, std::vector &, float, float, int, int) │ │ + [ 6584] findDataFile │ │ + [ 6591] WARNINGS │ │ + [ 659a] collate_byname::collate_byname failed to construct for │ │ + [ 65d8] codecvt_byname::codecvt_byname failed to construct for │ │ + [ 662a] %a │ │ + [ 662d] guard variable for │ │ + [ 6641] so │ │ + [ 6644] __uuidof │ │ + [ 664d] decimal32 │ │ + [ 6657] complex │ │ + [ 6660] actions & (_UA_SEARCH_PHASE | _UA_HANDLER_FRAME | _UA_FORCE_UNWIND) │ │ + [ 66a4] d26 │ │ + [ 66a8] cvtFn │ │ + [ 66ae] cvOrS │ │ + [ 66b4] psrc1->sameSize(*psrc2) && type1 == type2 │ │ + [ 66de] void cv::hal::cpu_baseline::max32s(const int *, size_t, const int *, size_t, int *, size_t, int, int) │ │ + [ 6744] void cv::hal::cpu_baseline::absdiff8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int) │ │ + [ 67b3] void cv::hal::cpu_baseline::absdiff64f(const double *, size_t, const double *, size_t, double *, size_t, int, int) │ │ + [ 6826] void cv::hal::cpu_baseline::mul8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, const double *) │ │ + [ 68a1] void cv::hal::sub8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, void *) │ │ + [ 6906] void cv::hal::min64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ + [ 696f] void cv::hal::max64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ + [ 69d8] void cv::hal::xor8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ + [ 6a3d] void cv::hal::mul8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ + [ 6aa2] cmpop == CMP_NE │ │ + [ 6ab2] cvInitMatHeader │ │ + [ 6ac2] Iterator pointer is NULL │ │ + [ 6adb] cvSetData │ │ + [ 6ae5] cvPtr3D │ │ + [ 6aed] cvSet1D │ │ + [ 6af5] cvSet2D │ │ + [ 6afd] cvCheckTermCriteria │ │ + [ 6b11] kind=0x%08llx │ │ + [ 6b20] oneBuf == NULL │ │ + [ 6b2f] < │ │ + [ 6b31] dst.size() == src.size() && dst.type() == CV_MAKETYPE(lut.depth(), src.channels()) │ │ + [ 6b84] cvNormalize │ │ + [ 6b90] mask.depth() == CV_8U && (mcn == 1 || mcn == cn) │ │ + [ 6bc1] Effectively2D(*this) │ │ + [ 6bd6] ptr + elem_size <= seq->block_max │ │ + [ 6bf8] cvSeqPushMulti │ │ + [ 6c07] cvSeqPartition │ │ + [ 6c16] cvGraphAddVtx │ │ + [ 6c24] icvGrowSeq │ │ + [ 6c2f] convertToD3D10Texture2D │ │ + [ 6c47] elem_size == sizeof(Complex) │ │ + [ 6c6b] glob_rec │ │ + [ 6c74] OPENCV_KMEANS_PARALLEL_GRANULARITY │ │ + [ 6c97] virtual void cv::KMeansDistanceComputer::operator()(const Range &) const [onlyDistance = false] │ │ + [ 6cfe] double cv::determinant(InputArray) │ │ + [ 6d21] method == DECOMP_LU || method == DECOMP_CHOLESKY │ │ + [ 6d52] solve │ │ + [ 6d58] void cv::SVBackSubst(InputArray, InputArray, InputArray, InputArray, OutputArray) │ │ + [ 6daa] cvSVD │ │ + [ 6db0] cvSVBkSb │ │ + [ 6db9] void cv::hal::cpu_baseline::sqrt32f(const float *, float *, int) │ │ + [ 6dfa] void cv::hal::sqrt64f(const double *, double *, int) │ │ + [ 6e2f] void cv::hal::exp32f(const float *, float *, int) │ │ + [ 6e61] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matmul.simd.hpp │ │ + [ 6eda] void cv::cpu_baseline::gemm32fc(const float *, size_t, const float *, size_t, float, const float *, size_t, float, float *, size_t, int, int, int, int) │ │ + [ 6f72] calcCovarMatrix │ │ + [ 6f82] nsamples > 0 │ │ + [ 6f8f] The total matrix size does not fit to "size_t" type │ │ + [ 6fc3] resize │ │ + [ 6fca] d.cols == 1 || d.rows == 1 │ │ + [ 6fe5] m2.dims │ │ + [ 6fed] cvarrToMat │ │ + [ 6ff8] virtual void cv::MatOp::multiply(const MatExpr &, double, MatExpr &) const │ │ + [ 7043] MatExpr cv::min(const Mat &, double) │ │ + [ 7068] vconcat │ │ + [ 7070] trace │ │ + [ 7076] void cv::reduce(InputArray, OutputArray, int, int, int) │ │ + [ 70ae] _sizes && 0 < d && d <= CV_MAX_DIM │ │ + [ 70d1] transposeND │ │ + [ 70dd] type │ │ + [ 70e2] i >= 0 && i < (int)vv.size() │ │ + [ 70ff] !fixedType() || ((cuda::GpuMat*)obj)->type() == mtype │ │ + [ 7135] move │ │ + [ 713a] mask.empty() || mask.type() == CV_8U │ │ + [ 715f] void cv::hal::merge16u(const ushort **, ushort *, int, int) │ │ + [ 719b] void cv::minMaxLoc(InputArray, double *, double *, Point *, Point *, InputArray) │ │ + [ 71ec] core(parallel): Updated backends priorities: │ │ + [ 721a] backend: Unknown C++ exception │ │ + [ 723a] backend: │ │ + [ 7245] initPluginAPI │ │ + [ 7253] core(parallel): initialized ' │ │ + [ 7271] read │ │ + [ 7276] open │ │ + [ 727b] parseBase64 │ │ + [ 7287] %s(%d): %s │ │ + [ 7292] blockIdx < fs_data_ptrs.size() │ │ + [ 72b1] Invalid fs.state │ │ + [ 72c2] Invalid character in the stream │ │ + [ 72e2] n.isInt() │ │ + [ 72ec] The YAML streams must start with '---', except the first one │ │ + [ 7329] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/system.cpp │ │ + [ 739d] Bad parameter of type CvPoint │ │ + [ 73bb] AVX512VL │ │ + [ 73c4] FALSE │ │ + [ 73ca] _HINT= │ │ + [ 73d1] => result: │ │ + [ 73df] findFile │ │ + [ 73e8] idivt │ │ + [ 73ee] %A │ │ + [ 73f1] thread-local wrapper routine for │ │ + [ 7413] tl │ │ + [ 7416] operator- │ │ + [ 7420] operator!= │ │ + [ 742b] const __shim_type_info *__cxxabiv1::get_shim_type_info(uint64_t, const uint8_t *, uint8_t, bool, _Unwind_Control_Block *, uintptr_t) │ │ + [ 74b0] s4 │ │ + [ 74b3] unknown register │ │ + [ 74c4] void cv::hal::cpu_baseline::addWeighted8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, const double *) │ │ + [ 7547] void cv::hal::cmp16u(const ushort *, size_t, const ushort *, size_t, uchar *, size_t, int, int, void *) │ │ + [ 75af] The array is too big │ │ + [ 75c4] cvReleaseSparseMat │ │ + [ 75d7] cvCloneSparseMat │ │ + [ 75e8] cvPtr2D │ │ + [ 75f0] The total matrix width is not divisible by the new number of columns │ │ + [ 7635] icvGetNodePtr │ │ + [ 7643] Associated AsyncArray has been destroyed │ │ + [ 766c] , w= │ │ + [ 7671] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/buffer_area.cpp │ │ + [ 76ea] == │ │ + [ 76ed] '\n │ │ + [ 76f0] %s │ │ + [ 76f3] operator= │ │ + [ 76fd] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/include/opencv2/core/mat.inl.hpp │ │ + [ 7783] void cv::cpu_baseline::cvt16s8s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 77f0] void cv::cpu_baseline::cvt16u64f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 785e] void cv::cpu_baseline::cvt32s16f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 78cc] top >= 0 && bottom >= 0 && left >= 0 && right >= 0 && _src.dims() <= 2 │ │ + [ 7913] (int)idx.size() == dims - 2 │ │ + [ 792f] cvSeqRemoveSlice │ │ + [ 7940] parent->v_next == node │ │ + [ 7957] cvInitTreeNodeIterator │ │ + [ 796e] storage->free_space >= delta │ │ + [ 798b] icvSeqElemsClearFlags │ │ + [ 79a1] convertFromD3D11Texture2D │ │ + [ 79bb] DFTInit │ │ + [ 79c3] (method != DECOMP_LU && method != DECOMP_CHOLESKY) || is_normal || src.rows == src.cols │ │ + [ 7a1b] backSubst │ │ + [ 7a25] lda │ │ + [ 7a29] %d@%llu │ │ + [ 7a31] [ WARN: │ │ + [ 7a39] void cv::polarToCart(InputArray, InputArray, OutputArray, OutputArray, bool) │ │ + [ 7a86] cvLog │ │ + [ 7a8c] void cv::perspectiveTransform(InputArray, OutputArray, InputArray) │ │ + [ 7acf] void cv::calcCovarMatrix(InputArray, OutputArray, InputOutputArray, int, int) │ │ + [ 7b1d] void cv::mulTransposed(InputArray, OutputArray, bool, InputArray, double, int) │ │ + [ 7b6c] mat.size == size │ │ + [ 7b7d] cvCalcPCA │ │ + [ 7b87] dst0.data == dst.data │ │ + [ 7b9d] void cv::cpu_baseline::gemmImpl(Mat, Mat, double, Mat, double, Mat, int) │ │ + [ 7be6] setSize │ │ + [ 7bee] Size cv::getContinuousSize2D(Mat &, Mat &, int) │ │ + [ 7c1e] allocate │ │ + [ 7c27] 0 <= coi && coi < mat.channels() │ │ + [ 7c48] insertImageCOI │ │ + [ 7c57] virtual void cv::MatOp::subtract(const Scalar &, const MatExpr &, MatExpr &) const │ │ + [ 7caa] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_iterator.cpp │ │ + [ 7d27] void cv::hconcat(InputArray, InputArray, OutputArray) │ │ + [ 7d5d] cross │ │ + [ 7d63] inp.channels() │ │ + [ 7d72] getOGlBufferRef │ │ + [ 7d82] int cv::cpu_baseline::sqsum32s(const int *, const uchar *, double *, double *, int, int) │ │ + [ 7ddb] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/merge.dispatch.cpp │ │ + [ 7e57] mv[i].size == mv[0].size && mv[i].depth() == depth │ │ + [ 7e8a] depth == CV_8S || depth == CV_16S || depth == CV_32S || depth == CV_32F || depth == CV_64F │ │ + [ 7ee5] setTexCoordArray │ │ + [ 7ef6] range.start │ │ + [ 7f02] getPluginCandidates │ │ + [ 7f16] _mean.size() == mean_sz │ │ + [ 7f2e] decodeSimpleFormat │ │ + [ 7f41] rt │ │ + [ 7f44] .json.gz │ │ + [ 7f4d] Base64ContextEmitter │ │ + [ 7f62] parseSeq │ │ + [ 7f6b] cols │ │ + [ 7f70] !!binary | │ │ + [ 7f7b] Tabs are prohibited in YAML! │ │ + [ 7f98] 0 < coi && coi <= 4 │ │ + [ 7fac] OPENCV_TEMP_PATH │ │ + [ 7fbd] Unspecified error │ │ + [ 7fcf] Internal error │ │ + [ 7fde] calling android_getCpuFeatures() ... │ │ + [ 8003] SSE4.1 │ │ + [ 800a] .txt │ │ + [ 800f] OPENCV_TRACE_LOCATION │ │ + [ 8025] void cv::UMat::convertTo(OutputArray, int, double, double) const │ │ + [ 8066] usage_count == 1 │ │ + [ 8077] utils::findDataFile(): the current directory is source sub-directory: │ │ + [ 80be] NULL │ │ + [ 80c3] load │ │ + [ 80c9] iwmmxt │ │ + [ 80d0] locale not supported │ │ + [ 80e5] typeinfo name for │ │ + [ 80f8] operator<= │ │ + [ 8103] operator+ │ │ + [ 810d] short │ │ + [ 8113] yptn │ │ + [ 8118] virtual StringView (anonymous namespace)::itanium_demangle::SpecialSubstitution::getBaseName() const │ │ + [ 817d] libunwind: %s - %s\n │ │ + [ 8191] getRegister │ │ + [ 819d] d5 │ │ + [ 81a0] d24 │ │ + [ 81a4] d28 │ │ + [ 81a8] void cv::Algorithm::writeFormat(FileStorage &) const │ │ + [ 81dd] Unsupported depth value CV_16F │ │ + [ 81fc] func │ │ + [ 8201] src2.size == dst.size && src2.channels() == dst.channels() │ │ + [ 823c] binary_op │ │ + [ 8246] The operation is neither 'array op array' (where arrays have the same size and the same number of channels), nor 'array op scalar', nor 'scalar op array' │ │ + [ 82e0] void cv::hal::cpu_baseline::cmp64f(const double *, size_t, const double *, size_t, uchar *, size_t, int, int, int) │ │ + [ 8353] cvGetRows │ │ + [ 835d] The matrix is not continuous so the number of rows can not be changed │ │ + [ 83a3] cvGetImageCOI │ │ + [ 83b1] (type == CV_8U && dtype == CV_32S) || dtype == CV_32F │ │ + [ 83e7] size(-1)=[ │ │ + [ 83f3] size(0)=%dx%d │ │ + [ 8402] downloads │ │ + [ 840c] reinterpret_cast(*ptr) % alignment == 0 │ │ + [ 843c] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/channels.cpp │ │ + [ 84b2] extractChannel │ │ + [ 84c1] must be │ │ + [ 84ca] void cv::cpu_baseline::cvt8u16u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 8537] void cv::cpu_baseline::cvt8s16s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 85a4] scalarToRawData │ │ + [ 85b4] checkScalar(value, type(), _value.kind(), _InputArray::MAT ) │ │ + [ 85f1] cn == 1 │ │ + [ 85f9] CountNonZeroFunc cv::getCountNonZeroTab(int) │ │ + [ 8626] GpuMatND │ │ + [ 862f] cvCreateChildMemStorage │ │ + [ 8647] block != seq->first │ │ + [ 865b] cvGraphAddEdge │ │ + [ 866a] cvCreateGraphScanner │ │ + [ 867f] void cv::mulSpectrums(InputArray, InputArray, OutputArray, int, bool) │ │ + [ 86c5] subspaceReconstruct │ │ + [ 86d9] (size_t)eigenvectors64f.cols == n │ │ + [ 86fb] global │ │ + [ 8702] OPENCV_LOG_TIMESTAMP_NS │ │ + [ 871a] _roots.data == _roots0.data │ │ + [ 8736] void cv::hal::magnitude32f(const float *, const float *, float *, int) │ │ + [ 877d] scn == dcn │ │ + [ 8788] perspectiveTransform │ │ + [ 879d] dst.channels() == m.rows │ │ + [ 87b6] count >= 1 │ │ + [ 87c1] dst.cols <= evects.rows │ │ + [ 87d9] ScaleAddFunc cv::getScaleAddFunc(int) │ │ + [ 87ff] Size cv::getContinuousSize2D(Mat &, int) │ │ + [ 8828] u->refcount == 0 │ │ + [ 8839] srcA.size() == dst.size() && srcA.type() == dst.type() │ │ + [ 8870] idx0.data == idx.data │ │ + [ 8886] virtual void cv::MatOp_GEMM::subtract(const MatExpr &, const MatExpr &, MatExpr &) const │ │ + [ 88df] static MatExpr cv::Mat::zeros(int, const int *, int) │ │ + [ 8914] isIdentity(expr) │ │ + [ 8925] !fixedSize() || ((cuda::HostMem*)obj)->size() == _sz │ │ + [ 895a] Can't reallocate UMat with locked type (probably due to misused 'const' modifier) │ │ + [ 89ac] !fixedSize() || len == vv.size() │ │ + [ 89cd] !fixedSize() │ │ + [ 89da] getHostMemRef │ │ + [ 89e8] meanStdDev │ │ + [ 89f4] (:, :, %d) = \n │ │ + [ 8a03] } │ │ + [ 8a05] bool cv::parallel::setParallelForBackend(const std::string &, bool) │ │ + [ 8a49] - │ │ + [ 8a50] OPENCV_PARALLEL_BACKEND │ │ + [ 8a68] core(parallel): NOTE: plugin is supported, but there is API version mismath: │ │ + [ 8ab6] name │ │ + [ 8abb] FileStorage::APPEND and FileStorage::MEMORY are not currently compatible │ │ + [ 8b04] UTF-16 XML encoding is not supported! Use 8-bit encoding\n │ │ + [ 8b3e] endWriteStruct │ │ + [ 8b4d] Parser is not available │ │ + [ 8b65] fs.write_mode │ │ + [ 8b73] The key is an empty │ │ + [ 8b87] left-brace of top level is missing │ │ + [ 8baa] Unrecognized value │ │ + [ 8bbd] !sizes_node.empty() │ │ + [ 8bd1] Literal " is not allowed within a string. Use " │ │ + [ 8c06] %YAML 1. │ │ + [ 8c0f] The wrong closing bracket │ │ + [ 8c29] Missing ':' │ │ + [ 8c35] split │ │ + [ 8c3b] int cv::hal::normHamming(const uchar *, int) │ │ + [ 8c68] No OpenGL support │ │ + [ 8c7a] OPENCV_SKIP_CPU_BASELINE_CHECK │ │ + [ 8c99] AVX512PF │ │ + [ 8ca2] true │ │ + [ 8ca7] ~DynamicLib │ │ + [ 8cb3] void cv::utils::logging::LogTagManager::setLevelByFullName(const std::string &, LogLevel) │ │ + [ 8d0d] OPENCV_SAMPLES_DATA_PATH │ │ + [ 8d26] CPU variant │ │ + [ 8d32] condition_variable::wait: mutex not locked │ │ + [ 8d5d] __next_prime overflow │ │ + [ 8d73] unexpected_handler unexpectedly returned │ │ + [ 8d9c] VTT for │ │ + [ 8da5] tw │ │ + [ 8da8] nullptr │ │ + [ 8db0] string literal │ │ + [ 8dbf] struct │ │ + [ 8dc6] bool __cxxabiv1::exception_spec_can_catch(int64_t, const uint8_t *, uint8_t, const __shim_type_info *, void *, _Unwind_Control_Block *, uintptr_t) │ │ + [ 8e59] d11 │ │ + [ 8e5d] d20 │ │ + [ 8e61] void cv::bitwise_not(InputArray, OutputArray, InputArray) │ │ + [ 8e9b] cvAndS │ │ + [ 8ea2] When the input arrays in add/subtract/multiply/divide functions have different types, the output array type must be explicitly specified │ │ + [ 8f2b] void cv::hal::cpu_baseline::mul8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, const double *) │ │ + [ 8fa6] void cv::hal::add32s(const int *, size_t, const int *, size_t, int *, size_t, int, int, void *) │ │ + [ 9006] void cv::hal::sub32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, void *) │ │ + [ 906c] void cv::hal::addWeighted64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ + [ 90de] Array should be CvMat or IplImage │ │ + [ 9100] cvGetImage │ │ + [ 910b] valid() │ │ + [ 9113] type == src2.type() && src1.cols == src2.cols && (type == CV_32F || type == CV_8U) │ │ + [ 9166] type(-1)= │ │ + [ 9171] i1 >= 0 && j < ndsts && dst[j].depth() == depth │ │ + [ 91a1] CV_32S │ │ + [ 91a8] can not convert: [%s] to [%s] │ │ + [ 91c6] void cv::cpu_baseline::cvt16u8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 9233] void cv::cpu_baseline::cvt32s8s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 92a0] void cv::cpu_baseline::cvt32f16u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 930e] void cv::cpu_baseline::cvt16u16s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 937c] void cv::cpu_baseline::cvt32f16s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 93ea] void cv::cpu_baseline::cvt64f16s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 9458] void cv::repeat(InputArray, int, int, OutputArray) │ │ + [ 948b] maskarr == 0 │ │ + [ 9498] findNonZero │ │ + [ 94a4] NULL storage pointer │ │ + [ 94b9] cvCreateGraph │ │ + [ 94c7] getTypeFromD3DFORMAT │ │ + [ 94dc] type == CV_32FC1 || type == CV_32FC2 || type == CV_64FC1 || type == CV_64FC2 │ │ + [ 9529] dct │ │ + [ 952d] (unsigned)j < (unsigned)n2 │ │ + [ 9548] There can't be more clusters than elements │ │ + [ 9573] bool cv::Cholesky(double *, size_t, int, double *, size_t, int) │ │ + [ 95b3] src.type() == dst.type() && src.rows == dst.cols && src.cols == dst.rows │ │ + [ 95fc] cvInvert │ │ + [ 9605] load │ │ + [ 960a] nn > 0 │ │ + [ 9611] void cv::magnitude(InputArray, InputArray, OutputArray) │ │ + [ 9649] void cv::log(InputArray, OutputArray) │ │ + [ 966f] cvCartToPolar │ │ + [ 967d] void cv::hal::exp64f(const double *, double *, int) │ │ + [ 96b1] gemm │ │ + [ 96b6] scn == m.cols || scn + 1 == m.cols │ │ + [ 96d9] type == _src2.type() │ │ + [ 96ee] data │ │ + [ 96f3] cvRange │ │ + [ 96fb] MatExpr cv::min(const Mat &, const Mat &) │ │ + [ 9725] MatExpr cv::abs(const Mat &) │ │ + [ 9742] static MatExpr cv::Mat::ones(Size, int) │ │ + [ 976a] src[i].dims <= 2 && src[i].cols == src[0].cols && src[i].type() == src[0].type() │ │ + [ 97bb] sortIdx_ │ │ + [ 97c4] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_sparse.cpp │ │ + [ 983f] hdr != 0 │ │ + [ 9848] hdr && hdr->dims == 3 │ │ + [ 985e] Only 32f and 64f are supported │ │ + [ 987d] ndim │ │ + [ 9882] int cv::cpu_baseline::sqsum16u(const ushort *, const uchar *, int *, double *, int, int) │ │ + [ 98db] SumSqrFunc cv::getSumSqrFunc(int) │ │ + [ 98fd] void cv::hal::cpu_baseline::merge16u(const ushort **, ushort *, int, int) │ │ + [ 9947] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/ocl_disabled.impl.hpp │ │ + [ 99c6] convertToGLTexture2D │ │ + [ 99db] int32 │ │ + [ 99e1] float16 │ │ + [ 99e9] ], dtype='%s') │ │ + [ 99f8] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/parallel/registry_parallel.impl.hpp │ │ + [ 9a85] calcStructSize │ │ + [ 9a94] \n │ │ + [ 9aa7] Can't open archive: ' │ │ + [ 9abd] Input file is invalid │ │ + [ 9ad3] !fs_data_ptrs.empty() │ │ + [ 9ae9] type_id │ │ + [ 9af1] Map element should have a name │ │ + [ 9b10] Invalid filename │ │ + [ 9b21] key2 < fs->str_hash_data.size() │ │ + [ 9b41] Unexpected End-Of-File │ │ + [ 9b58] '[' - left-brace of seq is missing │ │ + [ 9b7b] idx_k >= 0 │ │ + [ 9b86] int cv::cpu_baseline::sum64f(const double *, const uchar *, double *, int, int) │ │ + [ 9bd6] Incorrect size of input array │ │ + [ 9bf4] Gpu API call │ │ + [ 9c01] AVX512DQ │ │ + [ 9c0a] readSettings │ │ + [ 9c17] utils::findDataFile(): ... skip, not a valid directory: │ │ + [ 9c50] pImpl->lock() │ │ + [ 9c5e] unlock │ │ + [ 9c65] libraryRelease │ │ + [ 9c74] DISABLED │ │ + [ 9c7d] locale constructed with null │ │ + [ 9c9a] time_put_byname failed to construct for │ │ + [ 9cc3] moneypunct_byname failed to construct for │ │ + [ 9cee] _Z │ │ + [ 9cf1] covariant return thunk to │ │ + [ 9d0c] basic_ostream │ │ + [ 9d1a] char16_t │ │ + [ 9d23] & │ │ + [ 9d25] _Unwind_Resume() can't return │ │ + [ 9d43] r8 │ │ + [ 9d46] r12 │ │ + [ 9d4a] d6 │ │ + [ 9d4d] d10 │ │ + [ 9d51] The operation is neither 'array op array' (where arrays have the same size and the same type), nor 'array op scalar', nor 'scalar op array' │ │ + [ 9ddd] cvNot │ │ + [ 9de3] cvAbsDiff │ │ + [ 9ded] void cv::hal::cpu_baseline::add8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int) │ │ + [ 9e58] Non-positive width or height │ │ + [ 9e75] Number of channels is not the same for all arrays │ │ + [ 9ea7] cvGetDimSize │ │ + [ 9eb4] cvGetReal1D │ │ + [ 9ec0] Input array has NULL data pointer │ │ + [ 9ee2] Unknown object type │ │ + [ 9ef6] _Function.empty()==false │ │ + [ 9f0f] void cv::cpu_baseline::cvt16f32s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 9f7d] void cv::cpu_baseline::cvt16f64f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 9feb] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/convert_c.cpp │ │ + [ a062] i < src.channels() │ │ + [ a075] size() == mask.size() │ │ + [ a08b] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/cuda_gpu_mat_nd.cpp │ │ + [ a108] cvSeqSort │ │ + [ a112] parent->bottom == block │ │ + [ a12a] innerDownhillSimplex │ │ + [ a13f] dft │ │ + [ a143] generateCentersPP │ │ + [ a155] mat.rows == mat.cols && (type == CV_32F || type == CV_64F) │ │ + [ a190] cvSolve │ │ + [ a198] Wrong shape of input matrix! Expected a matrix with one row or column. │ │ + [ a1df] void cv::patchNaNs(InputOutputArray, double) │ │ + [ a20c] patchNaNs │ │ + [ a216] cvSolveCubic │ │ + [ a223] void cv::cpu_baseline::gemm64f(const double *, size_t, const double *, size_t, double, const double *, size_t, double, double *, size_t, int, int, int, int) │ │ + [ a2c0] cvScaleAdd │ │ + [ a2cb] MulTransposedR │ │ + [ a2da] nelems <= (size_t)size.p[0] │ │ + [ a2f6] Size cv::getContinuousSize2D(Mat &, Mat &, Mat &, int) │ │ + [ a32d] extractImageCOI │ │ + [ a33d] virtual void cv::MatOp::divide(double, const MatExpr &, MatExpr &) const │ │ + [ a386] MatExpr cv::Mat::mul(InputArray, double) const │ │ + [ a3b5] reduce │ │ + [ a3bc] sort │ │ + [ a3c1] flipND: given axis is out of range │ │ + [ a3e4] void cv::broadcast(InputArray, InputArray, OutputArray) │ │ + [ a41c] empty │ │ + [ a422] !fixedSize() || ((ogl::Buffer*)obj)->size() == _sz │ │ + [ a455] void cv::hal::cpu_baseline::merge32s(const int **, int *, int, int) │ │ + [ a499] void cv::merge(const Mat *, size_t, OutputArray) │ │ + [ a4ca] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/minmax.cpp │ │ + [ a53e] (size_t)it.size │ │ + [ a54e] setUseOpenVX │ │ + [ a55b] core(parallel): Disable backend: │ │ + [ a57d] core(parallel): wrong OpenCV major version used by plugin ' │ │ + [ a5b9] ' in │ │ + [ a5bf] The storage is not opened │ │ + [ a5d9] Some collection type: FileNode::SEQ or FileNode::MAP must be specified │ │ + [ a620] addNode │ │ + [ a628] Sequence element should not have name (use <_>) │ │ + [ a65c] check_dt │ │ + [ a665] iss.eof() │ │ + [ a66f] The written string is too long │ │ + [ a68e] Attribute value should be put into single or double quotes │ │ + [ a6c9] Incorrect indentation │ │ + [ a6df] Empty type name │ │ + [ a6ef] Complex keys are not supported │ │ + [ a70e] ? │ │ + [ a710] Input COI is not supported │ │ + [ a72b] Bad type of mask argument │ │ + [ a745] NEON │ │ + [ a74a] VSX │ │ + [ a74e] u->data != 0 && "Error mapping of UMat to host memory." │ │ + [ a786] void cv::UMat::copyTo(OutputArray) const │ │ + [ a7af] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/utils/datafile.cpp │ │ + [ a82b] cv::samples::findFile(' │ │ + [ a843] condition_variable::timed wait: mutex not locked │ │ + [ a874] %I:%M:%S %p │ │ + [ a880] unexpected │ │ + [ a88b] std::bad_exception │ │ + [ a89e] libc++abi │ │ + [ a8a8] operator? │ │ + [ a8b2] Ub │ │ + [ a8b5] allocator │ │ + [ a8bf] basic_iostream │ │ + [ a8ce] NodeArray (anonymous namespace)::itanium_demangle::AbstractManglingParser<(anonymous namespace)::itanium_demangle::ManglingParser<(anonymous namespace)::DefaultAllocator>, (anonymous namespace)::DefaultAllocator>::popTrailingNodeArray(size_t) [Derived = (anonymous namespace)::itanium_demangle::ManglingParser<(anonymous namespace)::DefaultAllocator>, Alloc = (anonymous namespace)::DefaultAllocator] │ │ + [ aa5f] decltype(auto) │ │ + [ aa6e] && │ │ + [ aa71] ((ttypeEncoding == DW_EH_PE_absptr) || (ttypeEncoding == DW_EH_PE_pcrel) || (ttypeEncoding == (DW_EH_PE_pcrel | DW_EH_PE_indirect))) && "Unexpected TTypeEncoding" │ │ + [ ab14] setFloatRegister │ │ + [ ab25] r9 │ │ + [ ab28] cv::Algorithm::Algorithm() │ │ + [ ab43] void cv::bitwise_and(InputArray, InputArray, OutputArray, InputArray) │ │ + [ ab89] void cv::divide(double, InputArray, OutputArray, int) │ │ + [ abbf] cvMin │ │ + [ abc5] void cv::hal::cpu_baseline::xor8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int) │ │ + [ ac30] void cv::hal::cpu_baseline::mul16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, const double *) │ │ + [ acaf] void cv::hal::cpu_baseline::addWeighted32s(const int *, size_t, const int *, size_t, int *, size_t, int, int, const double *) │ │ + [ ad2d] void cv::hal::sub64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ + [ ad96] void cv::hal::mul16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ + [ adff] void cv::hal::div64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ + [ ae68] _dst.data == data0 │ │ + [ ae7b] Invalid sparse matrix header │ │ + [ ae98] cvSetReal* support only single-channel arrays │ │ + [ aec6] cvGetMatND │ │ + [ aed1] !has_result │ │ + [ aedd] [x= │ │ + [ aee1] 0 <= coi && coi < dcn && scn == 1 │ │ + [ af03] setTermCriteria │ │ + [ af13] void cv::cpu_baseline::cvt16s8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ af80] cn <= 4 │ │ + [ af88] sz <= sizeof(scalar) │ │ + [ af9d] 0 <= roi.x && 0 <= roi.width && roi.x + roi.width <= m.cols && 0 <= roi.y && 0 <= roi.height && roi.y + roi.height <= m.rows │ │ + [ b01a] (size_t)ptr % CV_STRUCT_ALIGN == 0 │ │ + [ b03d] writer->block->count > 0 │ │ + [ b056] cvReleaseGraphScanner │ │ + [ b06c] ihi != inhi │ │ + [ b078] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/glob.cpp │ │ + [ b0ea] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/lda.cpp │ │ + [ b15b] sortMatrixColumnsByIndices │ │ + [ b176] int cv::solveLP(InputArray, InputArray, OutputArray, double) │ │ + [ b1b3] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/mathfuncs_core.dispatch.cpp │ │ + [ b238] a_size.width == len │ │ + [ b24c] TransformFunc cv::getDiagTransformFunc(int) │ │ + [ b278] total │ │ + [ b27e] Input and output arrays must have the same number of channels │ │ + [ b2bc] virtual int cv::MatOp::type(const MatExpr &) const │ │ + [ b2ef] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_operations.cpp │ │ + [ b36e] void cv::setIdentity(InputOutputArray, const Scalar &) │ │ + [ b3a5] _sizes[i] > 0 │ │ + [ b3b3] norm │ │ + [ b3b8] void cv::transposeND(InputArray, const std::vector &, OutputArray) │ │ + [ b400] broadcast: input array must be single channel │ │ + [ b42e] getGpuMat │ │ + [ b438] sizend │ │ + [ b43f] i >= 0 && (size_t)i < vv.size() │ │ + [ b45f] !fixedSize() || len == ((std::vector*)v)->size() / esz │ │ + [ b49d] getGpuMatRef │ │ + [ b4aa] void reduceMinMax(cv::InputArray, cv::OutputArray, ReduceMode, int) │ │ + [ b4ee] double cv::norm(InputArray, int, InputArray) │ │ + [ b51b] cn >= 1 && cn <= 4 │ │ + [ b52e] TBB │ │ + [ b532] core(parallel): fallback on builtin code │ │ + [ b55b] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/pca.cpp │ │ + [ b5cc] !mean.empty() && !eigenvectors.empty() && ((mean.rows == 1 && eigenvectors.rows == data.cols) || (mean.cols == 1 && eigenvectors.rows == data.rows)) │ │ + [ b661] }\n │ │ + [ b664] .json │ │ + [ b66a] !write_stack.empty() │ │ + [ b67f] Null data pointer │ │ + [ b691] ptr >= bufferstart && ptr <= bufferEnd() │ │ + [ b6ba] setBufferPtr │ │ + [ b6c7] Bad format of floating-point constant │ │ + [ b6ed] blockIdx == fs_data_ptrs.size() - 1 │ │ + [ b711] getDefaultObjectName │ │ + [ b726] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/persistence_impl.hpp │ │ + [ b7a4] Unexpected end of line │ │ + [ b7bb] fs != 0 │ │ + [ b7c3] opencv_storage │ │ + [ b7d2] Attribute name should be followed by '=' │ │ + [ b7fb] Inplace operation is not supported │ │ + [ b81e] Unknown %s code %d │ │ + [ b831] pthread_key_create(&tlsKey, opencv_tls_destructor) == 0 │ │ + [ b869] MMX │ │ + [ b86d] releaseSlot │ │ + [ b879] Invalid value for parameter │ │ + [ b896] Trace: Total events: │ │ + [ b8ac] parallelForSetRootRegion │ │ + [ b8c5] ... Line %d: trying open '%s' │ │ + [ b8e3] utils::findDataFile(): can't find data file via │ │ + [ b914] /proc/cpuinfo │ │ + [ b922] std::bad_alloc │ │ + [ b931] out/llvm-project/libcxxabi/src/demangle/ItaniumDemangle.h │ │ + [ b96b] operator. │ │ + [ b975] __int128 │ │ + [ b97e] Last != First && "Popping empty vector!" │ │ + [ b9a7] decimal64 │ │ + [ b9b1] reinterpret_cast(p + 1) % RequiredAlignment == 0 │ │ + [ b9ea] unwind_phase2 │ │ + [ b9f8] d9 │ │ + [ b9fb] d15 │ │ + [ b9ff] d16 │ │ + [ ba03] void cv::multiply(InputArray, InputArray, OutputArray, double, int) │ │ + [ ba47] void cv::hal::cpu_baseline::cmp32f(const float *, size_t, const float *, size_t, uchar *, size_t, int, int, int) │ │ + [ bab8] void cv::hal::cpu_baseline::mul16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, const double *) │ │ + [ bb34] void cv::hal::min32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, void *) │ │ + [ bb9a] void cv::hal::absdiff8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, void *) │ │ + [ bc03] void cv::hal::addWeighted8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, void *) │ │ + [ bc70] Iterator with mask is not supported │ │ + [ bc94] iterator != 0 │ │ + [ bca2] None of array parameters is changed: dummy call? │ │ + [ bcd3] cvResetImageROI │ │ + [ bce3] cvGetImageROI │ │ + [ bcf1] Accuracy flag is set and epsilon is < 0 │ │ + [ bd19] setValue │ │ + [ bd22] !nidx.empty() │ │ + [ bd30] ' │ │ + [ bd36] greater than │ │ + [ bd43] void cv::hal::cpu_baseline::addRNGBias64f(double *, const double *, int) │ │ + [ bd8c] convertTo │ │ + [ bd96] void cv::cpu_baseline::cvt32s64f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ be04] dims > 0 && dims < CV_MAX_DIM │ │ + [ be22] copyMakeBorder │ │ + [ be31] src.channels() == dst.channels() │ │ + [ be52] GpuMat │ │ + [ be59] createGpuMatHeader │ │ + [ be6c] NULL sequence pointer │ │ + [ be82] cvSetRemove │ │ + [ be8e] vertex pointers coincide (or set to NULL) │ │ + [ beb8] createInitialSimplex │ │ + [ becd] !((flags & DFT_COMPLEX_INPUT) && src.channels() != 2) │ │ + [ bf03] srcA.size == dst.size && srcA.type() == dst.type() │ │ + [ bf36] cvDCT │ │ + [ bf3c] The function can not solve under-determined linear systems │ │ + [ bf77] rhs.data == 0 || (rhs.type() == type && rhs.rows == m) │ │ + [ bfae] void cv::hal::cpu_baseline::invSqrt32f(const float *, float *, int) │ │ + [ bff2] src1.size == src2.size │ │ + [ c009] dst.rows == data.rows │ │ + [ c01f] double cv::dotProd_8s(const schar *, const schar *, int) │ │ + [ c058] (int)ranges.size() == d │ │ + [ c070] m1.dims │ │ + [ c078] is_m2_vector │ │ + [ c085] src.size() == idx.size() && idx.type() == CV_32S && src.data != idx.data │ │ + [ c0ce] static MatExpr cv::Mat::ones(int, int, int) │ │ + [ c0fa] void cv::vconcat(InputArray, OutputArray) │ │ + [ c124] sortIdx │ │ + [ c12c] 0 <= i && i < sz.height │ │ + [ c144] create() called for the missing output array │ │ + [ c171] SumSqrFunc cv::cpu_baseline::getSumSqrFunc(int) │ │ + [ c1a1] void cv::hal::cpu_baseline::merge8u(const uchar **, uchar *, int, int) │ │ + [ c1e8] merge │ │ + [ c1ee] Unsupported matrix type. │ │ + [ c207] %d.0 │ │ + [ c20c] mode │ │ + [ c212] \n │ │ + [ c237] unlock() │ │ + [ c4bf] SILENT │ │ + [ c4c6] /sys/devices/system/cpu/possible │ │ + [ c4e7] ios_base::clear │ │ + [ c4f7] a+e │ │ + [ c4fb] terminating due to %s exception of type %s │ │ + [ c526] _block_invoke │ │ + [ c534] virtual thunk to │ │ + [ c546] operator co_await │ │ + [ c558] vE │ │ + [ c55b] Last != First && "Calling back() on empty vector!" │ │ + [ c58e] s22 │ │ + [ c592] d19 │ │ + [ c596] OPENCV_ENABLE_MEMALIGN │ │ + [ c5ad] void cv::min(InputArray, InputArray, OutputArray) │ │ + [ c5df] void cv::hal::cpu_baseline::add16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int) │ │ + [ c64e] void cv::hal::cpu_baseline::absdiff16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int) │ │ + [ c6c1] void cv::hal::cpu_baseline::div8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, const double *) │ │ + [ c73c] void cv::hal::cmp8s(const schar *, size_t, const schar *, size_t, uchar *, size_t, int, int, void *) │ │ + [ c7a1] void cv::hal::cmp32f(const float *, size_t, const float *, size_t, uchar *, size_t, int, int, void *) │ │ + [ c807] Either all the pointers should be null or they all should be non-null │ │ + [ c84d] cvSetIPLAllocators │ │ + [ c860] NULL pointer │ │ + [ c875] one of dimension sizes is non-positive │ │ + [ c89c] cvGetCols │ │ + [ c8a6] cvGet2D │ │ + [ c8ae] timeoutNs < 0 │ │ + [ c8bc] The combination of type=%d, dtype=%d and normType=%d is not supported │ │ + [ c902] commit │ │ + [ c909] (expected: ' │ │ + [ c917] >= │ │ + [ c91a] Field KEYS could not be empty\n │ │ + [ c939] void cv::cpu_baseline::cvt8s8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ c9a5] void cv::cpu_baseline::cvt32s8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ ca12] void cv::cpu_baseline::cvt16f32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ ca80] dvec[j].channels() == 1 │ │ + [ ca98] borderInterpolate │ │ + [ caaa] cvClearMemStorage │ │ + [ cabc] cvStartWriteSeq │ │ + [ cacc] cvSeqInsert │ │ + [ cad8] Source and destination sequence element sizes are different. │ │ + [ cb15] Null graph scanner │ │ + [ cb28] counters[k] != 0 │ │ + [ cb39] A.type() == x.type() && A.cols == x.rows && x.cols == b.cols │ │ + [ cb76] subspaceProject │ │ + [ cb86] ctype == CV_32F || ctype == CV_64F │ │ + [ cba9] a_size.height == len │ │ + [ cbbe] type == CV_64FC2 │ │ + [ cbcf] data[i].size() == size │ │ + [ cbe6] delta.channels() == 1 │ │ + [ cbfc] (D.cols == ((flags & 2) == 0 ? B.cols : B.rows)) │ │ + [ cc2d] delta_cols == 1 │ │ + [ cc3d] m.dims <= 2 │ │ + [ cc49] locateROI │ │ + [ cc53] total_sz │ │ + [ cc5c] getContinuousSize2D │ │ + [ cc70] src.size() == dst.size() && src.type() == dst.type() │ │ + [ cca5] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_expressions.cpp │ │ + [ cd25] virtual void cv::MatOp_T::transpose(const MatExpr &, MatExpr &) const │ │ + [ cd6b] narrays <= 1000 │ │ + [ cd7b] pos │ │ + [ cd7f] completeSymm │ │ + [ cd8c] hdr │ │ + [ cd90] it.ptr │ │ + [ cd97] Unknown/unsupported norm type │ │ + [ cdb5] CV_MAT_TYPE(mtype) == m.type() │ │ + [ cdd4] int cv::cpu_baseline::sqsum16s(const short *, const uchar *, int *, double *, int, int) │ │ + [ ce2c] PSNR │ │ + [ ce31] setColorArray │ │ + [ ce3f] rbe │ │ + [ ce43] (priority= │ │ + [ ce4f] core(parallel): exception during plugin loading: │ │ + [ ce81] %.4e │ │ + [ ce86] %.8e │ │ + [ ce8b] getsFromFile │ │ + [ ce98] maxCount < MAX_BLOCK_SIZE │ │ + [ ceb2] binary │ │ + [ ceb9] symbolToType │ │ + [ cec6] Key must start with '"' │ │ + [ cede] Key must end with '"' │ │ + [ cef4] , (anonymous namespace)::DefaultAllocator>::ScopedTemplateParamList::~ScopedTemplateParamList() [Derived = (anonymous namespace)::itanium_demangle::ManglingParser<(anonymous namespace)::DefaultAllocator>, Alloc = (anonymous namespace)::DefaultAllocator] │ │ + [ d25d] out/llvm-project/libcxxabi/src/demangle/StringView.h │ │ + [ d292] basic_istream │ │ + [ d2a0] long double │ │ + [ d2ac] index inlined table detected but pr function requires extra words │ │ + [ d2ee] r6 │ │ + [ d2f1] s2 │ │ + [ d2f4] s9 │ │ + [ d2f7] s18 │ │ + [ d2fb] void cv::hal::cpu_baseline::cmp16u(const ushort *, size_t, const ushort *, size_t, uchar *, size_t, int, int, int) │ │ + [ d36e] void cv::hal::cpu_baseline::addWeighted32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, const double *) │ │ + [ d3f2] void cv::hal::div16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ + [ d45b] void cv::hal::recip64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ + [ d4c6] Data type is not the same for all arrays │ │ + [ d4ef] The total width is not divisible by the new number of channels │ │ + [ d52e] Bad input origin │ │ + [ d53f] Iterations flag is set and maximum number of iterations is <= 0 │ │ + [ d57f] static_cast(*ptr) + type_size * count <= static_cast(raw_mem) + type_size * allocated_count │ │ + [ d5eb] vector │ │ + [ d5f2] j < nsrcs && src[j].depth() == depth │ │ + [ d617] ' │ │ + [ d619] %s │ │ + [ d61d] x_mat.type()==CV_64FC1 │ │ + [ d634] void cv::cpu_baseline::cvt64f16u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ d6a2] void cv::cpu_baseline::cvt8s64f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ d70f] void cv::cpu_baseline::cvt64f16f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ d77d] nz > 0 │ │ + [ d784] src.size == dst.size && dst.type() == CV_8UC(src.channels()) │ │ + [ d7c1] cvSetSeqReaderPos │ │ + [ d7d3] set != NULL │ │ + [ d7df] seq->first->start_index == 0 │ │ + [ d7fc] icvFreeSeqBlock │ │ + [ d80c] seq->ptr == block->data │ │ + [ d824] termcrit.type == (TermCriteria::MAX_ITER + TermCriteria::EPS) && termcrit.epsilon > 0 && termcrit.maxCount > 0 │ │ + [ d893] kmeans: can't update cluster center (check input for huge or NaN values) │ │ + [ d8dc] compute │ │ + [ d8e4] The data is expected as InputArray::STD_VECTOR_MAT (a std::vector) or _InputArray::STD_VECTOR_VECTOR (a std::vector< std::vector<...> >). │ │ + [ d973] (Func_.rows()==1 && (Constr_.cols()-Func_.cols()==1))|| (Func_.cols()==1 && (Constr_.cols()-Func_.rows()==1)) │ │ + [ d9e1] void cv::phase(InputArray, InputArray, OutputArray, bool) │ │ + [ da1b] CV_MAT_DEPTH(ctype) >= CV_32F && CV_MAT_CN(ctype) <= 2 │ │ + [ da52] void cv::hal::gemm64fc(const double *, size_t, const double *, size_t, double, const double *, size_t, double, double *, size_t, int, int, int, int) │ │ + [ dae7] (*each).type() == type │ │ + [ dafe] double cv::Mahalanobis(InputArray, InputArray, InputArray) │ │ + [ db39] dims <= 2 │ │ + [ db43] Pushed vector type is not the same as matrix type │ │ + [ db75] dims <= 2 && step[0] > 0 │ │ + [ db8e] empty() │ │ + [ db96] cvIplImage │ │ + [ dba1] img->dataOrder == IPL_DATA_ORDER_PIXEL || img->roi->coi != 0 │ │ + [ dbde] virtual void cv::MatOp_Bin::divide(double, const MatExpr &, MatExpr &) const │ │ + [ dc2b] virtual void cv::MatOp_T::multiply(const MatExpr &, double, MatExpr &) const │ │ + [ dc78] MatExpr cv::Mat::t() const │ │ + [ dc93] _m.dims() <= 2 │ │ + [ dca2] void cv::completeSymm(InputOutputArray, bool) │ │ + [ dcd0] hdr && hdr->dims == 1 │ │ + [ dce6] broadcast: input array must be contiguous │ │ + [ dd10] broadcast: not supported data type │ │ + [ dd33] i < (int)vv.size() │ │ + [ dd46] mv && n > 0 │ │ + [ dd52] _src1.type() == _src2.type() │ │ + [ dd6f] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/ovx.cpp │ │ + [ dde0] core(parallel): exception during plugin initialization: │ │ + [ de19] ParallelBackendRegistry │ │ + [ de31] core(parallel): trying backend: │ │ + [ de52] fs.isOpened() │ │ + [ de60] decodeFormat │ │ + [ de6d] NULL or empty filename │ │ + [ de84] startNextStream │ │ + [ de94] readRaw │ │ + [ de9c] make_base64_header │ │ + [ deaf] ']' - right-brace of seq is missing │ │ + [ ded3] sizes │ │ + [ ded9] nelems == m.total()*m.channels() │ │ + [ defa] Directive tags are not allowed here │ │ + [ df1e] OPENCV_DUMP_CONFIG │ │ + [ df32] Required baseline features:\n │ │ + [ df4f] SSE │ │ + [ df53] FP16 │ │ + [ df58] AVX512BW │ │ + [ df61] AVX512VBMI │ │ + [ df6c] Unknown feature │ │ + [ df7c] cv::error() │ │ + [ df88] Region location is disabled. Bailout │ │ + [ dfad] ctx.dummy_stack_top.region == NULL │ │ + [ dfd0] TRUE │ │ + [ dfd5] thread::detach failed │ │ + [ dfeb] w+e │ │ + [ dfef] numpunct_byname::numpunct_byname failed to construct for │ │ + [ e02f] %m/%d/%y │ │ + [ e038] operator/= │ │ + [ e043] out/llvm-project/libcxxabi/src/fallback_malloc.cpp │ │ + [ e076] actions & _UA_SEARCH_PHASE │ │ + [ e091] ProcessDescriptors │ │ + [ e0a4] _Unwind_VRS_Get_Internal │ │ + [ e0bd] setRegister │ │ + [ e0c9] s20 │ │ + [ e0cd] d8 │ │ + [ e0d0] d14 │ │ + [ e0d4] operator<< │ │ + [ e0df] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/alloc.cpp │ │ + [ e152] void cv::min(const UMat &, const UMat &, UMat &) │ │ + [ e183] void cv::hal::cpu_baseline::add32s(const int *, size_t, const int *, size_t, int *, size_t, int, int) │ │ + [ e1e9] void cv::hal::cpu_baseline::mul32s(const int *, size_t, const int *, size_t, int *, size_t, int, int, const double *) │ │ + [ e25f] void cv::hal::add8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, void *) │ │ + [ e2c4] void cv::hal::add16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ + [ e32d] cvReleaseMat │ │ + [ e33a] cvGetReal3D │ │ + [ e346] img │ │ + [ e34a] (newsize & (newsize - 1)) == 0 │ │ + [ e369] void cv::batchDistance(InputArray, InputArray, OutputArray, int, OutputArray, int, int, InputArray, int, bool) │ │ + [ e3d8] empty()=true │ │ + [ e3e6] , y= │ │ + [ e3eb] fromTo.size()%2 == 0 && nsrc > 0 && ndst > 0 │ │ + [ e418] '), where │ │ + [ e422] <= │ │ + [ e425] getByName │ │ + [ e42f] string │ │ + [ e436] void cv::cpu_baseline::cvt16u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ e4a1] void cv::cpu_baseline::cvt16s32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ e50f] void cv::cpu_baseline::cvt32f64f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ e57d] BinaryFunc cv::getCvtScaleAbsFunc(int) │ │ + [ e5a4] Mat &cv::Mat::operator=(const Scalar &) │ │ + [ e5cc] cvMakeSeqHeaderForArray │ │ + [ e5e4] Element size doesn't match to the size of predefined element type (try to use 0 for sequence element type) │ │ + [ e64f] Null double pointer to graph scanner │ │ + [ e674] Odd-size DCT's are not implemented │ │ + [ e697] [ INFO: │ │ + [ e69f] void cv::pow(InputArray, double, OutputArray) │ │ + [ e6cd] Mag.size() == Angle.size() && Mag.type() == Angle.type() │ │ + [ e706] (((flags&GEMM_3_T) == 0 && C.rows == d_size.height && C.cols == d_size.width) || ((flags&GEMM_3_T) != 0 && C.rows == d_size.width && C.cols == d_size.height)) │ │ + [ e7a5] scn + 1 == m.cols │ │ + [ e7b7] m.sameSize(*this) && m.type() == type() │ │ + [ e7df] cvGEMM │ │ + [ e7e6] src1.size == dst.size │ │ + [ e7fc] double cv::dotProd_32s(const int *, const int *, int) │ │ + [ e832] 0 <= d && d <= CV_MAX_DIM && _sizes │ │ + [ e856] Pushed vector length is not equal to matrix row length │ │ + [ e88d] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_c.cpp │ │ + [ e903] iplImageToMat │ │ + [ e911] Unknown operation │ │ + [ e923] void cv::hconcat(const Mat *, size_t, OutputArray) │ │ + [ e956] shape_target[i] │ │ + [ e966] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_wrap.cpp │ │ + [ e9df] dims │ │ + [ e9e4] !fixedSize() || ((Mat*)obj)->size.operator()() == _sz │ │ + [ ea1a] i < (int)v.size() │ │ + [ ea2c] void cv::hal::merge8u(const uchar **, uchar *, int, int) │ │ + [ ea65] !mv[0].empty() │ │ + [ ea74] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/include/opencv2/core/detail/dispatch_helper.impl.hpp │ │ + [ eb0e] throw_no_ocl │ │ + [ eb1b] setParallelForBackend │ │ + [ eb31] plugin's glob is ' │ │ + [ eb45] : │ │ + [ eb48] retainedVariance > 0 && retainedVariance <= 1 │ │ + [ eb76] void cv::PCACompute(InputArray, InputOutputArray, OutputArray, int) │ │ + [ ebba] current_type == NONE || current_type == type │ │ + [ ebe7] maxsz % esz == 0 │ │ + [ ebf8] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/persistence_xml.cpp │ │ + [ ec75] A single _ is a reserved tag name │ │ + [ ec97] Unexpected end of the stream │ │ + [ ecb4] Closing " is expected │ │ + [ ecca] int cv::hal::normHamming(const uchar *, const uchar *, int) │ │ + [ ed06] SSSE3 │ │ + [ ed0c] %s-%03d.txt │ │ + [ ed18] OPENCV_DATA_PATH │ │ + [ ed29] Can't remove directory: │ │ + [ ed42] DEBUG │ │ + [ ed48] bad_weak_ptr │ │ + [ ed55] thread::join failed │ │ + [ ed69] Pure virtual function called! │ │ + [ ed87] reference temporary for │ │ + [ eda0] std │ │ + [ eda4] mc │ │ + [ eda7] tr │ │ + [ edaa] operator^ │ │ + [ edb4] operator->* │ │ + [ edc0] unsigned char │ │ + [ edce] unsigned __int128 │ │ + [ ede0] Ul │ │ + [ ede3] Tn │ │ + [ ede6] union │ │ + [ edec] during phase1 personality function said it would stop here, but now in phase2 it did not stop here │ │ + [ ee4f] getInfoFromEHABISection │ │ + [ ee67] r4 │ │ + [ ee6a] s30 │ │ + [ ee6e] write │ │ + [ ee74] virtual void cv::Algorithm::save(const String &) const │ │ + [ eeab] _src1.empty() == _src2.empty() │ │ + [ eeca] cvAddS │ │ + [ eed1] cvSubRS │ │ + [ eed9] cvInRangeS │ │ + [ eee4] void cv::hal::div32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, void *) │ │ + [ ef4a] Invalid matrix type │ │ + [ ef5e] Some of required array pointers is NULL │ │ + [ ef86] cvGetDims │ │ + [ ef90] Images with planar data layout should be used with COI selected │ │ + [ efd0] Neither accuracy nor maximum iterations number flags are set in criteria type │ │ + [ f01e] size(-1)=%dx%d │ │ + [ f02e] _src.sameSize(_dst) && sdepth == ddepth │ │ + [ f056] CV_16F │ │ + [ f060] %s\n │ │ + [ f064] (termcrit.type==(TermCriteria::MAX_ITER+TermCriteria::EPS) && termcrit.epsilon>0 && termcrit.maxCount>0) || ((termcrit.type==TermCriteria::MAX_ITER) && termcrit.maxCount>0) │ │ + [ f111] void cv::cpu_baseline::cvt64s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ f17c] void cv::cpu_baseline::cvt16s16f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ f1ea] cvSetSeqBlockSize │ │ + [ f1fc] cvRemoveNodeFromTree │ │ + [ f211] initializeContextFromD3D11Device │ │ + [ f232] data0.dims <= 2 && type == CV_32F && K > 0 │ │ + [ f25d] K │ │ + [ f25f] (unsigned)_labels.at(i) < (unsigned)K │ │ + [ f28a] virtual void cv::KMeansPPDistanceComputer::operator()(const cv::Range &) const │ │ + [ f2d9] The number of samples must equal the number of labels. Given %zu labels, %d samples. │ │ + [ f32f] log │ │ + [ f333] bool cv::checkRange(InputArray, bool, Point *, double, double) │ │ + [ f372] void cv::hal::log32f(const float *, float *, int) │ │ + [ f3a4] void cv::hal::log64f(const double *, double *, int) │ │ + [ f3d8] void cv::cpu_baseline::gemm32f(const float *, size_t, const float *, size_t, float, const float *, size_t, float, float *, size_t, int, int, int, int) │ │ + [ f46f] type == v2.type() │ │ + [ f481] Mahalanobis │ │ + [ f48d] ranges │ │ + [ f494] push_back │ │ + [ f49e] cvReduce │ │ + [ f4a7] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_decomp.cpp │ │ + [ f522] cv::Scalar cv::trace(InputArray) │ │ + [ f543] dst_dp == 1 │ │ + [ f54f] rotate │ │ + [ f556] 0 <= i && i < (int)v.size() │ │ + [ f572] getOGlBuffer │ │ + [ f57f] i < sz.height │ │ + [ f58d] isSubmatrix │ │ + [ f599] !fixedType() || ((Mat*)obj)->type() == mtype │ │ + [ f5c6] m.dims │ │ + [ f5cd] std::max(requested_size.width, requested_size.height) == total_1d │ │ + [ f60f] Vectors with element size %d are not supported. Please, modify OutputArray::create()\n │ │ + [ f665] int cv::cpu_baseline::sqsum8s(const schar *, const uchar *, int *, int *, int, int) │ │ + [ f6b9] void cv::minMaxIdx(InputArray, double *, double *, int *, int *, InputArray) │ │ + [ f706] normType == NORM_INF || normType == NORM_L1 || normType == NORM_L2 || normType == NORM_L2SQR || ((normType == NORM_HAMMING || normType == NORM_HAMMING2) && src1.type() == CV_8U) │ │ + [ f7b8] cn == 2 || cn == 3 || cn == 4 │ │ + [ f7d6] FormattedImpl │ │ + [ f7e4] float64 │ │ + [ f7ec] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/parallel.cpp │ │ + [ f862] in │ │ + [ f867] / │ │ + [ f869] void cv::PCACompute(InputArray, InputOutputArray, OutputArray, OutputArray, int) │ │ + [ f8ba] Too long data type specification │ │ + [ f8db] writeComment │ │ + [ f8e8] getParser │ │ + [ f8f2] writeScalar │ │ + [ f8fe] Invalid input │ │ + [ f90c] parseValue │ │ + [ f917] writeTag │ │ + [ f920] map │ │ + [ f924] void cv::split(const Mat &, Mat *) │ │ + [ f947] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/stat_c.cpp │ │ + [ f9bb] OpenCV(%s) %s:%d: error: (%d:%s) in function '%s'\n │ │ + %s │ │ + [ f9f0] Null pointer │ │ + [ f9fd] AVX512F │ │ + [ fa05] AVX512-KNL │ │ + [ fa10] AVX512-KNM │ │ + [ fa1b] LSX │ │ + [ fa1f] b,%d,%lld,%lld,%lld │ │ + [ fa33] static void cv::KeyPoint::convert(const std::vector &, std::vector &, const std::vector &) │ │ + [ faa6] utils::findDataFile(): trying │ │ + [ fac5] cv::String cv::utils::fs::getcwd() │ │ + [ fae8] string_view::substr │ │ + [ fafc] Index < size() && "Invalid access!" │ │ + [ fb20] noexcept │ │ + [ fb2a] operator* │ │ + [ fb34] signed char │ │ + [ fb40] void (anonymous namespace)::itanium_demangle::PODSmallVector<(anonymous namespace)::itanium_demangle::PODSmallVector<(anonymous namespace)::itanium_demangle::Node *, 8> *, 4>::pop_back() [T = (anonymous namespace)::itanium_demangle::PODSmallVector<(anonymous namespace)::itanium_demangle::Node *, 8> *, N = 4] │ │ + [ fc76] char8_t │ │ + [ fc7e] imaginary │ │ + [ fc89] Dw │ │ + [ fc8c] CurrentPosition │ │ + [ fc9c] objc_object │ │ + [ fca8] d25 │ │ + [ fcac] OutOfMemoryError │ │ + [ fcbd] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/arithm.cpp │ │ + [ fd31] void cv::compare(InputArray, InputArray, OutputArray, int) │ │ + [ fd6c] inRange │ │ + [ fd74] src.size == dst.size && src.type() == dst.type() │ │ + [ fda5] cvXorS │ │ + [ fdac] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/arithm.simd.hpp │ │ + [ fe25] void cv::hal::cpu_baseline::sub32s(const int *, size_t, const int *, size_t, int *, size_t, int, int) │ │ + [ fe8b] void cv::hal::add32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, void *) │ │ + [ fef1] void cv::hal::sub16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, void *) │ │ + [ ff57] void cv::hal::cmp32s(const int *, size_t, const int *, size_t, uchar *, size_t, int, int, void *) │ │ + [ ffb9] void cv::hal::div8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ + [ 1001e] NULL matrix header pointer │ │ + [ 10039] invalid array data type │ │ + [ 10051] bad dimension index │ │ + [ 10065] Pixel order should be used with coi == 0 │ │ + [ 1008e] The last dimension full size is not divisible by new number of channels │ │ + [ 100d6] Null pointer to image │ │ + [ 100ec] totalSize > 0 │ │ + [ 100fa] │ │ + [ 1010a] ) │ │ + [ 1010c] : │ │ + [ 1010e] where │ │ + [ 10114] DataType<_Tp>::channels == m.channels() || m.empty() │ │ + [ 10149] void cv::cpu_baseline::cvt32s16u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ + [ 101b7] dvec[j].depth() == src.depth() │ │ + [ 101d6] cvStartReadSeq │ │ + [ 101e5] cvSeqPopMulti │ │ + [ 101f3] icvInitMemStorage │ │ + [ 10205] u.size() == svd.u.size() │ │ + [ 1021e] Computation will probably fail. │ │ + [ 1023e] X.size() == Angle.size() && X.type() == Angle.type() │ │ + [ 10273] ecount0 <= ecount │ │ + [ 10285] double cv::dotProd_8u(const uchar *, const uchar *, int) │ │ + [ 102be] total() == 0 || data != NULL │ │ + [ 102db] Unknown array type │ │ + [ 102ee] virtual void cv::MatOp::divide(const MatExpr &, const MatExpr &, MatExpr &, double) const │ │ + [ 10348] Invalid matrix initializer type │ │ + [ 10368] void cv::vconcat(const Mat *, size_t, OutputArray) │ │ + [ 1039b] Number of dimensions shouldn't change │ │ + [ 103c1] static_cast(order_[i]) │ │ + [ 103e0] void cv::flip(InputArray, OutputArray, int) │ │ + [ 1040c] shape_src[i] │ │ + [ 10419] !fixedSize() || ((UMat*)obj)->size.operator()() == _sz │ │ + [ 10450] !fixedSize() || ((ogl::Buffer*)obj)->size() == Size(_cols, _rows) │ │ + [ 10492] d │ │ + [ 10494] Scalar cv::mean(InputArray, InputArray) │ │ + [ 104bc] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/mean.dispatch.cpp │ │ + [ 10537] int cv::cpu_baseline::sqsum32f(const float *, const uchar *, double *, double *, int, int) │ │ + [ 10592] 0 < cn && cn <= CV_CN_MAX │ │ + [ 105ac] void cv::normalize(InputArray, InputOutputArray, double, double, int, int, InputArray) │ │ + [ 10603] core(parallel): New backend priority: ' │ │ + [ 1062b] opencv_core_parallel_plugin_init_v0 │ │ + [ 1064f] file != 0 │ │ + [ 10659] Unexpected error, unable to switch to this state. │ │ + [ 1068b] reserveNodeSpace │ │ + [ 1069c] Double hyphen '--' is not allowed in the comments │ │ + [ 106ce] fs->eof() │ │ + [ 106d8] seq │ │ + [ 106dc] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/rand.cpp │ │ + [ 1074e] void cv::hal::split16u(const ushort *, ushort **, int, int) │ │ + [ 1078a] void cv::hal::split64s(const int64 *, int64 **, int, int) │ │ + [ 107c4] cvSum │ │ + [ 107cb] General configuration for OpenCV 4.9.0 =====================================\n │ │ Version control: 3.0.6-dirty\n │ │ Platform:\n │ │ - Timestamp: 2024-10-22T20:13:42Z\n │ │ - Host: Linux 6.1.0-25-amd64 x86_64\n │ │ + Timestamp: 2024-12-08T01:50:24Z\n │ │ + Host: Linux 6.1.0-28-amd64 x86_64\n │ │ Target: Android 1 armv7-a\n │ │ CMake: 3.22.1-g37088a8\n │ │ CMake generator: Ninja\n │ │ CMake build tool: /opt/android-sdk/cmake/3.22.1/bin/ninja\n │ │ Configuration: Release\n │ │ CPU/HW features:\n │ │ Baseline: NEON\n │ │ @@ -224,1576 +1785,15 @@ │ │ Trace: YES (built-in)\n │ │ Other third-party libraries:\n │ │ Custom HAL: NO\n │ │ Flatbuffers: builtin/3rdparty (23.5.9)\n │ │ Python (for build): /usr/bin/python3\n │ │ Install to: /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/.cxx/Release/t1f4h131/armeabi-v7a/install\n │ │ -----------------------------------------------------------------\n │ │ - error │ │ - [ 3420] NEON_BF16 │ │ - [ 342a] RVV │ │ - [ 342e] kb │ │ - [ 3431] getCacheDirectory │ │ - [ 3443] skip auto unloading (disabled): │ │ - [ 3464] initializeContextFromVA │ │ - [ 347c] vfp │ │ - [ 3480] vfpv4 │ │ - [ 3486] abe │ │ - [ 348a] unsupported locale for standard input │ │ - [ 34b0] %H:%M:%S │ │ - [ 34b9] ___Z │ │ - [ 34be] Ua9enable_ifI │ │ - [ 34cc] non-virtual thunk to │ │ - [ 34e2] sZ │ │ - [ 34e5] operator delete[] │ │ - [ 34f7] operator delete │ │ - [ 3507] operator<=> │ │ - [ 3513] unsigned int │ │ - [ 3520] void *(anonymous namespace)::fallback_malloc(size_t) │ │ - [ 3555] r7 │ │ - [ 3558] s27 │ │ - [ 355c] void cv::max(const UMat &, const UMat &, UMat &) │ │ - [ 358d] src1.size == dst.size && src1.channels() == dst.channels() │ │ - [ 35c8] The operation is neither 'array op array' (where arrays have the same size and type), nor 'array op scalar', nor 'scalar op array' │ │ - [ 364b] (mtype == CV_8U || mtype == CV_8S) && _mask.sameSize(*psrc1) │ │ - [ 3688] void cv::hal::cpu_baseline::max16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int) │ │ - [ 36f7] void cv::hal::cpu_baseline::cmp8s(const schar *, size_t, const schar *, size_t, uchar *, size_t, int, int, int) │ │ - [ 3767] void cv::hal::cpu_baseline::recip32f(const float *, size_t, float *, size_t, int, int, const double *) │ │ - [ 37ce] void cv::hal::sub32s(const int *, size_t, const int *, size_t, int *, size_t, int, int, void *) │ │ - [ 382e] void cv::hal::or8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ - [ 3892] void cv::hal::div8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, void *) │ │ - [ 38f7] 0 │ │ - [ 38f9] The output header should be CvMat or CvMatND │ │ - [ 3926] null pointer to header │ │ - [ 393d] cvInitImageHeader │ │ - [ 394f] BGRA │ │ - [ 3954] get │ │ - [ 3958] fast_allocate │ │ - [ 3966] CV_8U │ │ - [ 396c] greater than or equal to │ │ - [ 3985] x │ │ - [ 398a] ERRORS:\n │ │ - %s\n │ │ - [ 3996] minimize │ │ - [ 399f] void cv::cpu_baseline::cvt8u32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 3a0c] void cv::cpu_baseline::cvt32s32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 3a7a] len > 0 │ │ - [ 3a82] requested size is negative or too big │ │ - [ 3aa8] cvGetSeqReaderPos │ │ - [ 3aba] cvSeqPop │ │ - [ 3ac3] block != seq->first->prev │ │ - [ 3add] Invalid sequence header │ │ - [ 3af5] The vertex does not belong to the graph │ │ - [ 3b1d] bool cv::eigen(InputArray, OutputArray, OutputArray) │ │ - [ 3b52] (size_t)eigenvectors64f.rows == n │ │ - [ 3b74] asRowMatrix │ │ - [ 3b80] coeffs0.rows == 1 || coeffs0.cols == 1 │ │ - [ 3ba7] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/mathfuncs_core.simd.hpp │ │ - [ 3c28] (type == (((5) & ((1 << 3) - 1)) + (((1)-1) << 3)) || type == (((6) & ((1 << 3) - 1)) + (((1)-1) << 3)) || type == (((5) & ((1 << 3) - 1)) + (((2)-1) << 3)) || type == (((6) & ((1 << 3) - 1)) + (((2)-1) << 3))) │ │ - [ 3cfb] void cv::transform(InputArray, OutputArray, InputArray) │ │ - [ 3d33] mean0.data == mean.data │ │ - [ 3d4b] 2 │ │ - [ 3d4d] centers.cols == data.cols │ │ - [ 3d67] int cv::hal::LU32f(float *, size_t, int, float *, size_t, int) │ │ - [ 3da6] MatExpr cv::min(double, const Mat &) │ │ - [ 3dcb] MatExpr cv::max(double, const Mat &) │ │ - [ 3df0] virtual void cv::MatOp_GEMM::transpose(const MatExpr &, MatExpr &) const │ │ - [ 3e39] Unsupported combination of input and output array formats │ │ - [ 3e73] ptr │ │ - [ 3e77] inp.data != out.data │ │ - [ 3e8c] sizes[j] │ │ - [ 3e95] mtype == type0 || (CV_MAT_CN(mtype) == CV_MAT_CN(type0) && ((1 << type0) & fixedDepthMask) != 0) │ │ - [ 3ef6] void cv::hal::merge64s(const int64 **, int64 *, int, int) │ │ - [ 3f30] plugin(s) for │ │ - [ 3f40] plugin API level (%d) != OpenCV API level (%d) │ │ - [ 3f6f] Appending data to compressed file is not implemented │ │ - [ 3fa4] make_write_struct_delayed │ │ - [ 3fbe] !fs_impl->write_stack.empty() │ │ - [ 3fdc] tp == STRING || tp == SEQ || tp == MAP │ │ - [ 4003] cnt > 0U │ │ - [ 400c] An attempt to add element without a key to a map, or add element with key to sequence │ │ - [ 4062] Unexpected character │ │ - [ 4077] OpenCV persistence doesn't support very long lines │ │ - [ 40aa] Invalid escape character │ │ - [ 40c3] elements with keys can not be written to sequence │ │ - [ 40f5] Too long string literal │ │ - [ 410d] void cv::hal::cpu_baseline::split8u(const uchar *, uchar **, int, int) │ │ - [ 4154] int cv::cpu_baseline::sum8s(const schar *, const uchar *, int *, int, int) │ │ - [ 419f] int cv::cpu_baseline::sum16u(const ushort *, const uchar *, int *, int, int) │ │ - [ 41ec] int cv::cpu_baseline::sum32f(const float *, const uchar *, double *, int, int) │ │ - [ 423b] len >= 0 && "Check format string for errors" │ │ - [ 4268] Sizes of input arguments do not match │ │ - [ 428e] AVX2 │ │ - [ 4293] AVX5124FMAPS │ │ - [ 42a0] AVX512-SKX │ │ - [ 42ab] Region │ │ - [ 42b2] traceArg │ │ - [ 42bb] #description: OpenCV trace file │ │ - [ 42db] dst.u │ │ - [ 42e1] bool cv::utils::fs::createDirectory(const cv::String &) │ │ - [ 4319] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/utils/samples.cpp │ │ - [ 4394] OpenCV samples: Can't find required data file: %s │ │ - [ 43c6] recursive_mutex constructor failed │ │ - [ 43e9] %Lf │ │ - [ 43ed] __cxa_guard_acquire │ │ - [ 4401] typeinfo for │ │ - [ 440f] auto │ │ - [ 4414] operator& │ │ - [ 441e] operator++ │ │ - [ 4429] char │ │ - [ 442e] T &(anonymous namespace)::itanium_demangle::PODSmallVector<(anonymous namespace)::itanium_demangle::PODSmallVector<(anonymous namespace)::itanium_demangle::Node *, 8> *, 4>::back() [T = (anonymous namespace)::itanium_demangle::PODSmallVector<(anonymous namespace)::itanium_demangle::Node *, 8> *, N = 4] │ │ - [ 455e] void (anonymous namespace)::itanium_demangle::PODSmallVector<(anonymous namespace)::itanium_demangle::ForwardTemplateReference *, 4>::dropBack(size_t) [T = (anonymous namespace)::itanium_demangle::ForwardTemplateReference *, N = 4] │ │ - [ 4646] void (anonymous namespace)::itanium_demangle::PODSmallVector<(anonymous namespace)::itanium_demangle::Node *, 32>::dropBack(size_t) [T = (anonymous namespace)::itanium_demangle::Node *, N = 32] │ │ - [ 4708] Dx │ │ - [ 470b] s21 │ │ - [ 470f] d3 │ │ - [ 4712] basic_string │ │ - [ 471f] void cv::hal::cpu_baseline::max8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int) │ │ - [ 478a] void cv::hal::cpu_baseline::max32f(const float *, size_t, const float *, size_t, float *, size_t, int, int) │ │ - [ 47f6] void cv::hal::cpu_baseline::addWeighted16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, const double *) │ │ - [ 487d] void cv::hal::min8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ - [ 48e2] void cv::hal::max32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, void *) │ │ - [ 4948] void cv::hal::absdiff32s(const int *, size_t, const int *, size_t, int *, size_t, int, int, void *) │ │ - [ 49ac] void cv::hal::mul64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ - [ 4a15] cvRawDataToScalar │ │ - [ 4a27] index is out of range │ │ - [ 4a3d] Unsupported format │ │ - [ 4a50] wait_for │ │ - [ 4a59] ~Impl │ │ - [ 4a5f] flags=0x%08llx │ │ - [ 4a6f] ] │ │ - [ 4a71] │ │ - [ 4a80] -- │ │ - [ 4a83] void cv::hal::addRNGBias64f(double *, const double *, int) │ │ - [ 4abe] void cv::cpu_baseline::cvt8s32s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 4b2b] void cv::cpu_baseline::cvt16s64f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 4b99] setFields │ │ - [ 4ba3] Invalid destination sequence header │ │ - [ 4bc7] cvGraphRemoveVtxByPtr │ │ - [ 4bdd] cvFindGraphEdge │ │ - [ 4bed] cvGraphAddEdgeByPtr │ │ - [ 4c01] std::min(_step.cols, _step.rows) == 1 && std::max(_step.cols, _step.rows) >= 2 && _step.type() == CV_64FC1 │ │ - [ 4c6c] src.rows == src.cols │ │ - [ 4c81] w.type() == type && (w.size() == cv::Size(nm,1) || w.size() == cv::Size(1, nm) || w.size() == cv::Size(nm, nm) || w.size() == cv::Size(n, m)) │ │ - [ 4d0f] eigenNonSymmetric │ │ - [ 4d21] pt == NULL │ │ - [ 4d2c] (coeffs.size() == Size(n0, 1) || coeffs.size() == Size(n0+1, 1) || coeffs.size() == Size(1, n0) || coeffs.size() == Size(1, n0+1)) │ │ - [ 4daf] _r.data == _r0.data │ │ - [ 4dc3] void cv::hal::cpu_baseline::magnitude32f(const float *, const float *, float *, int) │ │ - [ 4e18] func && "Not supported" │ │ - [ 4e30] void cv::hal::gemm64f(const double *, size_t, const double *, size_t, double, const double *, size_t, double, double *, size_t, int, int, int, int) │ │ - [ 4ec4] data[i].type() == type │ │ - [ 4edb] (delta.cols == src.cols || delta.cols == 1) │ │ - [ 4f07] _step >= minstep │ │ - [ 4f18] step[dims-1] == (size_t)CV_ELEM_SIZE(flags) │ │ - [ 4f44] r == Range::all() || (0 <= r.start && r.start < r.end && r.end <= m.size[i]) │ │ - [ 4f91] pop_back │ │ - [ 4f9a] is_m3_vector │ │ - [ 4fa7] img->dataOrder == IPL_DATA_ORDER_PIXEL │ │ - [ 4fce] static MatExpr cv::Mat::zeros(int, int, int) │ │ - [ 4ffb] arrays[i] != 0 │ │ - [ 500a] m != 0 && _idx │ │ - [ 5019] void cv::sortIdx(InputArray, OutputArray, int) │ │ - [ 5048] void cv::flipND(InputArray, OutputArray, int) │ │ - [ 5076] You should explicitly call download method for cuda::GpuMat object │ │ - [ 50b9] getUMatVector │ │ - [ 50c7] int cv::_InputArray::sizend(int *, int) const │ │ - [ 50f5] i >= 0 && i < sz.height │ │ - [ 510d] !fixedType() || ((UMat*)obj)->type() == mtype │ │ - [ 513b] k == UMAT │ │ - [ 5145] cn <= 4 && func != 0 │ │ - [ 515a] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/merge.simd.hpp │ │ - [ 51d2] _src2.type() │ │ - [ 51df] /sys/devices/system/cpu/online │ │ - [ 51fe] core(parallel): Enabled backends( │ │ - [ 5220] checkCompatibility │ │ - [ 5233] plugin_api_ │ │ - [ 523f] data.channels() == 1 │ │ - [ 5254] Invalid data type specification │ │ - [ 5274] %YAML:1.0\n │ │ - ---\n │ │ - [ 5283] fmt == FileStorage::FORMAT_JSON │ │ - [ 52a3] buf │ │ - [ 52a7] ofs <= fs_data_blksz[blockIdx] │ │ - [ 52c6] getEmitter │ │ - [ 52d1] ...\n │ │ - [ 52d6] Unsupported YAML version (it must be 1.x) │ │ - [ 5300] --- │ │ - [ 5304] Too long string or a last string w/o newline │ │ - [ 5331] _arr.dims <= 2 │ │ - [ 5340] Scalar cv::sum(InputArray) │ │ - [ 535b] > │ │ - [ 535e] Iterations do not converge │ │ - [ 5379] AVX512BITALG │ │ - [ 5386] we │ │ - [ 5389] data == datastart │ │ - [ 539b] handle │ │ - [ 53a2] sdk/etc │ │ - [ 53aa] pImpl->unlock_shared() │ │ - [ 53c1] OFF │ │ - [ 53c5] CPU revision │ │ - [ 53d2] vfpv3d16 │ │ - [ 53db] terminating │ │ - [ 53e7] invocation function for block in │ │ - [ 5409] operator new[] │ │ - [ 5418] operator|= │ │ - [ 5423] reinterpret_cast │ │ - [ 5434] Res.startsWith("operator") && "operator name does not start with 'operator'" │ │ - [ 5481] Ut │ │ - [ 5484] fL │ │ - [ 5487] OE │ │ - [ 548a] r5 │ │ - [ 548d] s15 │ │ - [ 5491] s25 │ │ - [ 5495] s29 │ │ - [ 5499] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/algorithm.cpp │ │ - [ 5510] void cv::absdiff(InputArray, InputArray, OutputArray) │ │ - [ 5546] cvAnd │ │ - [ 554c] src1.size == dst.size && dst.type() == CV_8U │ │ - [ 5579] cvInRange │ │ - [ 5583] void cv::hal::cpu_baseline::sub8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int) │ │ - [ 55ee] void cv::hal::cpu_baseline::div16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, const double *) │ │ - [ 566a] void cv::hal::max32s(const int *, size_t, const int *, size_t, int *, size_t, int, int, void *) │ │ - [ 56ca] cmp_loop_nosimd │ │ - [ 56da] Overflow for imageSize │ │ - [ 56f1] cvGetDiag │ │ - [ 56fb] COI is not supported │ │ - [ 5710] dims(0)=%d │ │ - [ 571c] !blocks.empty() │ │ - [ 572c] ( │ │ - [ 572f] Missing parameter #%d\n │ │ - [ 5746] unknown │ │ - [ 574e] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/conjugate_gradient.cpp │ │ - [ 57ce] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/convert.simd.hpp │ │ - [ 5848] void cv::hal::cvt16f32f(const float16_t *, float *, int) │ │ - [ 5881] void cv::cpu_baseline::cvt32f32s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 58ef] void cv::cpu_baseline::cvt64f32s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 595d] convertScaleAbs │ │ - [ 596d] src.channels() == 1 && src.dims == 2 │ │ - [ 5992] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/cuda_gpu_mat.cpp │ │ - [ 5a0c] Storage block size is too small to fit the sequence elements │ │ - [ 5a49] cvSetAdd │ │ - [ 5a52] Invalid graph pointer │ │ - [ 5a68] block->count % seq->elem_size == 0 && block->count > 0 │ │ - [ 5a9f] DFT │ │ - [ 5aa3] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/kmeans.cpp │ │ - [ 5b17] int cv::LU(float *, size_t, int, float *, size_t, int) │ │ - [ 5b4e] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/lapack.cpp │ │ - [ 5bc2] int cv::LU(double *, size_t, int, double *, size_t, int) │ │ - [ 5bfb] method == DECOMP_LU || method == DECOMP_SVD || method == DECOMP_EIG || method == DECOMP_CHOLESKY || method == DECOMP_QR │ │ - [ 5c73] static void cv::SVD::compute(InputArray, OutputArray, OutputArray, OutputArray, int) │ │ - [ 5cc8] InputArray Datatype %d is not supported. │ │ - [ 5cf1] OpenCV/4.9.0 │ │ - [ 5cfe] z_.type() │ │ - [ 5d08] float cv::cubeRoot(float) │ │ - [ 5d22] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/mathfuncs.cpp │ │ - [ 5d99] cvPolarToCart │ │ - [ 5da7] double cv::solvePoly(InputArray, OutputArray, int) │ │ - [ 5dda] void cv::hal::cpu_baseline::exp32f(const float *, float *, int) │ │ - [ 5e1a] void cv::hal::cpu_baseline::exp64f(const double *, double *, int) │ │ - [ 5e5c] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matmul.dispatch.cpp │ │ - [ 5ed9] src.channels() == 1 │ │ - [ 5eed] double cv::Mat::dot(InputArray) const │ │ - [ 5f13] GEMM_TransposeBlock │ │ - [ 5f27] copy │ │ - [ 5f2c] s >= 0 │ │ - [ 5f33] 0 <= _colRange.start && _colRange.start <= _colRange.end && _colRange.end <= m.cols │ │ - [ 5f87] _cn <= CV_CN_MAX │ │ - [ 5f98] Copy dimension (which has zero size) is not present in source matrix │ │ - [ 5fdd] static MatExpr cv::Mat::eye(int, int, int) │ │ - [ 6008] src.data != dst.data │ │ - [ 601d] _src.dims() <= 2 && esz <= 32 │ │ - [ 603b] New order should be a valid permutation of the old one │ │ - [ 6072] getGpuMatVector │ │ - [ 6082] size │ │ - [ 6087] step │ │ - [ 608c] sz │ │ - [ 608f] k == MAT │ │ - [ 6098] array([ │ │ - [ 60a0] . SKIP │ │ - [ 60a7] core(parallel): plugin is incompatible (can't be initialized): │ │ - [ 60e7] core(parallel): NOTE: some functionality may be unavailable due to lack of support by plugin implementation │ │ - [ 6153] .Inf │ │ - [ 6158] type == FileNode::SEQ || type == FileNode::MAP │ │ - [ 6187] convertToCollection │ │ - [ 619b] isMap() │ │ - [ 61a3] ABCDEFGHIJKLMNOPQRSTUVWXYZabcdefghijklmnopqrstuvwxyz0123456789+/ │ │ - [ 61e4] '"' - right-quote of string is missing │ │ - [ 620b] Value 'null' is not supported by this parser │ │ - [ 6238] getBase64Row │ │ - [ 6245] dt │ │ - [ 6248] Invalid character in the symbol entity name │ │ - [ 6274] Invalid or unsupported syntax │ │ - [ 6292] Multi-line text literals are not supported │ │ - [ 62bd] Unsupported format or combination of formats │ │ - [ 62ea] calling android_getCpuFeatures() ... Done (%llx) │ │ - [ 631b] AVX512-COMMON │ │ - [ 6329] ID=%3d (%s) - NOT AVAILABLE\n │ │ - [ 634a] OPENCV: Trying to disable unavailable CPU feature on the current platform: '%s'.\n │ │ - [ 639c] data.empty() │ │ - [ 63a9] Exception: %s\n │ │ - [ 63b8] utils::findDataFile(): trying install path: │ │ - [ 63e5] OK │ │ - [ 63e8] Hardware │ │ - [ 63f1] L │ │ - [ 63f3] time_get_byname failed to construct for │ │ - [ 641c] operator, │ │ - [ 6426] operator-> │ │ - [ 6431] Tt │ │ - [ 6434] Parser->TemplateParams.size() >= OldNumTemplateParamLists │ │ - [ 646e] DC │ │ - [ 6471] _Unwind_VRS_Pop │ │ - [ 6481] r3 │ │ - [ 6484] s8 │ │ - [ 6487] s17 │ │ - [ 648b] Failed to allocate %llu bytes │ │ - [ 64a9] The upper boundary is neither an array of the same size and same type as src, nor a scalar │ │ - [ 6504] cvCmp │ │ - [ 650a] cvMax │ │ - [ 6510] void cv::hal::cpu_baseline::sub8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int) │ │ - [ 657b] void cv::hal::cpu_baseline::max8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int) │ │ - [ 65e6] void cv::hal::cpu_baseline::absdiff32f(const float *, size_t, const float *, size_t, float *, size_t, int, int) │ │ - [ 6656] void cv::hal::cpu_baseline::or8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int) │ │ - [ 66c0] void cv::hal::cpu_baseline::addWeighted64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, const double *) │ │ - [ 6747] void cv::hal::add8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ - [ 67ac] void cv::hal::absdiff16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ - [ 6819] void cv::hal::absdiff32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, void *) │ │ - [ 6883] void cv::hal::cmp16s(const short *, size_t, const short *, size_t, uchar *, size_t, int, int, void *) │ │ - [ 68e9] void cv::hal::addWeighted16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ - [ 695a] cvScalarToRawData │ │ - [ 696c] rect.width >= 0 && rect.height >= 0 && rect.x < image->width && rect.y < image->height && rect.x + rect.width >= (int)(rect.width > 0) && rect.y + rect.height >= (int)(rect.height > 0) │ │ - [ 6a25] _nidx.needed() == (K > 0) │ │ - [ 6a3f] error in split_range_string( │ │ - [ 6a5c] void cv::cpu_baseline::cvt64f8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 6ac9] void cv::cpu_baseline::cvt16u8s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 6b36] void cv::cpu_baseline::cvt16u32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 6ba4] void cv::Mat::copyTo(OutputArray, InputArray) const │ │ - [ 6bd8] src.depth() == dst.depth() && src.size == dst.size │ │ - [ 6c0b] cvSeqSearch │ │ - [ 6c17] cvCreateSet │ │ - [ 6c23] cvGraphRemoveEdgeByPtr │ │ - [ 6c3a] The sequence has NULL storage pointer │ │ - [ 6c60] CCSIDFT │ │ - [ 6c68] Wrong shapes for given matrices. Was size(src) = (%d,%d), size(W) = (%d,%d). │ │ - [ 6cb5] save │ │ - [ 6cba] Constr_.type()==CV_64FC1 || Constr_.type()==CV_32FC1 │ │ - [ 6cef] z_.type() == CV_64FC1 || z_.type() == CV_32FC1 || z_.type() == CV_32SC1 │ │ - [ 6d37] int cv::solveCubic(InputArray, OutputArray) │ │ - [ 6d63] transform │ │ - [ 6d6d] len == icovar.rows && len == icovar.cols │ │ - [ 6d96] mulTransposed │ │ - [ 6da4] D.type() == A.type() │ │ - [ 6db9] evects0.rows == ecount0 │ │ - [ 6dd1] sz[i] <= (size_t)INT_MAX │ │ - [ 6dea] The reduced dimensionality index is out of range │ │ - [ 6e1b] virtual void cv::MatOp::add(const MatExpr &, const MatExpr &, MatExpr &) const │ │ - [ 6e6a] CV_MAT_CN(_type) == e.a.channels() │ │ - [ 6e8d] checkOperandsExist │ │ - [ 6ea0] void cv::vconcat(InputArray, InputArray, OutputArray) │ │ - [ 6ed6] -ndim │ │ - [ 6edc] Unknown/unsupported array type │ │ - [ 6efb] !fixedSize() || ((cuda::HostMem*)obj)->size() == Size(_cols, _rows) │ │ - [ 6f3f] Can't reallocate UMat with locked size (probably due to misused 'const' modifier) │ │ - [ 6f91] d == 2 && (sizes[0] == 1 || sizes[1] == 1 || sizes[0]*sizes[1] == 0) │ │ - [ 6fd6] k == STD_VECTOR_MAT || k == STD_ARRAY_MAT │ │ - [ 7000] getUMatRef │ │ - [ 700b] k == CUDA_GPU_MAT │ │ - [ 701d] _mask.empty() || _mask.type() == CV_8UC1 │ │ - [ 7046] depth == CV_16S || depth == CV_32S || depth == CV_32F || depth == CV_64F │ │ - [ 708f] convertFromGLTexture2D │ │ - [ 70a6] core(parallel): Available backends( │ │ - [ 70ca] , sorted by priority): │ │ - [ 70e2] readPrioritySettings │ │ - [ 70f7] ', file: │ │ - [ 7101] values │ │ - [ 7108] fmt_pairs != 0 && max_len > 0 │ │ - [ 7126] Could not find in the end of file.\n │ │ - [ 715c] ...\n │ │ - ---\n │ │ - [ 7165] resizeWriteBuffer │ │ - [ 7177] p != 0 │ │ - [ 717e] At present, output Base64 data only. │ │ - [ 71a3] Key must start with a letter or _ │ │ - [ 71c5] Invalid closing tag for deviceCopyObsolete() || u->copyOnMap() │ │ - [ 723e] utils::findDataFile('%s', %s) │ │ - [ 725c] configuration override: │ │ - [ 7276] Specified non-existed directory, creating OpenCV sub-directory for caching purposes: │ │ - [ 72cc] ERROR │ │ - [ 72d2] void cv::utils::logging::LogTagManager::assign(const std::string &, LogTag *) │ │ - [ 7320] fullNameResult.m_findCrossReferences │ │ - [ 7345] ') => ' │ │ - [ 734d] char *__cxxabiv1::__cxa_demangle(const char *, char *, size_t *, int *) │ │ - [ 7395] gs │ │ - [ 7398] operator> │ │ - [ 73a2] !empty() │ │ - [ 73ab] srN │ │ - [ 73af] sr │ │ - [ 73b2] _Unwind_Resume │ │ - [ 73c1] unsupported arm register │ │ - [ 73da] s6 │ │ - [ 73dd] s12 │ │ - [ 73e1] d12 │ │ - [ 73e5] Invalid sparse array header │ │ - [ 7401] cvReleaseData │ │ - [ 740f] Only continuous nD arrays are supported here │ │ - [ 743c] Unrecognized or unsupported array type │ │ - [ 7463] cvReshape │ │ - [ 746d] K == 1 && update == 0 && mask.empty() │ │ - [ 7493] OPENCV_DOWNLOADS_CACHE_DIR │ │ - [ 74ae] CV_16S │ │ - [ 74b5] getByIndex │ │ - [ 74c0] Usage: %s [params] │ │ - [ 74d4] MIN(x_mat.rows,x_mat.cols)==1 │ │ - [ 74f2] void cv::hal::cpu_baseline::cvt16f32f(const float16_t *, float *, int) │ │ - [ 7539] void cv::hal::cpu_baseline::cvt32f16f(const float *, float16_t *, int) │ │ - [ 7580] void cv::cpu_baseline::cvt64f8s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 75ed] void cv::cpu_baseline::cvt64f32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 765b] void cv::cpu_baseline::cvt8u16f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 76c8] cvSplit │ │ - [ 76d0] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/convert_scale.dispatch.cpp │ │ - [ 7754] Mat &cv::Mat::setTo(InputArray, InputArray) │ │ - [ 7780] (coi1 != 0 || src.channels() == 1) && (coi2 != 0 || dst.channels() == 1) │ │ - [ 77c9] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/datastructs.cpp │ │ - [ 7842] cvRestoreMemStoragePos │ │ - [ 7859] cvFlushSeqWriter │ │ - [ 786a] delta > 0 │ │ - [ 7874] edge->flags >= 0 │ │ - [ 7885] edge != 0 │ │ - [ 788f] nf < 34 │ │ - [ 7897] c.tab_size == n │ │ - [ 78a7] void cv::glob(String, std::vector &, bool) │ │ - [ 78da] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/has_non_zero.dispatch.cpp │ │ - [ 795d] m == n │ │ - [ 7964] src.rows == 1 │ │ - [ 7972] p == evals0.ptr() │ │ - [ 7984] Algorithm doesn't converge (complex eigen values?) │ │ - [ 79b7] [DEBUG: │ │ - [ 79bf] MatConstIterator │ │ - [ 79d0] void cv::hal::fastAtan64f(const double *, const double *, double *, int, bool) │ │ - [ 7a1f] void cv::hal::sqrt32f(const float *, float *, int) │ │ - [ 7a52] type == icovar.type() │ │ - [ 7a68] upload │ │ - [ 7a6f] _step │ │ - [ 7a75] minstep │ │ - [ 7a7d] 0 <= startDim && startDim <= endDim │ │ - [ 7aa1] reserve │ │ - [ 7aa9] deallocate │ │ - [ 7ab4] total > 0 && CV_ELEM_SIZE(seq->flags) == esz │ │ - [ 7ae1] labels.isContinuous() && labels.type() == CV_32S && (labels.cols == 1 || labels.rows == 1) && labels.cols + labels.rows - 1 == data.rows │ │ - [ 7b6a] bool cv::hal::Cholesky32f(float *, size_t, int, float *, size_t, int) │ │ - [ 7bb0] virtual void cv::MatOp::multiply(const MatExpr &, const MatExpr &, MatExpr &, double) const │ │ - [ 7c0c] MatExpr cv::max(const Mat &, const Mat &) │ │ - [ 7c36] getConvertScaleElem │ │ - [ 7c4a] 1 │ │ - [ 7c4c] static_cast(inp.dims) │ │ - [ 7c6a] broadcast: dimension of input array must be less than or equal to dimension of target shape │ │ - [ 7cc6] i < 0 │ │ - [ 7ccc] You should explicitly call mapHost/unmapHost methods for ogl::Buffer object │ │ - [ 7d18] OpenGL support is not enabled in this OpenCV build (missing HAVE_OPENGL) │ │ - [ 7d61] cn == 3 || cn == 4 │ │ - [ 7d74] parallel_for_body │ │ - [ 7d86] /sys/fs/cgroup/cpuset/cpuset.cpus │ │ - [ 7da8] ; │ │ - [ 7dab] core(parallel): using backend: │ │ - [ 7dcb] Unknown type identifier: '%c' in '%s' │ │ - [ 7df1] puts │ │ - [ 7df6] The closing '%c' does not match the opening '%c' │ │ - [ 7e27] k < dims │ │ - [ 7e30] void cv::randShuffle(InputOutputArray, double, RNG *) │ │ - [ 7e66] OPENCV_DUMP_ERRORS │ │ - [ 7e79] Input image depth is not supported by function │ │ - [ 7ea8] Parsing error │ │ - [ 7eb6] OPENCV: Trying to disable baseline CPU feature: '%s'.This has very limited effect, because code optimizations for this feature are executed unconditionally in the most cases.\n │ │ - [ 7f66] OPENCV_TRACE_MAX_CHILDREN_OPENCV │ │ - [ 7f87] convert │ │ - [ 7f8f] static void cv::KeyPoint::convert(const std::vector &, std::vector &, float, float, int, int) │ │ - [ 8000] findDataFile │ │ - [ 800d] WARNINGS │ │ - [ 8016] collate_byname::collate_byname failed to construct for │ │ - [ 8054] codecvt_byname::codecvt_byname failed to construct for │ │ - [ 80a6] %a │ │ - [ 80a9] guard variable for │ │ - [ 80bd] so │ │ - [ 80c0] __uuidof │ │ - [ 80c9] decimal32 │ │ - [ 80d3] complex │ │ - [ 80dc] actions & (_UA_SEARCH_PHASE | _UA_HANDLER_FRAME | _UA_FORCE_UNWIND) │ │ - [ 8120] d26 │ │ - [ 8124] cvtFn │ │ - [ 812a] cvOrS │ │ - [ 8130] psrc1->sameSize(*psrc2) && type1 == type2 │ │ - [ 815a] void cv::hal::cpu_baseline::max32s(const int *, size_t, const int *, size_t, int *, size_t, int, int) │ │ - [ 81c0] void cv::hal::cpu_baseline::absdiff8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int) │ │ - [ 822f] void cv::hal::cpu_baseline::absdiff64f(const double *, size_t, const double *, size_t, double *, size_t, int, int) │ │ - [ 82a2] void cv::hal::cpu_baseline::mul8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, const double *) │ │ - [ 831d] void cv::hal::sub8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, void *) │ │ - [ 8382] void cv::hal::min64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ - [ 83eb] void cv::hal::max64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ - [ 8454] void cv::hal::xor8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ - [ 84b9] void cv::hal::mul8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ - [ 851e] cmpop == CMP_NE │ │ - [ 852e] cvInitMatHeader │ │ - [ 853e] Iterator pointer is NULL │ │ - [ 8557] cvSetData │ │ - [ 8561] cvPtr3D │ │ - [ 8569] cvSet1D │ │ - [ 8571] cvSet2D │ │ - [ 8579] cvCheckTermCriteria │ │ - [ 858d] kind=0x%08llx │ │ - [ 859c] oneBuf == NULL │ │ - [ 85ab] < │ │ - [ 85ad] dst.size() == src.size() && dst.type() == CV_MAKETYPE(lut.depth(), src.channels()) │ │ - [ 8600] cvNormalize │ │ - [ 860c] mask.depth() == CV_8U && (mcn == 1 || mcn == cn) │ │ - [ 863d] Effectively2D(*this) │ │ - [ 8652] ptr + elem_size <= seq->block_max │ │ - [ 8674] cvSeqPushMulti │ │ - [ 8683] cvSeqPartition │ │ - [ 8692] cvGraphAddVtx │ │ - [ 86a0] icvGrowSeq │ │ - [ 86ab] convertToD3D10Texture2D │ │ - [ 86c3] elem_size == sizeof(Complex) │ │ - [ 86e7] glob_rec │ │ - [ 86f0] OPENCV_KMEANS_PARALLEL_GRANULARITY │ │ - [ 8713] virtual void cv::KMeansDistanceComputer::operator()(const Range &) const [onlyDistance = false] │ │ - [ 877a] double cv::determinant(InputArray) │ │ - [ 879d] method == DECOMP_LU || method == DECOMP_CHOLESKY │ │ - [ 87ce] solve │ │ - [ 87d4] void cv::SVBackSubst(InputArray, InputArray, InputArray, InputArray, OutputArray) │ │ - [ 8826] cvSVD │ │ - [ 882c] cvSVBkSb │ │ - [ 8835] void cv::hal::cpu_baseline::sqrt32f(const float *, float *, int) │ │ - [ 8876] void cv::hal::sqrt64f(const double *, double *, int) │ │ - [ 88ab] void cv::hal::exp32f(const float *, float *, int) │ │ - [ 88dd] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matmul.simd.hpp │ │ - [ 8956] void cv::cpu_baseline::gemm32fc(const float *, size_t, const float *, size_t, float, const float *, size_t, float, float *, size_t, int, int, int, int) │ │ - [ 89ee] calcCovarMatrix │ │ - [ 89fe] nsamples > 0 │ │ - [ 8a0b] The total matrix size does not fit to "size_t" type │ │ - [ 8a3f] resize │ │ - [ 8a46] d.cols == 1 || d.rows == 1 │ │ - [ 8a61] m2.dims │ │ - [ 8a69] cvarrToMat │ │ - [ 8a74] virtual void cv::MatOp::multiply(const MatExpr &, double, MatExpr &) const │ │ - [ 8abf] MatExpr cv::min(const Mat &, double) │ │ - [ 8ae4] vconcat │ │ - [ 8aec] trace │ │ - [ 8af2] void cv::reduce(InputArray, OutputArray, int, int, int) │ │ - [ 8b2a] _sizes && 0 < d && d <= CV_MAX_DIM │ │ - [ 8b4d] transposeND │ │ - [ 8b59] type │ │ - [ 8b5e] i >= 0 && i < (int)vv.size() │ │ - [ 8b7b] !fixedType() || ((cuda::GpuMat*)obj)->type() == mtype │ │ - [ 8bb1] move │ │ - [ 8bb6] mask.empty() || mask.type() == CV_8U │ │ - [ 8bdb] void cv::hal::merge16u(const ushort **, ushort *, int, int) │ │ - [ 8c17] void cv::minMaxLoc(InputArray, double *, double *, Point *, Point *, InputArray) │ │ - [ 8c68] core(parallel): Updated backends priorities: │ │ - [ 8c96] backend: Unknown C++ exception │ │ - [ 8cb6] backend: │ │ - [ 8cc1] initPluginAPI │ │ - [ 8ccf] core(parallel): initialized ' │ │ - [ 8ced] read │ │ - [ 8cf2] open │ │ - [ 8cf7] parseBase64 │ │ - [ 8d03] %s(%d): %s │ │ - [ 8d0e] blockIdx < fs_data_ptrs.size() │ │ - [ 8d2d] Invalid fs.state │ │ - [ 8d3e] Invalid character in the stream │ │ - [ 8d5e] n.isInt() │ │ - [ 8d68] The YAML streams must start with '---', except the first one │ │ - [ 8da5] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/system.cpp │ │ - [ 8e19] Bad parameter of type CvPoint │ │ - [ 8e37] AVX512VL │ │ - [ 8e40] FALSE │ │ - [ 8e46] _HINT= │ │ - [ 8e4d] => result: │ │ - [ 8e5b] findFile │ │ - [ 8e64] idivt │ │ - [ 8e6a] %A │ │ - [ 8e6d] thread-local wrapper routine for │ │ - [ 8e8f] tl │ │ - [ 8e92] operator- │ │ - [ 8e9c] operator!= │ │ - [ 8ea7] const __shim_type_info *__cxxabiv1::get_shim_type_info(uint64_t, const uint8_t *, uint8_t, bool, _Unwind_Control_Block *, uintptr_t) │ │ - [ 8f2c] s4 │ │ - [ 8f2f] unknown register │ │ - [ 8f40] void cv::hal::cpu_baseline::addWeighted8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, const double *) │ │ - [ 8fc3] void cv::hal::cmp16u(const ushort *, size_t, const ushort *, size_t, uchar *, size_t, int, int, void *) │ │ - [ 902b] The array is too big │ │ - [ 9040] cvReleaseSparseMat │ │ - [ 9053] cvCloneSparseMat │ │ - [ 9064] cvPtr2D │ │ - [ 906c] The total matrix width is not divisible by the new number of columns │ │ - [ 90b1] icvGetNodePtr │ │ - [ 90bf] Associated AsyncArray has been destroyed │ │ - [ 90e8] , w= │ │ - [ 90ed] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/buffer_area.cpp │ │ - [ 9166] == │ │ - [ 9169] '\n │ │ - [ 916c] %s │ │ - [ 916f] operator= │ │ - [ 9179] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/include/opencv2/core/mat.inl.hpp │ │ - [ 91ff] void cv::cpu_baseline::cvt16s8s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 926c] void cv::cpu_baseline::cvt16u64f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 92da] void cv::cpu_baseline::cvt32s16f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 9348] top >= 0 && bottom >= 0 && left >= 0 && right >= 0 && _src.dims() <= 2 │ │ - [ 938f] (int)idx.size() == dims - 2 │ │ - [ 93ab] cvSeqRemoveSlice │ │ - [ 93bc] parent->v_next == node │ │ - [ 93d3] cvInitTreeNodeIterator │ │ - [ 93ea] storage->free_space >= delta │ │ - [ 9407] icvSeqElemsClearFlags │ │ - [ 941d] convertFromD3D11Texture2D │ │ - [ 9437] DFTInit │ │ - [ 943f] (method != DECOMP_LU && method != DECOMP_CHOLESKY) || is_normal || src.rows == src.cols │ │ - [ 9497] backSubst │ │ - [ 94a1] lda │ │ - [ 94a5] %d@%llu │ │ - [ 94ad] [ WARN: │ │ - [ 94b5] void cv::polarToCart(InputArray, InputArray, OutputArray, OutputArray, bool) │ │ - [ 9502] cvLog │ │ - [ 9508] void cv::perspectiveTransform(InputArray, OutputArray, InputArray) │ │ - [ 954b] void cv::calcCovarMatrix(InputArray, OutputArray, InputOutputArray, int, int) │ │ - [ 9599] void cv::mulTransposed(InputArray, OutputArray, bool, InputArray, double, int) │ │ - [ 95e8] mat.size == size │ │ - [ 95f9] cvCalcPCA │ │ - [ 9603] dst0.data == dst.data │ │ - [ 9619] void cv::cpu_baseline::gemmImpl(Mat, Mat, double, Mat, double, Mat, int) │ │ - [ 9662] setSize │ │ - [ 966a] Size cv::getContinuousSize2D(Mat &, Mat &, int) │ │ - [ 969a] allocate │ │ - [ 96a3] 0 <= coi && coi < mat.channels() │ │ - [ 96c4] insertImageCOI │ │ - [ 96d3] virtual void cv::MatOp::subtract(const Scalar &, const MatExpr &, MatExpr &) const │ │ - [ 9726] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_iterator.cpp │ │ - [ 97a3] void cv::hconcat(InputArray, InputArray, OutputArray) │ │ - [ 97d9] cross │ │ - [ 97df] inp.channels() │ │ - [ 97ee] getOGlBufferRef │ │ - [ 97fe] int cv::cpu_baseline::sqsum32s(const int *, const uchar *, double *, double *, int, int) │ │ - [ 9857] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/merge.dispatch.cpp │ │ - [ 98d3] mv[i].size == mv[0].size && mv[i].depth() == depth │ │ - [ 9906] depth == CV_8S || depth == CV_16S || depth == CV_32S || depth == CV_32F || depth == CV_64F │ │ - [ 9961] setTexCoordArray │ │ - [ 9972] range.start │ │ - [ 997e] getPluginCandidates │ │ - [ 9992] _mean.size() == mean_sz │ │ - [ 99aa] decodeSimpleFormat │ │ - [ 99bd] rt │ │ - [ 99c0] .json.gz │ │ - [ 99c9] Base64ContextEmitter │ │ - [ 99de] parseSeq │ │ - [ 99e7] cols │ │ - [ 99ec] !!binary | │ │ - [ 99f7] Tabs are prohibited in YAML! │ │ - [ 9a14] 0 < coi && coi <= 4 │ │ - [ 9a28] OPENCV_TEMP_PATH │ │ - [ 9a39] Unspecified error │ │ - [ 9a4b] Internal error │ │ - [ 9a5a] calling android_getCpuFeatures() ... │ │ - [ 9a7f] SSE4.1 │ │ - [ 9a86] .txt │ │ - [ 9a8b] OPENCV_TRACE_LOCATION │ │ - [ 9aa1] void cv::UMat::convertTo(OutputArray, int, double, double) const │ │ - [ 9ae2] usage_count == 1 │ │ - [ 9af3] utils::findDataFile(): the current directory is source sub-directory: │ │ - [ 9b3a] NULL │ │ - [ 9b3f] load │ │ - [ 9b45] iwmmxt │ │ - [ 9b4c] locale not supported │ │ - [ 9b61] typeinfo name for │ │ - [ 9b74] operator<= │ │ - [ 9b7f] operator+ │ │ - [ 9b89] short │ │ - [ 9b8f] yptn │ │ - [ 9b94] virtual StringView (anonymous namespace)::itanium_demangle::SpecialSubstitution::getBaseName() const │ │ - [ 9bf9] libunwind: %s - %s\n │ │ - [ 9c0d] getRegister │ │ - [ 9c19] d5 │ │ - [ 9c1c] d24 │ │ - [ 9c20] d28 │ │ - [ 9c24] void cv::Algorithm::writeFormat(FileStorage &) const │ │ - [ 9c59] Unsupported depth value CV_16F │ │ - [ 9c78] func │ │ - [ 9c7d] src2.size == dst.size && src2.channels() == dst.channels() │ │ - [ 9cb8] binary_op │ │ - [ 9cc2] The operation is neither 'array op array' (where arrays have the same size and the same number of channels), nor 'array op scalar', nor 'scalar op array' │ │ - [ 9d5c] void cv::hal::cpu_baseline::cmp64f(const double *, size_t, const double *, size_t, uchar *, size_t, int, int, int) │ │ - [ 9dcf] cvGetRows │ │ - [ 9dd9] The matrix is not continuous so the number of rows can not be changed │ │ - [ 9e1f] cvGetImageCOI │ │ - [ 9e2d] (type == CV_8U && dtype == CV_32S) || dtype == CV_32F │ │ - [ 9e63] size(-1)=[ │ │ - [ 9e6f] size(0)=%dx%d │ │ - [ 9e7e] downloads │ │ - [ 9e88] reinterpret_cast(*ptr) % alignment == 0 │ │ - [ 9eb8] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/channels.cpp │ │ - [ 9f2e] extractChannel │ │ - [ 9f3d] must be │ │ - [ 9f46] void cv::cpu_baseline::cvt8u16u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 9fb3] void cv::cpu_baseline::cvt8s16s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ a020] scalarToRawData │ │ - [ a030] checkScalar(value, type(), _value.kind(), _InputArray::MAT ) │ │ - [ a06d] cn == 1 │ │ - [ a075] CountNonZeroFunc cv::getCountNonZeroTab(int) │ │ - [ a0a2] GpuMatND │ │ - [ a0ab] cvCreateChildMemStorage │ │ - [ a0c3] block != seq->first │ │ - [ a0d7] cvGraphAddEdge │ │ - [ a0e6] cvCreateGraphScanner │ │ - [ a0fb] void cv::mulSpectrums(InputArray, InputArray, OutputArray, int, bool) │ │ - [ a141] subspaceReconstruct │ │ - [ a155] (size_t)eigenvectors64f.cols == n │ │ - [ a177] global │ │ - [ a17e] OPENCV_LOG_TIMESTAMP_NS │ │ - [ a196] _roots.data == _roots0.data │ │ - [ a1b2] void cv::hal::magnitude32f(const float *, const float *, float *, int) │ │ - [ a1f9] scn == dcn │ │ - [ a204] perspectiveTransform │ │ - [ a219] dst.channels() == m.rows │ │ - [ a232] count >= 1 │ │ - [ a23d] dst.cols <= evects.rows │ │ - [ a255] ScaleAddFunc cv::getScaleAddFunc(int) │ │ - [ a27b] Size cv::getContinuousSize2D(Mat &, int) │ │ - [ a2a4] u->refcount == 0 │ │ - [ a2b5] srcA.size() == dst.size() && srcA.type() == dst.type() │ │ - [ a2ec] idx0.data == idx.data │ │ - [ a302] virtual void cv::MatOp_GEMM::subtract(const MatExpr &, const MatExpr &, MatExpr &) const │ │ - [ a35b] static MatExpr cv::Mat::zeros(int, const int *, int) │ │ - [ a390] isIdentity(expr) │ │ - [ a3a1] !fixedSize() || ((cuda::HostMem*)obj)->size() == _sz │ │ - [ a3d6] Can't reallocate UMat with locked type (probably due to misused 'const' modifier) │ │ - [ a428] !fixedSize() || len == vv.size() │ │ - [ a449] !fixedSize() │ │ - [ a456] getHostMemRef │ │ - [ a464] meanStdDev │ │ - [ a470] (:, :, %d) = \n │ │ - [ a47f] } │ │ - [ a481] bool cv::parallel::setParallelForBackend(const std::string &, bool) │ │ - [ a4c5] - │ │ - [ a4cc] OPENCV_PARALLEL_BACKEND │ │ - [ a4e4] core(parallel): NOTE: plugin is supported, but there is API version mismath: │ │ - [ a532] name │ │ - [ a537] FileStorage::APPEND and FileStorage::MEMORY are not currently compatible │ │ - [ a580] UTF-16 XML encoding is not supported! Use 8-bit encoding\n │ │ - [ a5ba] endWriteStruct │ │ - [ a5c9] Parser is not available │ │ - [ a5e1] fs.write_mode │ │ - [ a5ef] The key is an empty │ │ - [ a603] left-brace of top level is missing │ │ - [ a626] Unrecognized value │ │ - [ a639] !sizes_node.empty() │ │ - [ a64d] Literal " is not allowed within a string. Use " │ │ - [ a682] %YAML 1. │ │ - [ a68b] The wrong closing bracket │ │ - [ a6a5] Missing ':' │ │ - [ a6b1] split │ │ - [ a6b7] int cv::hal::normHamming(const uchar *, int) │ │ - [ a6e4] No OpenGL support │ │ - [ a6f6] OPENCV_SKIP_CPU_BASELINE_CHECK │ │ - [ a715] AVX512PF │ │ - [ a71e] true │ │ - [ a723] ~DynamicLib │ │ - [ a72f] void cv::utils::logging::LogTagManager::setLevelByFullName(const std::string &, LogLevel) │ │ - [ a789] OPENCV_SAMPLES_DATA_PATH │ │ - [ a7a2] CPU variant │ │ - [ a7ae] condition_variable::wait: mutex not locked │ │ - [ a7d9] __next_prime overflow │ │ - [ a7ef] unexpected_handler unexpectedly returned │ │ - [ a818] VTT for │ │ - [ a821] tw │ │ - [ a824] nullptr │ │ - [ a82c] string literal │ │ - [ a83b] struct │ │ - [ a842] bool __cxxabiv1::exception_spec_can_catch(int64_t, const uint8_t *, uint8_t, const __shim_type_info *, void *, _Unwind_Control_Block *, uintptr_t) │ │ - [ a8d5] d11 │ │ - [ a8d9] d20 │ │ - [ a8dd] void cv::bitwise_not(InputArray, OutputArray, InputArray) │ │ - [ a917] cvAndS │ │ - [ a91e] When the input arrays in add/subtract/multiply/divide functions have different types, the output array type must be explicitly specified │ │ - [ a9a7] void cv::hal::cpu_baseline::mul8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, const double *) │ │ - [ aa22] void cv::hal::add32s(const int *, size_t, const int *, size_t, int *, size_t, int, int, void *) │ │ - [ aa82] void cv::hal::sub32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, void *) │ │ - [ aae8] void cv::hal::addWeighted64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ - [ ab5a] Array should be CvMat or IplImage │ │ - [ ab7c] cvGetImage │ │ - [ ab87] valid() │ │ - [ ab8f] type == src2.type() && src1.cols == src2.cols && (type == CV_32F || type == CV_8U) │ │ - [ abe2] type(-1)= │ │ - [ abed] i1 >= 0 && j < ndsts && dst[j].depth() == depth │ │ - [ ac1d] CV_32S │ │ - [ ac24] can not convert: [%s] to [%s] │ │ - [ ac42] void cv::cpu_baseline::cvt16u8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ acaf] void cv::cpu_baseline::cvt32s8s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ ad1c] void cv::cpu_baseline::cvt32f16u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ ad8a] void cv::cpu_baseline::cvt16u16s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ adf8] void cv::cpu_baseline::cvt32f16s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ ae66] void cv::cpu_baseline::cvt64f16s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ aed4] void cv::repeat(InputArray, int, int, OutputArray) │ │ - [ af07] maskarr == 0 │ │ - [ af14] findNonZero │ │ - [ af20] NULL storage pointer │ │ - [ af35] cvCreateGraph │ │ - [ af43] getTypeFromD3DFORMAT │ │ - [ af58] type == CV_32FC1 || type == CV_32FC2 || type == CV_64FC1 || type == CV_64FC2 │ │ - [ afa5] dct │ │ - [ afa9] (unsigned)j < (unsigned)n2 │ │ - [ afc4] There can't be more clusters than elements │ │ - [ afef] bool cv::Cholesky(double *, size_t, int, double *, size_t, int) │ │ - [ b02f] src.type() == dst.type() && src.rows == dst.cols && src.cols == dst.rows │ │ - [ b078] cvInvert │ │ - [ b081] load │ │ - [ b086] nn > 0 │ │ - [ b08d] void cv::magnitude(InputArray, InputArray, OutputArray) │ │ - [ b0c5] void cv::log(InputArray, OutputArray) │ │ - [ b0eb] cvCartToPolar │ │ - [ b0f9] void cv::hal::exp64f(const double *, double *, int) │ │ - [ b12d] gemm │ │ - [ b132] scn == m.cols || scn + 1 == m.cols │ │ - [ b155] type == _src2.type() │ │ - [ b16a] data │ │ - [ b16f] cvRange │ │ - [ b177] MatExpr cv::min(const Mat &, const Mat &) │ │ - [ b1a1] MatExpr cv::abs(const Mat &) │ │ - [ b1be] static MatExpr cv::Mat::ones(Size, int) │ │ - [ b1e6] src[i].dims <= 2 && src[i].cols == src[0].cols && src[i].type() == src[0].type() │ │ - [ b237] sortIdx_ │ │ - [ b240] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_sparse.cpp │ │ - [ b2bb] hdr != 0 │ │ - [ b2c4] hdr && hdr->dims == 3 │ │ - [ b2da] Only 32f and 64f are supported │ │ - [ b2f9] ndim │ │ - [ b2fe] int cv::cpu_baseline::sqsum16u(const ushort *, const uchar *, int *, double *, int, int) │ │ - [ b357] SumSqrFunc cv::getSumSqrFunc(int) │ │ - [ b379] void cv::hal::cpu_baseline::merge16u(const ushort **, ushort *, int, int) │ │ - [ b3c3] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/ocl_disabled.impl.hpp │ │ - [ b442] convertToGLTexture2D │ │ - [ b457] int32 │ │ - [ b45d] float16 │ │ - [ b465] ], dtype='%s') │ │ - [ b474] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/parallel/registry_parallel.impl.hpp │ │ - [ b501] calcStructSize │ │ - [ b510] \n │ │ - [ b523] Can't open archive: ' │ │ - [ b539] Input file is invalid │ │ - [ b54f] !fs_data_ptrs.empty() │ │ - [ b565] type_id │ │ - [ b56d] Map element should have a name │ │ - [ b58c] Invalid filename │ │ - [ b59d] key2 < fs->str_hash_data.size() │ │ - [ b5bd] Unexpected End-Of-File │ │ - [ b5d4] '[' - left-brace of seq is missing │ │ - [ b5f7] idx_k >= 0 │ │ - [ b602] int cv::cpu_baseline::sum64f(const double *, const uchar *, double *, int, int) │ │ - [ b652] Incorrect size of input array │ │ - [ b670] Gpu API call │ │ - [ b67d] AVX512DQ │ │ - [ b686] readSettings │ │ - [ b693] utils::findDataFile(): ... skip, not a valid directory: │ │ - [ b6cc] pImpl->lock() │ │ - [ b6da] unlock │ │ - [ b6e1] libraryRelease │ │ - [ b6f0] DISABLED │ │ - [ b6f9] locale constructed with null │ │ - [ b716] time_put_byname failed to construct for │ │ - [ b73f] moneypunct_byname failed to construct for │ │ - [ b76a] _Z │ │ - [ b76d] covariant return thunk to │ │ - [ b788] basic_ostream │ │ - [ b796] char16_t │ │ - [ b79f] & │ │ - [ b7a1] _Unwind_Resume() can't return │ │ - [ b7bf] r8 │ │ - [ b7c2] r12 │ │ - [ b7c6] d6 │ │ - [ b7c9] d10 │ │ - [ b7cd] The operation is neither 'array op array' (where arrays have the same size and the same type), nor 'array op scalar', nor 'scalar op array' │ │ - [ b859] cvNot │ │ - [ b85f] cvAbsDiff │ │ - [ b869] void cv::hal::cpu_baseline::add8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int) │ │ - [ b8d4] Non-positive width or height │ │ - [ b8f1] Number of channels is not the same for all arrays │ │ - [ b923] cvGetDimSize │ │ - [ b930] cvGetReal1D │ │ - [ b93c] Input array has NULL data pointer │ │ - [ b95e] Unknown object type │ │ - [ b972] _Function.empty()==false │ │ - [ b98b] void cv::cpu_baseline::cvt16f32s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ b9f9] void cv::cpu_baseline::cvt16f64f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ ba67] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/convert_c.cpp │ │ - [ bade] i < src.channels() │ │ - [ baf1] size() == mask.size() │ │ - [ bb07] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/cuda_gpu_mat_nd.cpp │ │ - [ bb84] cvSeqSort │ │ - [ bb8e] parent->bottom == block │ │ - [ bba6] innerDownhillSimplex │ │ - [ bbbb] dft │ │ - [ bbbf] generateCentersPP │ │ - [ bbd1] mat.rows == mat.cols && (type == CV_32F || type == CV_64F) │ │ - [ bc0c] cvSolve │ │ - [ bc14] Wrong shape of input matrix! Expected a matrix with one row or column. │ │ - [ bc5b] void cv::patchNaNs(InputOutputArray, double) │ │ - [ bc88] patchNaNs │ │ - [ bc92] cvSolveCubic │ │ - [ bc9f] void cv::cpu_baseline::gemm64f(const double *, size_t, const double *, size_t, double, const double *, size_t, double, double *, size_t, int, int, int, int) │ │ - [ bd3c] cvScaleAdd │ │ - [ bd47] MulTransposedR │ │ - [ bd56] nelems <= (size_t)size.p[0] │ │ - [ bd72] Size cv::getContinuousSize2D(Mat &, Mat &, Mat &, int) │ │ - [ bda9] extractImageCOI │ │ - [ bdb9] virtual void cv::MatOp::divide(double, const MatExpr &, MatExpr &) const │ │ - [ be02] MatExpr cv::Mat::mul(InputArray, double) const │ │ - [ be31] reduce │ │ - [ be38] sort │ │ - [ be3d] flipND: given axis is out of range │ │ - [ be60] void cv::broadcast(InputArray, InputArray, OutputArray) │ │ - [ be98] empty │ │ - [ be9e] !fixedSize() || ((ogl::Buffer*)obj)->size() == _sz │ │ - [ bed1] void cv::hal::cpu_baseline::merge32s(const int **, int *, int, int) │ │ - [ bf15] void cv::merge(const Mat *, size_t, OutputArray) │ │ - [ bf46] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/minmax.cpp │ │ - [ bfba] (size_t)it.size │ │ - [ bfca] setUseOpenVX │ │ - [ bfd7] core(parallel): Disable backend: │ │ - [ bff9] core(parallel): wrong OpenCV major version used by plugin ' │ │ - [ c035] ' in │ │ - [ c03b] The storage is not opened │ │ - [ c055] Some collection type: FileNode::SEQ or FileNode::MAP must be specified │ │ - [ c09c] addNode │ │ - [ c0a4] Sequence element should not have name (use <_>) │ │ - [ c0d8] check_dt │ │ - [ c0e1] iss.eof() │ │ - [ c0eb] The written string is too long │ │ - [ c10a] Attribute value should be put into single or double quotes │ │ - [ c145] Incorrect indentation │ │ - [ c15b] Empty type name │ │ - [ c16b] Complex keys are not supported │ │ - [ c18a] ? │ │ - [ c18c] Input COI is not supported │ │ - [ c1a7] Bad type of mask argument │ │ - [ c1c1] NEON │ │ - [ c1c6] VSX │ │ - [ c1ca] u->data != 0 && "Error mapping of UMat to host memory." │ │ - [ c202] void cv::UMat::copyTo(OutputArray) const │ │ - [ c22b] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/utils/datafile.cpp │ │ - [ c2a7] cv::samples::findFile(' │ │ - [ c2bf] condition_variable::timed wait: mutex not locked │ │ - [ c2f0] %I:%M:%S %p │ │ - [ c2fc] unexpected │ │ - [ c307] std::bad_exception │ │ - [ c31a] libc++abi │ │ - [ c324] operator? │ │ - [ c32e] Ub │ │ - [ c331] allocator │ │ - [ c33b] basic_iostream │ │ - [ c34a] NodeArray (anonymous namespace)::itanium_demangle::AbstractManglingParser<(anonymous namespace)::itanium_demangle::ManglingParser<(anonymous namespace)::DefaultAllocator>, (anonymous namespace)::DefaultAllocator>::popTrailingNodeArray(size_t) [Derived = (anonymous namespace)::itanium_demangle::ManglingParser<(anonymous namespace)::DefaultAllocator>, Alloc = (anonymous namespace)::DefaultAllocator] │ │ - [ c4db] decltype(auto) │ │ - [ c4ea] && │ │ - [ c4ed] ((ttypeEncoding == DW_EH_PE_absptr) || (ttypeEncoding == DW_EH_PE_pcrel) || (ttypeEncoding == (DW_EH_PE_pcrel | DW_EH_PE_indirect))) && "Unexpected TTypeEncoding" │ │ - [ c590] setFloatRegister │ │ - [ c5a1] r9 │ │ - [ c5a4] cv::Algorithm::Algorithm() │ │ - [ c5bf] void cv::bitwise_and(InputArray, InputArray, OutputArray, InputArray) │ │ - [ c605] void cv::divide(double, InputArray, OutputArray, int) │ │ - [ c63b] cvMin │ │ - [ c641] void cv::hal::cpu_baseline::xor8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int) │ │ - [ c6ac] void cv::hal::cpu_baseline::mul16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, const double *) │ │ - [ c72b] void cv::hal::cpu_baseline::addWeighted32s(const int *, size_t, const int *, size_t, int *, size_t, int, int, const double *) │ │ - [ c7a9] void cv::hal::sub64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ - [ c812] void cv::hal::mul16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ - [ c87b] void cv::hal::div64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ - [ c8e4] _dst.data == data0 │ │ - [ c8f7] Invalid sparse matrix header │ │ - [ c914] cvSetReal* support only single-channel arrays │ │ - [ c942] cvGetMatND │ │ - [ c94d] !has_result │ │ - [ c959] [x= │ │ - [ c95d] 0 <= coi && coi < dcn && scn == 1 │ │ - [ c97f] setTermCriteria │ │ - [ c98f] void cv::cpu_baseline::cvt16s8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ c9fc] cn <= 4 │ │ - [ ca04] sz <= sizeof(scalar) │ │ - [ ca19] 0 <= roi.x && 0 <= roi.width && roi.x + roi.width <= m.cols && 0 <= roi.y && 0 <= roi.height && roi.y + roi.height <= m.rows │ │ - [ ca96] (size_t)ptr % CV_STRUCT_ALIGN == 0 │ │ - [ cab9] writer->block->count > 0 │ │ - [ cad2] cvReleaseGraphScanner │ │ - [ cae8] ihi != inhi │ │ - [ caf4] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/glob.cpp │ │ - [ cb66] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/lda.cpp │ │ - [ cbd7] sortMatrixColumnsByIndices │ │ - [ cbf2] int cv::solveLP(InputArray, InputArray, OutputArray, double) │ │ - [ cc2f] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/mathfuncs_core.dispatch.cpp │ │ - [ ccb4] a_size.width == len │ │ - [ ccc8] TransformFunc cv::getDiagTransformFunc(int) │ │ - [ ccf4] total │ │ - [ ccfa] Input and output arrays must have the same number of channels │ │ - [ cd38] virtual int cv::MatOp::type(const MatExpr &) const │ │ - [ cd6b] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_operations.cpp │ │ - [ cdea] void cv::setIdentity(InputOutputArray, const Scalar &) │ │ - [ ce21] _sizes[i] > 0 │ │ - [ ce2f] norm │ │ - [ ce34] void cv::transposeND(InputArray, const std::vector &, OutputArray) │ │ - [ ce7c] broadcast: input array must be single channel │ │ - [ ceaa] getGpuMat │ │ - [ ceb4] sizend │ │ - [ cebb] i >= 0 && (size_t)i < vv.size() │ │ - [ cedb] !fixedSize() || len == ((std::vector*)v)->size() / esz │ │ - [ cf19] getGpuMatRef │ │ - [ cf26] void reduceMinMax(cv::InputArray, cv::OutputArray, ReduceMode, int) │ │ - [ cf6a] double cv::norm(InputArray, int, InputArray) │ │ - [ cf97] cn >= 1 && cn <= 4 │ │ - [ cfaa] TBB │ │ - [ cfae] core(parallel): fallback on builtin code │ │ - [ cfd7] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/pca.cpp │ │ - [ d048] !mean.empty() && !eigenvectors.empty() && ((mean.rows == 1 && eigenvectors.rows == data.cols) || (mean.cols == 1 && eigenvectors.rows == data.rows)) │ │ - [ d0dd] }\n │ │ - [ d0e0] .json │ │ - [ d0e6] !write_stack.empty() │ │ - [ d0fb] Null data pointer │ │ - [ d10d] ptr >= bufferstart && ptr <= bufferEnd() │ │ - [ d136] setBufferPtr │ │ - [ d143] Bad format of floating-point constant │ │ - [ d169] blockIdx == fs_data_ptrs.size() - 1 │ │ - [ d18d] getDefaultObjectName │ │ - [ d1a2] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/persistence_impl.hpp │ │ - [ d220] Unexpected end of line │ │ - [ d237] fs != 0 │ │ - [ d23f] opencv_storage │ │ - [ d24e] Attribute name should be followed by '=' │ │ - [ d277] Inplace operation is not supported │ │ - [ d29a] Unknown %s code %d │ │ - [ d2ad] pthread_key_create(&tlsKey, opencv_tls_destructor) == 0 │ │ - [ d2e5] MMX │ │ - [ d2e9] releaseSlot │ │ - [ d2f5] Invalid value for parameter │ │ - [ d312] Trace: Total events: │ │ - [ d328] parallelForSetRootRegion │ │ - [ d341] ... Line %d: trying open '%s' │ │ - [ d35f] utils::findDataFile(): can't find data file via │ │ - [ d390] /proc/cpuinfo │ │ - [ d39e] std::bad_alloc │ │ - [ d3ad] out/llvm-project/libcxxabi/src/demangle/ItaniumDemangle.h │ │ - [ d3e7] operator. │ │ - [ d3f1] __int128 │ │ - [ d3fa] Last != First && "Popping empty vector!" │ │ - [ d423] decimal64 │ │ - [ d42d] reinterpret_cast(p + 1) % RequiredAlignment == 0 │ │ - [ d466] unwind_phase2 │ │ - [ d474] d9 │ │ - [ d477] d15 │ │ - [ d47b] d16 │ │ - [ d47f] void cv::multiply(InputArray, InputArray, OutputArray, double, int) │ │ - [ d4c3] void cv::hal::cpu_baseline::cmp32f(const float *, size_t, const float *, size_t, uchar *, size_t, int, int, int) │ │ - [ d534] void cv::hal::cpu_baseline::mul16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, const double *) │ │ - [ d5b0] void cv::hal::min32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, void *) │ │ - [ d616] void cv::hal::absdiff8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, void *) │ │ - [ d67f] void cv::hal::addWeighted8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, void *) │ │ - [ d6ec] Iterator with mask is not supported │ │ - [ d710] iterator != 0 │ │ - [ d71e] None of array parameters is changed: dummy call? │ │ - [ d74f] cvResetImageROI │ │ - [ d75f] cvGetImageROI │ │ - [ d76d] Accuracy flag is set and epsilon is < 0 │ │ - [ d795] setValue │ │ - [ d79e] !nidx.empty() │ │ - [ d7ac] ' │ │ - [ d7b2] greater than │ │ - [ d7bf] void cv::hal::cpu_baseline::addRNGBias64f(double *, const double *, int) │ │ - [ d808] convertTo │ │ - [ d812] void cv::cpu_baseline::cvt32s64f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ d880] dims > 0 && dims < CV_MAX_DIM │ │ - [ d89e] copyMakeBorder │ │ - [ d8ad] src.channels() == dst.channels() │ │ - [ d8ce] GpuMat │ │ - [ d8d5] createGpuMatHeader │ │ - [ d8e8] NULL sequence pointer │ │ - [ d8fe] cvSetRemove │ │ - [ d90a] vertex pointers coincide (or set to NULL) │ │ - [ d934] createInitialSimplex │ │ - [ d949] !((flags & DFT_COMPLEX_INPUT) && src.channels() != 2) │ │ - [ d97f] srcA.size == dst.size && srcA.type() == dst.type() │ │ - [ d9b2] cvDCT │ │ - [ d9b8] The function can not solve under-determined linear systems │ │ - [ d9f3] rhs.data == 0 || (rhs.type() == type && rhs.rows == m) │ │ - [ da2a] void cv::hal::cpu_baseline::invSqrt32f(const float *, float *, int) │ │ - [ da6e] src1.size == src2.size │ │ - [ da85] dst.rows == data.rows │ │ - [ da9b] double cv::dotProd_8s(const schar *, const schar *, int) │ │ - [ dad4] (int)ranges.size() == d │ │ - [ daec] m1.dims │ │ - [ daf4] is_m2_vector │ │ - [ db01] src.size() == idx.size() && idx.type() == CV_32S && src.data != idx.data │ │ - [ db4a] static MatExpr cv::Mat::ones(int, int, int) │ │ - [ db76] void cv::vconcat(InputArray, OutputArray) │ │ - [ dba0] sortIdx │ │ - [ dba8] 0 <= i && i < sz.height │ │ - [ dbc0] create() called for the missing output array │ │ - [ dbed] SumSqrFunc cv::cpu_baseline::getSumSqrFunc(int) │ │ - [ dc1d] void cv::hal::cpu_baseline::merge8u(const uchar **, uchar *, int, int) │ │ - [ dc64] merge │ │ - [ dc6a] Unsupported matrix type. │ │ - [ dc83] %d.0 │ │ - [ dc88] mode │ │ - [ dc8e] \n │ │ - [ dcb3] unlock() │ │ - [ df3b] SILENT │ │ - [ df42] /sys/devices/system/cpu/possible │ │ - [ df63] ios_base::clear │ │ - [ df73] a+e │ │ - [ df77] terminating due to %s exception of type %s │ │ - [ dfa2] _block_invoke │ │ - [ dfb0] virtual thunk to │ │ - [ dfc2] operator co_await │ │ - [ dfd4] vE │ │ - [ dfd7] Last != First && "Calling back() on empty vector!" │ │ - [ e00a] s22 │ │ - [ e00e] d19 │ │ - [ e012] OPENCV_ENABLE_MEMALIGN │ │ - [ e029] void cv::min(InputArray, InputArray, OutputArray) │ │ - [ e05b] void cv::hal::cpu_baseline::add16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int) │ │ - [ e0ca] void cv::hal::cpu_baseline::absdiff16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int) │ │ - [ e13d] void cv::hal::cpu_baseline::div8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, const double *) │ │ - [ e1b8] void cv::hal::cmp8s(const schar *, size_t, const schar *, size_t, uchar *, size_t, int, int, void *) │ │ - [ e21d] void cv::hal::cmp32f(const float *, size_t, const float *, size_t, uchar *, size_t, int, int, void *) │ │ - [ e283] Either all the pointers should be null or they all should be non-null │ │ - [ e2c9] cvSetIPLAllocators │ │ - [ e2dc] NULL pointer │ │ - [ e2f1] one of dimension sizes is non-positive │ │ - [ e318] cvGetCols │ │ - [ e322] cvGet2D │ │ - [ e32a] timeoutNs < 0 │ │ - [ e338] The combination of type=%d, dtype=%d and normType=%d is not supported │ │ - [ e37e] commit │ │ - [ e385] (expected: ' │ │ - [ e393] >= │ │ - [ e396] Field KEYS could not be empty\n │ │ - [ e3b5] void cv::cpu_baseline::cvt8s8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ e421] void cv::cpu_baseline::cvt32s8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ e48e] void cv::cpu_baseline::cvt16f32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ e4fc] dvec[j].channels() == 1 │ │ - [ e514] borderInterpolate │ │ - [ e526] cvClearMemStorage │ │ - [ e538] cvStartWriteSeq │ │ - [ e548] cvSeqInsert │ │ - [ e554] Source and destination sequence element sizes are different. │ │ - [ e591] Null graph scanner │ │ - [ e5a4] counters[k] != 0 │ │ - [ e5b5] A.type() == x.type() && A.cols == x.rows && x.cols == b.cols │ │ - [ e5f2] subspaceProject │ │ - [ e602] ctype == CV_32F || ctype == CV_64F │ │ - [ e625] a_size.height == len │ │ - [ e63a] type == CV_64FC2 │ │ - [ e64b] data[i].size() == size │ │ - [ e662] delta.channels() == 1 │ │ - [ e678] (D.cols == ((flags & 2) == 0 ? B.cols : B.rows)) │ │ - [ e6a9] delta_cols == 1 │ │ - [ e6b9] m.dims <= 2 │ │ - [ e6c5] locateROI │ │ - [ e6cf] total_sz │ │ - [ e6d8] getContinuousSize2D │ │ - [ e6ec] src.size() == dst.size() && src.type() == dst.type() │ │ - [ e721] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_expressions.cpp │ │ - [ e7a1] virtual void cv::MatOp_T::transpose(const MatExpr &, MatExpr &) const │ │ - [ e7e7] narrays <= 1000 │ │ - [ e7f7] pos │ │ - [ e7fb] completeSymm │ │ - [ e808] hdr │ │ - [ e80c] it.ptr │ │ - [ e813] Unknown/unsupported norm type │ │ - [ e831] CV_MAT_TYPE(mtype) == m.type() │ │ - [ e850] int cv::cpu_baseline::sqsum16s(const short *, const uchar *, int *, double *, int, int) │ │ - [ e8a8] PSNR │ │ - [ e8ad] setColorArray │ │ - [ e8bb] rbe │ │ - [ e8bf] (priority= │ │ - [ e8cb] core(parallel): exception during plugin loading: │ │ - [ e8fd] %.4e │ │ - [ e902] %.8e │ │ - [ e907] getsFromFile │ │ - [ e914] maxCount < MAX_BLOCK_SIZE │ │ - [ e92e] binary │ │ - [ e935] symbolToType │ │ - [ e942] Key must start with '"' │ │ - [ e95a] Key must end with '"' │ │ - [ e970] , (anonymous namespace)::DefaultAllocator>::ScopedTemplateParamList::~ScopedTemplateParamList() [Derived = (anonymous namespace)::itanium_demangle::ManglingParser<(anonymous namespace)::DefaultAllocator>, Alloc = (anonymous namespace)::DefaultAllocator] │ │ - [ ecd9] out/llvm-project/libcxxabi/src/demangle/StringView.h │ │ - [ ed0e] basic_istream │ │ - [ ed1c] long double │ │ - [ ed28] index inlined table detected but pr function requires extra words │ │ - [ ed6a] r6 │ │ - [ ed6d] s2 │ │ - [ ed70] s9 │ │ - [ ed73] s18 │ │ - [ ed77] void cv::hal::cpu_baseline::cmp16u(const ushort *, size_t, const ushort *, size_t, uchar *, size_t, int, int, int) │ │ - [ edea] void cv::hal::cpu_baseline::addWeighted32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, const double *) │ │ - [ ee6e] void cv::hal::div16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ - [ eed7] void cv::hal::recip64f(const double *, size_t, const double *, size_t, double *, size_t, int, int, void *) │ │ - [ ef42] Data type is not the same for all arrays │ │ - [ ef6b] The total width is not divisible by the new number of channels │ │ - [ efaa] Bad input origin │ │ - [ efbb] Iterations flag is set and maximum number of iterations is <= 0 │ │ - [ effb] static_cast(*ptr) + type_size * count <= static_cast(raw_mem) + type_size * allocated_count │ │ - [ f067] vector │ │ - [ f06e] j < nsrcs && src[j].depth() == depth │ │ - [ f093] ' │ │ - [ f095] %s │ │ - [ f099] x_mat.type()==CV_64FC1 │ │ - [ f0b0] void cv::cpu_baseline::cvt64f16u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ f11e] void cv::cpu_baseline::cvt8s64f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ f18b] void cv::cpu_baseline::cvt64f16f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ f1f9] nz > 0 │ │ - [ f200] src.size == dst.size && dst.type() == CV_8UC(src.channels()) │ │ - [ f23d] cvSetSeqReaderPos │ │ - [ f24f] set != NULL │ │ - [ f25b] seq->first->start_index == 0 │ │ - [ f278] icvFreeSeqBlock │ │ - [ f288] seq->ptr == block->data │ │ - [ f2a0] termcrit.type == (TermCriteria::MAX_ITER + TermCriteria::EPS) && termcrit.epsilon > 0 && termcrit.maxCount > 0 │ │ - [ f30f] kmeans: can't update cluster center (check input for huge or NaN values) │ │ - [ f358] compute │ │ - [ f360] The data is expected as InputArray::STD_VECTOR_MAT (a std::vector) or _InputArray::STD_VECTOR_VECTOR (a std::vector< std::vector<...> >). │ │ - [ f3ef] (Func_.rows()==1 && (Constr_.cols()-Func_.cols()==1))|| (Func_.cols()==1 && (Constr_.cols()-Func_.rows()==1)) │ │ - [ f45d] void cv::phase(InputArray, InputArray, OutputArray, bool) │ │ - [ f497] CV_MAT_DEPTH(ctype) >= CV_32F && CV_MAT_CN(ctype) <= 2 │ │ - [ f4ce] void cv::hal::gemm64fc(const double *, size_t, const double *, size_t, double, const double *, size_t, double, double *, size_t, int, int, int, int) │ │ - [ f563] (*each).type() == type │ │ - [ f57a] double cv::Mahalanobis(InputArray, InputArray, InputArray) │ │ - [ f5b5] dims <= 2 │ │ - [ f5bf] Pushed vector type is not the same as matrix type │ │ - [ f5f1] dims <= 2 && step[0] > 0 │ │ - [ f60a] empty() │ │ - [ f612] cvIplImage │ │ - [ f61d] img->dataOrder == IPL_DATA_ORDER_PIXEL || img->roi->coi != 0 │ │ - [ f65a] virtual void cv::MatOp_Bin::divide(double, const MatExpr &, MatExpr &) const │ │ - [ f6a7] virtual void cv::MatOp_T::multiply(const MatExpr &, double, MatExpr &) const │ │ - [ f6f4] MatExpr cv::Mat::t() const │ │ - [ f70f] _m.dims() <= 2 │ │ - [ f71e] void cv::completeSymm(InputOutputArray, bool) │ │ - [ f74c] hdr && hdr->dims == 1 │ │ - [ f762] broadcast: input array must be contiguous │ │ - [ f78c] broadcast: not supported data type │ │ - [ f7af] i < (int)vv.size() │ │ - [ f7c2] mv && n > 0 │ │ - [ f7ce] _src1.type() == _src2.type() │ │ - [ f7eb] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/ovx.cpp │ │ - [ f85c] core(parallel): exception during plugin initialization: │ │ - [ f895] ParallelBackendRegistry │ │ - [ f8ad] core(parallel): trying backend: │ │ - [ f8ce] fs.isOpened() │ │ - [ f8dc] decodeFormat │ │ - [ f8e9] NULL or empty filename │ │ - [ f900] startNextStream │ │ - [ f910] readRaw │ │ - [ f918] make_base64_header │ │ - [ f92b] ']' - right-brace of seq is missing │ │ - [ f94f] sizes │ │ - [ f955] nelems == m.total()*m.channels() │ │ - [ f976] Directive tags are not allowed here │ │ - [ f99a] OPENCV_DUMP_CONFIG │ │ - [ f9ae] Required baseline features:\n │ │ - [ f9cb] SSE │ │ - [ f9cf] FP16 │ │ - [ f9d4] AVX512BW │ │ - [ f9dd] AVX512VBMI │ │ - [ f9e8] Unknown feature │ │ - [ f9f8] cv::error() │ │ - [ fa04] Region location is disabled. Bailout │ │ - [ fa29] ctx.dummy_stack_top.region == NULL │ │ - [ fa4c] TRUE │ │ - [ fa51] thread::detach failed │ │ - [ fa67] w+e │ │ - [ fa6b] numpunct_byname::numpunct_byname failed to construct for │ │ - [ faab] %m/%d/%y │ │ - [ fab4] operator/= │ │ - [ fabf] out/llvm-project/libcxxabi/src/fallback_malloc.cpp │ │ - [ faf2] actions & _UA_SEARCH_PHASE │ │ - [ fb0d] ProcessDescriptors │ │ - [ fb20] _Unwind_VRS_Get_Internal │ │ - [ fb39] setRegister │ │ - [ fb45] s20 │ │ - [ fb49] d8 │ │ - [ fb4c] d14 │ │ - [ fb50] operator<< │ │ - [ fb5b] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/alloc.cpp │ │ - [ fbce] void cv::min(const UMat &, const UMat &, UMat &) │ │ - [ fbff] void cv::hal::cpu_baseline::add32s(const int *, size_t, const int *, size_t, int *, size_t, int, int) │ │ - [ fc65] void cv::hal::cpu_baseline::mul32s(const int *, size_t, const int *, size_t, int *, size_t, int, int, const double *) │ │ - [ fcdb] void cv::hal::add8s(const schar *, size_t, const schar *, size_t, schar *, size_t, int, int, void *) │ │ - [ fd40] void cv::hal::add16u(const ushort *, size_t, const ushort *, size_t, ushort *, size_t, int, int, void *) │ │ - [ fda9] cvReleaseMat │ │ - [ fdb6] cvGetReal3D │ │ - [ fdc2] img │ │ - [ fdc6] (newsize & (newsize - 1)) == 0 │ │ - [ fde5] void cv::batchDistance(InputArray, InputArray, OutputArray, int, OutputArray, int, int, InputArray, int, bool) │ │ - [ fe54] empty()=true │ │ - [ fe62] , y= │ │ - [ fe67] fromTo.size()%2 == 0 && nsrc > 0 && ndst > 0 │ │ - [ fe94] '), where │ │ - [ fe9e] <= │ │ - [ fea1] getByName │ │ - [ feab] string │ │ - [ feb2] void cv::cpu_baseline::cvt16u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ ff1d] void cv::cpu_baseline::cvt16s32f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ ff8b] void cv::cpu_baseline::cvt32f64f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ fff9] BinaryFunc cv::getCvtScaleAbsFunc(int) │ │ - [ 10020] Mat &cv::Mat::operator=(const Scalar &) │ │ - [ 10048] cvMakeSeqHeaderForArray │ │ - [ 10060] Element size doesn't match to the size of predefined element type (try to use 0 for sequence element type) │ │ - [ 100cb] Null double pointer to graph scanner │ │ - [ 100f0] Odd-size DCT's are not implemented │ │ - [ 10113] [ INFO: │ │ - [ 1011b] void cv::pow(InputArray, double, OutputArray) │ │ - [ 10149] Mag.size() == Angle.size() && Mag.type() == Angle.type() │ │ - [ 10182] (((flags&GEMM_3_T) == 0 && C.rows == d_size.height && C.cols == d_size.width) || ((flags&GEMM_3_T) != 0 && C.rows == d_size.width && C.cols == d_size.height)) │ │ - [ 10221] scn + 1 == m.cols │ │ - [ 10233] m.sameSize(*this) && m.type() == type() │ │ - [ 1025b] cvGEMM │ │ - [ 10262] src1.size == dst.size │ │ - [ 10278] double cv::dotProd_32s(const int *, const int *, int) │ │ - [ 102ae] 0 <= d && d <= CV_MAX_DIM && _sizes │ │ - [ 102d2] Pushed vector length is not equal to matrix row length │ │ - [ 10309] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_c.cpp │ │ - [ 1037f] iplImageToMat │ │ - [ 1038d] Unknown operation │ │ - [ 1039f] void cv::hconcat(const Mat *, size_t, OutputArray) │ │ - [ 103d2] shape_target[i] │ │ - [ 103e2] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_wrap.cpp │ │ - [ 1045b] dims │ │ - [ 10460] !fixedSize() || ((Mat*)obj)->size.operator()() == _sz │ │ - [ 10496] i < (int)v.size() │ │ - [ 104a8] void cv::hal::merge8u(const uchar **, uchar *, int, int) │ │ - [ 104e1] !mv[0].empty() │ │ - [ 104f0] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/include/opencv2/core/detail/dispatch_helper.impl.hpp │ │ - [ 1058a] throw_no_ocl │ │ - [ 10597] setParallelForBackend │ │ - [ 105ad] plugin's glob is ' │ │ - [ 105c1] : │ │ - [ 105c4] retainedVariance > 0 && retainedVariance <= 1 │ │ - [ 105f2] void cv::PCACompute(InputArray, InputOutputArray, OutputArray, int) │ │ - [ 10636] current_type == NONE || current_type == type │ │ - [ 10663] maxsz % esz == 0 │ │ - [ 10674] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/persistence_xml.cpp │ │ - [ 106f1] A single _ is a reserved tag name │ │ - [ 10713] Unexpected end of the stream │ │ - [ 10730] Closing " is expected │ │ - [ 10746] int cv::hal::normHamming(const uchar *, const uchar *, int) │ │ - [ 10782] SSSE3 │ │ - [ 10788] %s-%03d.txt │ │ - [ 10794] OPENCV_DATA_PATH │ │ - [ 107a5] Can't remove directory: │ │ - [ 107be] DEBUG │ │ - [ 107c4] bad_weak_ptr │ │ - [ 107d1] thread::join failed │ │ - [ 107e5] Pure virtual function called! │ │ - [ 10803] reference temporary for │ │ - [ 1081c] std │ │ - [ 10820] mc │ │ - [ 10823] tr │ │ - [ 10826] operator^ │ │ - [ 10830] operator->* │ │ - [ 1083c] unsigned char │ │ - [ 1084a] unsigned __int128 │ │ - [ 1085c] Ul │ │ - [ 1085f] Tn │ │ - [ 10862] union │ │ - [ 10868] during phase1 personality function said it would stop here, but now in phase2 it did not stop here │ │ - [ 108cb] getInfoFromEHABISection │ │ - [ 108e3] r4 │ │ - [ 108e6] s30 │ │ - [ 108ea] write │ │ - [ 108f0] virtual void cv::Algorithm::save(const String &) const │ │ - [ 10927] _src1.empty() == _src2.empty() │ │ - [ 10946] cvAddS │ │ - [ 1094d] cvSubRS │ │ - [ 10955] cvInRangeS │ │ - [ 10960] void cv::hal::div32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, void *) │ │ - [ 109c6] Invalid matrix type │ │ - [ 109da] Some of required array pointers is NULL │ │ - [ 10a02] cvGetDims │ │ - [ 10a0c] Images with planar data layout should be used with COI selected │ │ - [ 10a4c] Neither accuracy nor maximum iterations number flags are set in criteria type │ │ - [ 10a9a] size(-1)=%dx%d │ │ - [ 10aaa] _src.sameSize(_dst) && sdepth == ddepth │ │ - [ 10ad2] CV_16F │ │ - [ 10adc] %s\n │ │ - [ 10ae0] (termcrit.type==(TermCriteria::MAX_ITER+TermCriteria::EPS) && termcrit.epsilon>0 && termcrit.maxCount>0) || ((termcrit.type==TermCriteria::MAX_ITER) && termcrit.maxCount>0) │ │ - [ 10b8d] void cv::cpu_baseline::cvt64s(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 10bf8] void cv::cpu_baseline::cvt16s16f(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 10c66] cvSetSeqBlockSize │ │ - [ 10c78] cvRemoveNodeFromTree │ │ - [ 10c8d] initializeContextFromD3D11Device │ │ - [ 10cae] data0.dims <= 2 && type == CV_32F && K > 0 │ │ - [ 10cd9] K │ │ - [ 10cdb] (unsigned)_labels.at(i) < (unsigned)K │ │ - [ 10d06] virtual void cv::KMeansPPDistanceComputer::operator()(const cv::Range &) const │ │ - [ 10d55] The number of samples must equal the number of labels. Given %zu labels, %d samples. │ │ - [ 10dab] log │ │ - [ 10daf] bool cv::checkRange(InputArray, bool, Point *, double, double) │ │ - [ 10dee] void cv::hal::log32f(const float *, float *, int) │ │ - [ 10e20] void cv::hal::log64f(const double *, double *, int) │ │ - [ 10e54] void cv::cpu_baseline::gemm32f(const float *, size_t, const float *, size_t, float, const float *, size_t, float, float *, size_t, int, int, int, int) │ │ - [ 10eeb] type == v2.type() │ │ - [ 10efd] Mahalanobis │ │ - [ 10f09] ranges │ │ - [ 10f10] push_back │ │ - [ 10f1a] cvReduce │ │ - [ 10f23] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/matrix_decomp.cpp │ │ - [ 10f9e] cv::Scalar cv::trace(InputArray) │ │ - [ 10fbf] dst_dp == 1 │ │ - [ 10fcb] rotate │ │ - [ 10fd2] 0 <= i && i < (int)v.size() │ │ - [ 10fee] getOGlBuffer │ │ - [ 10ffb] i < sz.height │ │ - [ 11009] isSubmatrix │ │ - [ 11015] !fixedType() || ((Mat*)obj)->type() == mtype │ │ - [ 11042] m.dims │ │ - [ 11049] std::max(requested_size.width, requested_size.height) == total_1d │ │ - [ 1108b] Vectors with element size %d are not supported. Please, modify OutputArray::create()\n │ │ - [ 110e1] int cv::cpu_baseline::sqsum8s(const schar *, const uchar *, int *, int *, int, int) │ │ - [ 11135] void cv::minMaxIdx(InputArray, double *, double *, int *, int *, InputArray) │ │ - [ 11182] normType == NORM_INF || normType == NORM_L1 || normType == NORM_L2 || normType == NORM_L2SQR || ((normType == NORM_HAMMING || normType == NORM_HAMMING2) && src1.type() == CV_8U) │ │ - [ 11234] cn == 2 || cn == 3 || cn == 4 │ │ - [ 11252] FormattedImpl │ │ - [ 11260] float64 │ │ - [ 11268] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/parallel.cpp │ │ - [ 112de] in │ │ - [ 112e3] / │ │ - [ 112e5] void cv::PCACompute(InputArray, InputOutputArray, OutputArray, OutputArray, int) │ │ - [ 11336] Too long data type specification │ │ - [ 11357] writeComment │ │ - [ 11364] getParser │ │ - [ 1136e] writeScalar │ │ - [ 1137a] Invalid input │ │ - [ 11388] parseValue │ │ - [ 11393] writeTag │ │ - [ 1139c] map │ │ - [ 113a0] void cv::split(const Mat &, Mat *) │ │ - [ 113c3] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/stat_c.cpp │ │ - [ 11437] OpenCV(%s) %s:%d: error: (%d:%s) in function '%s'\n │ │ - %s │ │ - [ 1146c] Null pointer │ │ - [ 11479] AVX512F │ │ - [ 11481] AVX512-KNL │ │ - [ 1148c] AVX512-KNM │ │ - [ 11497] LSX │ │ - [ 1149b] b,%d,%lld,%lld,%lld │ │ - [ 114af] static void cv::KeyPoint::convert(const std::vector &, std::vector &, const std::vector &) │ │ - [ 11522] utils::findDataFile(): trying │ │ - [ 11541] cv::String cv::utils::fs::getcwd() │ │ - [ 11564] string_view::substr │ │ - [ 11578] Index < size() && "Invalid access!" │ │ - [ 1159c] noexcept │ │ - [ 115a6] operator* │ │ - [ 115b0] signed char │ │ - [ 115bc] void (anonymous namespace)::itanium_demangle::PODSmallVector<(anonymous namespace)::itanium_demangle::PODSmallVector<(anonymous namespace)::itanium_demangle::Node *, 8> *, 4>::pop_back() [T = (anonymous namespace)::itanium_demangle::PODSmallVector<(anonymous namespace)::itanium_demangle::Node *, 8> *, N = 4] │ │ - [ 116f2] char8_t │ │ - [ 116fa] imaginary │ │ - [ 11705] Dw │ │ - [ 11708] CurrentPosition │ │ - [ 11718] objc_object │ │ - [ 11724] d25 │ │ - [ 11728] OutOfMemoryError │ │ - [ 11739] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/arithm.cpp │ │ - [ 117ad] void cv::compare(InputArray, InputArray, OutputArray, int) │ │ - [ 117e8] inRange │ │ - [ 117f0] src.size == dst.size && src.type() == dst.type() │ │ - [ 11821] cvXorS │ │ - [ 11828] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/arithm.simd.hpp │ │ - [ 118a1] void cv::hal::cpu_baseline::sub32s(const int *, size_t, const int *, size_t, int *, size_t, int, int) │ │ - [ 11907] void cv::hal::add32f(const float *, size_t, const float *, size_t, float *, size_t, int, int, void *) │ │ - [ 1196d] void cv::hal::sub16s(const short *, size_t, const short *, size_t, short *, size_t, int, int, void *) │ │ - [ 119d3] void cv::hal::cmp32s(const int *, size_t, const int *, size_t, uchar *, size_t, int, int, void *) │ │ - [ 11a35] void cv::hal::div8u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, int, int, void *) │ │ - [ 11a9a] NULL matrix header pointer │ │ - [ 11ab5] invalid array data type │ │ - [ 11acd] bad dimension index │ │ - [ 11ae1] Pixel order should be used with coi == 0 │ │ - [ 11b0a] The last dimension full size is not divisible by new number of channels │ │ - [ 11b52] Null pointer to image │ │ - [ 11b68] totalSize > 0 │ │ - [ 11b76] │ │ - [ 11b86] ) │ │ - [ 11b88] : │ │ - [ 11b8a] where │ │ - [ 11b90] DataType<_Tp>::channels == m.channels() || m.empty() │ │ - [ 11bc5] void cv::cpu_baseline::cvt32s16u(const uchar *, size_t, const uchar *, size_t, uchar *, size_t, Size, void *) │ │ - [ 11c33] dvec[j].depth() == src.depth() │ │ - [ 11c52] cvStartReadSeq │ │ - [ 11c61] cvSeqPopMulti │ │ - [ 11c6f] icvInitMemStorage │ │ - [ 11c81] u.size() == svd.u.size() │ │ - [ 11c9a] Computation will probably fail. │ │ - [ 11cba] X.size() == Angle.size() && X.type() == Angle.type() │ │ - [ 11cef] ecount0 <= ecount │ │ - [ 11d01] double cv::dotProd_8u(const uchar *, const uchar *, int) │ │ - [ 11d3a] total() == 0 || data != NULL │ │ - [ 11d57] Unknown array type │ │ - [ 11d6a] virtual void cv::MatOp::divide(const MatExpr &, const MatExpr &, MatExpr &, double) const │ │ - [ 11dc4] Invalid matrix initializer type │ │ - [ 11de4] void cv::vconcat(const Mat *, size_t, OutputArray) │ │ - [ 11e17] Number of dimensions shouldn't change │ │ - [ 11e3d] static_cast(order_[i]) │ │ - [ 11e5c] void cv::flip(InputArray, OutputArray, int) │ │ - [ 11e88] shape_src[i] │ │ - [ 11e95] !fixedSize() || ((UMat*)obj)->size.operator()() == _sz │ │ - [ 11ecc] !fixedSize() || ((ogl::Buffer*)obj)->size() == Size(_cols, _rows) │ │ - [ 11f0e] d │ │ - [ 11f10] Scalar cv::mean(InputArray, InputArray) │ │ - [ 11f38] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/mean.dispatch.cpp │ │ - [ 11fb3] int cv::cpu_baseline::sqsum32f(const float *, const uchar *, double *, double *, int, int) │ │ - [ 1200e] 0 < cn && cn <= CV_CN_MAX │ │ - [ 12028] void cv::normalize(InputArray, InputOutputArray, double, double, int, int, InputArray) │ │ - [ 1207f] core(parallel): New backend priority: ' │ │ - [ 120a7] opencv_core_parallel_plugin_init_v0 │ │ - [ 120cb] file != 0 │ │ - [ 120d5] Unexpected error, unable to switch to this state. │ │ - [ 12107] reserveNodeSpace │ │ - [ 12118] Double hyphen '--' is not allowed in the comments │ │ - [ 1214a] fs->eof() │ │ - [ 12154] seq │ │ - [ 12158] /home/vagrant/build/com.buzbuz.smartautoclicker/core/smart/detection/src/release/opencv/modules/core/src/rand.cpp │ │ - [ 121ca] void cv::hal::split16u(const ushort *, ushort **, int, int) │ │ - [ 12206] void cv::hal::split64s(const int64 *, int64 **, int, int) │ │ - [ 12240] cvSum │ │ - [ 12246] Autotrace call │ │ + Autotrace call │ │ [ 12255] key_ != -1 && "Can't fetch data from terminated TLS container." │ │ [ 12295] getData │ │ [ 1229d] AVX512ER │ │ [ 122a6] AVX512-CNL │ │ [ 122b1] OpenCV parent region exceeds children count. Bailout │ │ [ 122e6] ,skip=%d │ │ [ 122ef] LogTag *cv::utils::logging::LogTagManager::get(const std::string &) │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ @@ -272,16 +272,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strh r4, [r6, r0] │ │ movs r1, r3 │ │ blt.n a8f44 , std::__ndk1::allocator > const&) const@@Base+0x4> │ │ - vcvt.f32.u32 , q13, #2 │ │ - vtbl.8 d28, {d14-d16}, d23 │ │ + vrsra.u64 q11, q15, #2 │ │ + @ instruction: 0xfffeafab │ │ vclt.s d21, d20, #0 │ │ movs r1, r3 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ mov r5, r0 │ │ mov r0, r1 │ │ @@ -574,30 +574,30 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ stmia r5!, {r3, r5, r6, r7} │ │ movs r0, r3 │ │ ldr r7, [pc, #712] @ (a9494 ) │ │ movs r1, r3 │ │ adds r5, #28 │ │ - @ instruction: 0xffff6dfc │ │ + vsubw.u , , d0 │ │ @ instruction: 0xfffe2743 │ │ vcvt.u32.f32 d20, d24, #1 │ │ movs r1, r3 │ │ bx lr │ │ bx lr │ │ bx lr │ │ movs r0, #0 │ │ bx lr │ │ bmi.n a9192 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (a91f4 ) │ │ add r0, pc │ │ bl a91f8 │ │ - cbnz r0, a9210 │ │ + ldr r6, [sp, #912] @ 0x390 │ │ vsli.64 d27, d16, #61 @ 0x3d │ │ add r7, sp, #8 │ │ mov r5, r0 │ │ movs r0, #8 │ │ blx 230710 <__emutls_get_address@@Base+0x3888> │ │ mov r4, r0 │ │ mov r1, r5 │ │ @@ -741,21 +741,21 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb r0, [r6, #19] │ │ movs r1, r3 │ │ ldr r6, [pc, #264] @ (a9460 ) │ │ movs r1, r3 │ │ - str r6, [r7, r5] │ │ - vsli.64 , , #62 @ 0x3e │ │ - vtbx.8 d24, {d13}, d28 │ │ - @ instruction: 0xfffe6c9d │ │ - vsli.64 d29, d21, #62 @ 0x3e │ │ - vtbx.8 d24, {d13}, d6 │ │ - vcvt.f16.u16 q11, , #2 │ │ + adds r7, #2 │ │ + @ instruction: 0xfffebb5f │ │ + @ instruction: 0xfffd6df0 │ │ + vmovn.i d21, │ │ + @ instruction: 0xfffebb39 │ │ + vqrdmulh.s q11, , d10[0] │ │ + vsra.u64 , , #2 │ │ @ instruction: 0xfffe4dfc │ │ movs r1, r3 │ │ │ │ 000a9378 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -795,15 +795,15 @@ │ │ b.n a9390 │ │ mov r0, r5 │ │ blx 2307d0 <__emutls_get_address@@Base+0x3948> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strb r0, [r2, #15] │ │ movs r1, r3 │ │ - str r4, [r0, r2] │ │ + adds r6, #8 │ │ Address 0xa93ee is out of bounds. │ │ │ │ │ │ 000a93f0 : │ │ b.w 2300cc <__emutls_get_address@@Base+0x3244> │ │ │ │ 000a93f4 : │ │ @@ -846,15 +846,15 @@ │ │ b.n a940c │ │ mov r0, r5 │ │ blx 2307d0 <__emutls_get_address@@Base+0x3948> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strb r4, [r2, #13] │ │ movs r1, r3 │ │ - str r0, [r1, r0] │ │ + adds r5, #140 @ 0x8c │ │ vzip. d31, d6 │ │ bkpt 0x001c │ │ ldr r0, [r0, #4] │ │ dmb ish │ │ asrs r1, r0, #31 │ │ bx lr │ │ ldr r0, [r0, #8] │ │ @@ -910,15 +910,15 @@ │ │ blx 2307d0 <__emutls_get_address@@Base+0x3948> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strb r0, [r4, #10] │ │ movs r1, r3 │ │ stmia r2!, {r1, r6} │ │ movs r0, r3 │ │ - ldr r7, [pc, #464] @ (a96d8 ) │ │ + adds r4, #248 @ 0xf8 │ │ Address 0xa9506 is out of bounds. │ │ │ │ │ │ 000a9508 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -1556,17 +1556,17 @@ │ │ strd r0, r1, [sp, #112] @ 0x70 │ │ bhi.n a9b9c │ │ ldr r4, [sp, #44] @ 0x2c │ │ adds r4, #1 │ │ add r0, sp, #60 @ 0x3c │ │ blx 230920 <__emutls_get_address@@Base+0x3a98> │ │ b.n a9b8c │ │ - add r1, pc, #632 @ (adr r1, a9e5c ) │ │ - vtbl.8 d16, {d29}, d2 │ │ - vshll.i q12, d1, # │ │ + strh r2, [r4, #56] @ 0x38 │ │ + @ instruction: 0xfffdee06 │ │ + vtbl.8 d22, {d29}, d5 │ │ vtbl.8 d25, {d14-d15}, d14 │ │ mvn.w r0, #2147483648 @ 0x80000000 │ │ blx 22ca04 <__cxa_call_unexpected@@Base+0x510> │ │ mov r9, r0 │ │ cmp.w sl, #0 │ │ bne.n a9b56 │ │ cmp r9, r8 │ │ @@ -1974,26 +1974,26 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #272] @ 0x110 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r3, [pc, #0] @ (aa040 ) │ │ movs r1, r3 │ │ - lsls r2, r3, #5 │ │ - vzip. d16, d14 │ │ - vdup.16 d23, d13[3] │ │ - vsli.64 q15, q8, #62 @ 0x3e │ │ - vceq.i q8, q14, #0 │ │ - vtbx.8 d23, {d30- instruction: 0xfffe9b71 │ │ - vsra.u64 q8, q1, #3 │ │ - vcvt.f16.u16 , , #2 │ │ - vsra.u32 q8, q15, #2 │ │ - vsra.u64 d16, d18, #2 │ │ - vcvt.f16.u16 d23, d17, #2 │ │ + b.n a9e00 │ │ + vqshl.u32 d30, d2, #29 │ │ + vsra.u64 d22, d1, #3 │ │ + @ instruction: 0xfffecb74 │ │ + vqshlu.s64 q15, q8, #61 @ 0x3d │ │ + vceq.i q11, , #0 │ │ + vshr.u64 q12, , #2 │ │ + vqshl.u32 q15, q3, #29 │ │ + vsra.u64 q11, , #3 │ │ + vabdl.u q15, d14, d2 │ │ + vqshl.u32 d30, d22, #29 │ │ + vsra.u64 d22, d21, #3 │ │ vrshr.u32 d20, d20, #2 │ │ movs r1, r3 │ │ │ │ 000aa074 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -3434,17 +3434,17 @@ │ │ cmp.w r0, #65536 @ 0x10000 │ │ bne.n aaf3c │ │ ldr r1, [r4, #4] │ │ add.w r0, sp, #1240 @ 0x4d8 │ │ blx 230890 <__emutls_get_address@@Base+0x3a08> │ │ b.n aaf4a │ │ nop │ │ - bl ffd93f2e <__cxa_new_handler@@Base+0xffb5033e> │ │ - ldrb r6, [r2, #17] │ │ - vcvt.u32.f32 q11, , #2 │ │ + bge.n ab00c │ │ + vcvt.f16.u16 , q3, #3 │ │ + vsri.64 , , #2 │ │ vabal.u , d14, d13 │ │ str r3, [r3, #8] │ │ mov r1, r4 │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ blx 2308a0 <__emutls_get_address@@Base+0x3a18> │ │ mov.w r1, #1032 @ 0x408 │ │ ldr r4, [sp, #84] @ 0x54 │ │ @@ -4360,24 +4360,24 @@ │ │ bne.n ab86a │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #208] @ 0xd0 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldmia r2, {r1, r2, r3, r5} │ │ vsra.u32 d23, d14, #2 │ │ - vsri.32 d22, d9, #2 │ │ - vabal.u , d30, d18 │ │ + @ instruction: 0xfffe499d │ │ + vtbl.8 d29, {d14-d17}, d22 │ │ vshr.u64 d23, d20, #3 │ │ - vsubw.u q11, q15, d31 │ │ + vqshrn.u64 d20, , #2 │ │ @ instruction: 0xfffedb13 │ │ vshr.u64 , q13, #2 │ │ - vrsra.u64 q11, , #2 │ │ - vtbl.8 d30, {d14-d15}, d16 │ │ + vqrshrn.u64 d20, , #2 │ │ + @ instruction: 0xfffecea4 │ │ vshr.u64 , q4, #3 │ │ - vrsra.u64 q11, , #2 │ │ + vqrshrn.u64 d20, , #2 │ │ vtbl.8 d18, {d30-d31}, d26 │ │ movs r1, r3 │ │ │ │ 000ab8a8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -5678,31 +5678,31 @@ │ │ ... │ │ b.n ac670 │ │ eors r7, r5 │ │ movs r3, #172 @ 0xac │ │ movs r1, r3 │ │ subs r7, #213 @ 0xd5 │ │ @ instruction: 0xfffddb96 │ │ - vrsubhn.i d21, q15, │ │ - vtbx.8 d20, {d14}, d25 │ │ + vcvt.f16.u16 d19, d3, #2 │ │ + vqrdmulh.s q9, q15, d29[0] │ │ @ instruction: 0xfffedb74 │ │ - vmlsl.u , d14, d29[0] │ │ + @ instruction: 0xfffe3bf1 │ │ vcvt.f16.u16 d17, d8, #2 │ │ movs r1, r3 │ │ - bl fff6868e <__cxa_new_handler@@Base+0xffd24a9e> │ │ - blt.n ac6d8 │ │ - vqshlu.s32 d21, d9, #30 │ │ - @ instruction: 0xfffedb79 │ │ + bgt.n ac712 │ │ + vtbl.8 d29, {d13-d16}, d16 │ │ + @ instruction: 0xfffe3b9d │ │ + vshr.u64 q14, , #2 │ │ @ instruction: 0xfffddb52 │ │ - vmlsl.u , d14, d11[0] │ │ + vtbx.8 d19, {d30- , q15, d18[0] │ │ movs r0, r3 │ │ - itee al │ │ + add r5, pc, #456 @ (adr r5, ac878 ) │ │ @ instruction: 0xfffddafc │ │ - vsli.64 , , #62 @ 0x3e │ │ + @ instruction: 0xfffe3b79 │ │ Address 0xac6b6 is out of bounds. │ │ │ │ │ │ 000ac6b8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -5941,16 +5941,16 @@ │ │ ldr.w r1, [r9, #4] │ │ add.w r0, sp, #1280 @ 0x500 │ │ blx 230890 <__emutls_get_address@@Base+0x3a08> │ │ b.n ac98a │ │ str r1, [sp, #888] @ 0x378 │ │ movs r0, r3 │ │ bhi.n aca2c │ │ - vrsra.u64 , q9, #2 │ │ - @ instruction: 0xfffe5341 │ │ + vqrshrn.u64 d19, q11, #2 │ │ + vtbx.8 d19, {d30}, d5 │ │ vabal.u , d14, d13 │ │ str r0, [r4, #8] │ │ mov r1, r9 │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ blx 2308a0 <__emutls_get_address@@Base+0x3a18> │ │ ldr r0, [pc, #940] @ (acd38 ) │ │ and.w r9, r8, #7 │ │ @@ -6282,17 +6282,17 @@ │ │ subs r1, #1 │ │ bne.n acd2a │ │ b.n acd7e │ │ ldrh r2, [r1, #58] @ 0x3a │ │ movs r0, r3 │ │ asrs r0, r3, #22 │ │ vsli.32 , q0, #31 │ │ - @ instruction: 0xffff9da5 │ │ - vshr.u64 , q4, #3 │ │ - vaddl.u , d14, d23 │ │ + vsubw.u q12, , d25 │ │ + vqshlu.s32 , q6, #29 │ │ + vabal.u , d30, d27 │ │ vsra.u64 d31, d25, #2 │ │ lsrs r0, r0, #28 │ │ beq.w acc32 │ │ ldr r2, [sp, #36] @ 0x24 │ │ mov r1, ip │ │ mov r0, r9 │ │ ldrb.w lr, [r2, #-1] │ │ @@ -6646,22 +6646,22 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #128 @ 0x80 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ adds r6, r2, r7 │ │ movs r1, r3 │ │ blt.n ad162 │ │ - vcvt.f16.u16 d20, d10, #2 │ │ - vtbx.8 d20, {d14-d17}, d25 │ │ + vsra.u64 d19, d14, #2 │ │ + vtrn. , │ │ vqshlu.s64 d31, d15, #62 @ 0x3e │ │ - @ instruction: 0xfffe4bf8 │ │ - vtbx.8 d20, {d14-d17}, d7 │ │ + vsra.u32 , q14, #2 │ │ + vtrn. , │ │ vuzp. d27, d19 │ │ - @ instruction: 0xfffe4bd6 │ │ - vtbl.8 d20, {d14-d17}, d21 │ │ + vsra.u32 , q5, #2 │ │ + vtrn. d19, d25 │ │ vtrn. , q2 │ │ movs r1, r3 │ │ │ │ 000ad154 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -6773,17 +6773,17 @@ │ │ add r0, sp, #60 @ 0x3c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #116 @ 0x74 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsrs r6, r7, #28 │ │ movs r1, r3 │ │ - ldr r2, [pc, #16] @ (ad290 ) │ │ - vtbx.8 d30, {d14-d16}, d17 │ │ - vqshrn.u64 d20, , #3 │ │ + cmp r7, #136 @ 0x88 │ │ + vqrdmlsh.s q14, q15, d21[0] │ │ + vqrdmlah.s q9, , d3[0] │ │ vsli.64 d24, d14, #62 @ 0x3e │ │ movs r0, r3 │ │ lsrs r0, r6, #27 │ │ movs r1, r3 │ │ lsrs r0, r3, #26 │ │ movs r1, r3 │ │ │ │ @@ -6944,16 +6944,16 @@ │ │ b.n ad41c │ │ add r0, sp, #296 @ 0x128 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsrs r4, r7, #23 │ │ movs r1, r3 │ │ ldr r2, [r7, #96] @ 0x60 │ │ - vabal.u q12, d30, d30 │ │ - vqshl.u64 d20, d15, #61 @ 0x3d │ │ + @ instruction: 0xfffe6b32 │ │ + @ instruction: 0xfffd2d23 │ │ vrsra.u64 q12, q9, #2 │ │ movs r0, r3 │ │ lsrs r0, r2, #21 │ │ movs r1, r3 │ │ lsrs r0, r7, #19 │ │ movs r1, r3 │ │ │ │ @@ -7115,15 +7115,15 @@ │ │ add r0, sp, #296 @ 0x128 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsrs r4, r7, #16 │ │ movs r1, r3 │ │ ldr r2, [r7, #68] @ 0x44 │ │ vsra.u64 d26, d27, #2 │ │ - vsli.64 q10, , #62 @ 0x3e │ │ + vtbx.8 d18, {d14-d17}, d19 │ │ vqmovun.s d24, q3 │ │ movs r0, r3 │ │ lsrs r4, r2, #14 │ │ movs r1, r3 │ │ lsrs r0, r7, #12 │ │ movs r1, r3 │ │ │ │ @@ -7285,15 +7285,15 @@ │ │ add r0, sp, #296 @ 0x128 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsrs r4, r7, #9 │ │ movs r1, r3 │ │ ldr r2, [r7, #40] @ 0x28 │ │ vqmovn.s d25, │ │ - vsri.32 d20, d15, #2 │ │ + vtbl.8 d18, {d30-d31}, d19 │ │ vshr.u64 d24, d10, #2 │ │ movs r0, r3 │ │ lsrs r0, r3, #7 │ │ movs r1, r3 │ │ lsrs r0, r7, #5 │ │ movs r1, r3 │ │ │ │ @@ -7456,17 +7456,17 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r0, sp, #256 @ 0x100 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsrs r0, r0, #3 │ │ movs r1, r3 │ │ - orrs r0, r2 │ │ - vraddhn.i d29, q7, │ │ - vclt.s q10, , #0 │ │ + cmp r0, #148 @ 0x94 │ │ + vtbl.8 d27, {d30-d31}, d31 │ │ + vneg.f q9, │ │ @ instruction: 0xfffe7ebc │ │ movs r0, r3 │ │ lsls r4, r6, #31 │ │ movs r1, r3 │ │ lsls r4, r4, #30 │ │ movs r1, r3 │ │ │ │ @@ -7629,17 +7629,17 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r0, sp, #256 @ 0x100 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsls r4, r6, #27 │ │ movs r1, r3 │ │ - adcs r4, r0 │ │ - @ instruction: 0xfffeaa72 │ │ - vshr.u32 q10, , #3 │ │ + movs r6, #200 @ 0xc8 │ │ + @ instruction: 0xfffe8ff6 │ │ + vclt.f d18, d3, #0 │ │ @ instruction: 0xfffe7d04 │ │ movs r0, r3 │ │ lsls r4, r5, #24 │ │ movs r1, r3 │ │ lsls r0, r3, #23 │ │ movs r1, r3 │ │ │ │ @@ -7802,17 +7802,17 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r0, sp, #256 @ 0x100 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsls r0, r5, #20 │ │ movs r1, r3 │ │ - subs r7, #120 @ 0x78 │ │ - @ instruction: 0xfffe3f9d │ │ - @ instruction: 0xfffe3eb3 │ │ + movs r4, #252 @ 0xfc │ │ + vabal.u q9, d14, d17 │ │ + vsri.32 d18, d23, #2 │ │ vtbx.8 d23, {d14-d17}, d12 │ │ movs r0, r3 │ │ lsls r4, r4, #17 │ │ movs r1, r3 │ │ lsls r4, r1, #16 │ │ movs r1, r3 │ │ │ │ @@ -7969,17 +7969,17 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ b.n adec0 │ │ add r0, sp, #296 @ 0x128 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsls r0, r3, #13 │ │ movs r1, r3 │ │ - ldrh r5, [r3, r5] │ │ + lsrs r1, r4 │ │ vtbx.8 d29, {d29-d31}, d23 │ │ - @ instruction: 0xfffe3cfb │ │ + vrshr.u32 q9, , #2 │ │ vtbl.8 d23, {d14-d16}, d14 │ │ movs r0, r3 │ │ movs r6, #100 @ 0x64 │ │ movs r1, r3 │ │ lsls r4, r2, #9 │ │ movs r1, r3 │ │ │ │ @@ -8136,17 +8136,17 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ b.n ae080 │ │ add r0, sp, #296 @ 0x128 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsls r0, r3, #6 │ │ movs r1, r3 │ │ - ldr r5, [r3, r6] │ │ + subs r7, #33 @ 0x21 │ │ vcge.s d28, d21, #0 │ │ - @ instruction: 0xfffe3b3b │ │ + vshr.u64 d18, d31, #2 │ │ vtbx.8 d23, {d14}, d18 │ │ movs r0, r3 │ │ movs r4, #196 @ 0xc4 │ │ movs r1, r3 │ │ lsls r4, r2, #2 │ │ movs r1, r3 │ │ │ │ @@ -8307,17 +8307,17 @@ │ │ add r0, sp, #264 @ 0x108 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r0, sp, #264 @ 0x108 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ vshr.u16 d16, d8, #4 │ │ - ldrsb r5, [r0, r7] │ │ - @ instruction: 0xfffd2b72 │ │ - vtbx.8 d19, {d14-d15}, d19 │ │ + subs r5, #73 @ 0x49 │ │ + vshr.u64 , q11, #3 │ │ + vqrdmlah.s , q15, d23[0] │ │ vrsubhn.i d23, q15, q9 │ │ movs r0, r3 │ │ movs r2, #198 @ 0xc6 │ │ movs r1, r3 │ │ mrc2 0, 5, r0, cr12, cr8, {0} │ │ │ │ 000ae288 : │ │ @@ -8473,17 +8473,17 @@ │ │ add r0, sp, #256 @ 0x100 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r0, sp, #256 @ 0x100 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ mcr2 0, 0, r0, cr12, cr8, {0} │ │ - ldrsb r1, [r0, r0] │ │ - @ instruction: 0xfffd29b5 │ │ - vqshl.u64 d19, d15, #62 @ 0x3e │ │ + subs r3, #133 @ 0x85 │ │ + vcvt.u32.f32 d16, d25, #3 │ │ + @ instruction: 0xfffe1d23 │ │ vsri.64 , q7, #2 │ │ movs r0, r3 │ │ movs r1, #34 @ 0x22 │ │ movs r1, r3 │ │ ldc2l 0, cr0, [r8], #96 @ 0x60 │ │ │ │ 000ae44c : │ │ @@ -8594,17 +8594,17 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ b.n ae568 │ │ add r0, sp, #172 @ 0xac │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ mcrr2 0, 1, r0, r4, cr8 │ │ - strb r3, [r4, r2] │ │ + subs r2, #39 @ 0x27 │ │ vsli.64 q14, q10, #61 @ 0x3d │ │ - vmlsl.u , d14, d1[0] │ │ + vtbx.8 d17, {d30- instruction: 0xfffefb9a │ │ movs r0, r3 │ │ │ │ 000ae588 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -8778,17 +8778,17 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #196 @ 0xc4 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #252 @ 0xfc │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ mls r0, r8, r8, r0 │ │ - cbnz r1, ae7a2 │ │ + ldr r7, [sp, #244] @ 0xf4 │ │ vtbl.8 d21, {d13-d16}, d25 │ │ - vmls.i , q7, d23[0] │ │ + vtbx.8 d17, {d30-d31}, d27 │ │ vqmovun.s d23, q2 │ │ movs r0, r3 │ │ subs r6, r1, #3 │ │ movs r1, r3 │ │ vst1.8 @ instruction: 0xf9c40018 │ │ strb r0, [r6, #7] │ │ movs r0, r3 │ │ @@ -8927,17 +8927,17 @@ │ │ add r0, sp, #128 @ 0x80 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #184 @ 0xb8 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ vst4.8 {d0-d3}, [r6 :64], r8 │ │ - str r7, [r4, r4] │ │ + adds r6, #171 @ 0xab │ │ vqrdmlah.s q10, , d31[0] │ │ - vqmovn.u d19, │ │ + vtbx.8 d17, {d14}, d9 │ │ vshr.u32 , q12, #2 │ │ movs r0, r3 │ │ adds r6, r4, #2 │ │ movs r1, r3 │ │ ldrb.w r0, [lr, r8, lsl #1] │ │ │ │ 000ae918 : │ │ @@ -9065,16 +9065,16 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #188 @ 0xbc │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ @ instruction: 0xf77a0018 │ │ ldrsb r0, [r7, r7] │ │ - vqmovn.s d29, │ │ - vsra.u32 , , #3 │ │ + vtbl.8 d27, {d14}, d9 │ │ + vmlsl.u , d29, d17[0] │ │ @ instruction: 0xfffe6e82 │ │ movs r0, r3 │ │ subs r0, r0, r4 │ │ movs r1, r3 │ │ @ instruction: 0xf6b60018 │ │ │ │ 000aea80 : │ │ @@ -9206,15 +9206,15 @@ │ │ add r0, sp, #160 @ 0xa0 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ @ instruction: 0xf6120018 │ │ ldrsb r4, [r7, r1] │ │ @ instruction: 0xfffebf9a │ │ - vqrdmlsh.s q9, q15, d17[0] │ │ + @ instruction: 0xfffe1565 │ │ vcvt.u16.f16 d22, d10, #2 │ │ movs r0, r3 │ │ adds r6, r7, r5 │ │ movs r1, r3 │ │ @ instruction: 0xf53a0018 │ │ │ │ 000aebf4 : │ │ @@ -9337,17 +9337,17 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r0, sp, #244 @ 0xf4 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ eors.w r0, lr, #9961472 @ 0x980000 │ │ - ldr r2, [r5, #72] @ 0x48 │ │ - vqdmulh.s q11, , d11[0] │ │ - @ instruction: 0xfffd2e89 │ │ + strh r6, [r5, r0] │ │ + vclt.s , , #0 │ │ + vcgt.f d17, d13, #0 │ │ @ instruction: 0xfffef3e2 │ │ movs r0, r3 │ │ │ │ 000aed50 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -9473,17 +9473,17 @@ │ │ add r0, sp, #136 @ 0x88 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ b.n aee9a │ │ add r0, sp, #192 @ 0xc0 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ sbfx r0, r4, #0, #25 │ │ - ldr r0, [r5, #48] @ 0x30 │ │ - @ instruction: 0xfffd1f25 │ │ - @ instruction: 0xfffe2d07 │ │ + str r4, [r5, r2] │ │ + vcge.f d16, d25, #0 │ │ + vqmovn.s d17, │ │ vqmovun.s d31, q8 │ │ movs r0, r3 │ │ │ │ 000aeeb8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -9585,17 +9585,17 @@ │ │ add r0, sp, #116 @ 0x74 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ b.n aefc2 │ │ add r0, sp, #172 @ 0xac │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ rsbs r0, sl, #24 │ │ - ldr r0, [r1, #32] │ │ - @ instruction: 0xfffd79b4 │ │ - vtbx.8 d18, {d29-) │ │ + vcvt.u32.f32 d21, d24, #3 │ │ + vceq.i , , #0 │ │ vuzp. , q0 │ │ movs r0, r3 │ │ │ │ 000aefe0 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #184 @ 0xb8 │ │ @@ -9686,17 +9686,17 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ b.n af0c8 │ │ add r0, sp, #124 @ 0x7c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ @ instruction: 0xf0ba0018 │ │ - ldr r2, [r7, #12] │ │ + ldr r6, [pc, #504] @ (af2d4 ) │ │ vrsra.u32 d18, d12, #3 │ │ - @ instruction: 0xfffd2ad9 │ │ + vshr.u32 , , #3 │ │ vaddl.u , d14, d30 │ │ movs r0, r3 │ │ │ │ 000af0e8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -9787,16 +9787,16 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ b.n af1ca │ │ add r0, sp, #124 @ 0x7c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ vshr.s32 d0, d8, #22 │ │ str r2, [r7, r1] │ │ - vtbx.8 d29, {d30}, d19 │ │ - @ instruction: 0xfffd29df │ │ + vqrdmlah.s , q7, d23[0] │ │ + vqrdmlsh.s q8, , d19[0] │ │ vcvt.u32.f32 d30, d24, #2 │ │ movs r0, r3 │ │ │ │ 000af1e8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -9887,16 +9887,16 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ b.n af2ca │ │ add r0, sp, #124 @ 0x7c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ mcr 0, 5, r0, cr10, cr8, {0} │ │ ldr r7, [pc, #488] @ (af4c4 ) │ │ - vqshlu.s64 d23, d18, #62 @ 0x3e │ │ - @ instruction: 0xfffd28df │ │ + vcvt.f16.u16 d21, d22, #2 │ │ + vqrdmlah.s q8, , d19[0] │ │ vcvt.f32.u32 d30, d24, #2 │ │ movs r0, r3 │ │ │ │ 000af2e8 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #200 @ 0xc8 │ │ @@ -10010,15 +10010,15 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #140 @ 0x8c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldc 0, cr0, [r2, #96]! @ 0x60 │ │ ldr r6, [pc, #264] @ (af520 ) │ │ vtbl.8 d21, {d14-d17}, d15 │ │ - vabdl.u q9, d30, d23 │ │ + @ instruction: 0xfffe0d2b │ │ vsri.32 d22, d30, #2 │ │ movs r0, r3 │ │ asrs r4, r3, #3 │ │ movs r1, r3 │ │ ldcl 0, cr0, [ip], #96 @ 0x60 │ │ │ │ 000af42c : │ │ @@ -10135,15 +10135,15 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #140 @ 0x8c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ stcl 0, cr0, [lr], #-96 @ 0xffffffa0 │ │ ldr r4, [pc, #1016] @ (af954 ) │ │ vzip. , q2 │ │ - vmlsl.u q9, d14, d19[0] │ │ + vtbx.8 d16, {d30- d22, q11 │ │ movs r0, r3 │ │ lsrs r0, r7, #29 │ │ movs r1, r3 │ │ subs.w r0, r8, r8, lsr #32 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -11985,18 +11985,18 @@ │ │ b.n b0a02 │ │ add r0, sp, #20 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bl a8d68 │ │ blt.n b0a70 │ │ movs r0, r3 │ │ - ldrb r0, [r1, #30] │ │ + str r4, [r1, #80] @ 0x50 │ │ @ instruction: 0xfffd9990 │ │ - vqmovn.s d17, q2 │ │ - vmlsl.u , d30, d30[0] │ │ + vtbl.8 d31, {d14}, d8 │ │ + vmlsl.u , d29, d30[0] │ │ movs r0, r3 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #44 @ 0x2c │ │ str r3, [sp, #16] │ │ mov fp, r1 │ │ @@ -12434,18 +12434,18 @@ │ │ b.n b0ec6 │ │ add r0, sp, #20 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bl a8d68 │ │ bvs.n b0fac │ │ movs r0, r3 │ │ - ldrb r4, [r0, #11] │ │ + str r0, [r1, #4] │ │ vcge.f , q6, #0 │ │ - vqrdmulh.s q8, q15, d0[0] │ │ - vmovn.i d29, q13 │ │ + @ instruction: 0xfffef344 │ │ + vclt.s d29, d26, #0 │ │ movs r0, r3 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #68 @ 0x44 │ │ str r2, [sp, #36] @ 0x24 │ │ mov r6, r1 │ │ @@ -13093,18 +13093,18 @@ │ │ add r0, sp, #44 @ 0x2c │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bl a8d68 │ │ nop │ │ bne.n b156c │ │ movs r0, r3 │ │ - strb r6, [r7, #13] │ │ + ldr r2, [r0, r4] │ │ @ instruction: 0xfffd8d86 │ │ - vqshlu.s32 q8, q13, #30 │ │ - vtbx.8 d28, {d30- instruction: 0xfffeebfe │ │ + vtbx.8 d28, {d29-d31}, d20 │ │ movs r0, r3 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #68 @ 0x44 │ │ str r2, [sp, #36] @ 0x24 │ │ mov r6, r1 │ │ @@ -13752,17 +13752,17 @@ │ │ add r0, sp, #44 @ 0x2c │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bl a8d68 │ │ nop │ │ ldmia r2, {r1, r2, r3, r4, r6} │ │ movs r0, r3 │ │ - ldr r6, [r6, #64] @ 0x40 │ │ + str r2, [r7, r6] │ │ vqshlu.s32 d24, d30, #29 │ │ - vcvt.u32.f32 d31, d18, #2 │ │ + vsri.64 d30, d22, #2 │ │ vrsra.u64 d28, d12, #3 │ │ movs r0, r3 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #68 @ 0x44 │ │ str r2, [sp, #40] @ 0x28 │ │ @@ -14416,17 +14416,17 @@ │ │ b.n b24a6 │ │ add r0, sp, #44 @ 0x2c │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bl a8d68 │ │ stmia r3!, {r1, r2, r4} │ │ movs r0, r3 │ │ - str r4, [r4, #76] @ 0x4c │ │ + ldr r2, [pc, #416] @ (b265c ) │ │ vqrdmlah.s , , d28[0] │ │ - @ instruction: 0xfffef7e0 │ │ + vqrdmulh.s , q7, d20[0] │ │ vdup.8 , d10[6] │ │ movs r0, r3 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #68 @ 0x44 │ │ str r2, [sp, #36] @ 0x24 │ │ @@ -15109,17 +15109,17 @@ │ │ b.n b2c1a │ │ add r0, sp, #44 @ 0x2c │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bl a8d68 │ │ cbnz r6, b2c9c │ │ movs r0, r3 │ │ - ldrb r0, [r6, r5] │ │ + cmn r4, r6 │ │ vqshl.u32 , q12, #29 │ │ - vmla.i , q7, d28[0] │ │ + vsli.64 , q8, #62 @ 0x3e │ │ vsri.64 , q3, #3 │ │ movs r0, r3 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #92 @ 0x5c │ │ str r2, [sp, #60] @ 0x3c │ │ @@ -15529,17 +15529,17 @@ │ │ b.n b30c6 │ │ add r0, sp, #68 @ 0x44 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bl a8d68 │ │ push {r1, r4, r6} │ │ movs r0, r3 │ │ - ldr r4, [r0, r3] │ │ - vtbx.8 d18, {d13-d15}, d20 │ │ - vtbx.8 d30, {d29- q8, , d24[0] │ │ + vceq.i , q2, #0 │ │ vcgt.s d27, d26, #0 │ │ movs r0, r3 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #28 │ │ str r1, [sp, #12] │ │ @@ -26300,16 +26300,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ subs r6, #130 @ 0x82 │ │ movs r0, r3 │ │ - add r7, r8 │ │ - vcge.f d20, d1, #0 │ │ + cmp r1, #203 @ 0xcb │ │ + vtbl.8 d18, {d13-d15}, d5 │ │ vcgt.f d23, d23, #0 │ │ vqshl.u64 d22, d24, #60 @ 0x3c │ │ movs r0, r3 │ │ subs r6, #70 @ 0x46 │ │ movs r0, r3 │ │ │ │ 000ba2c0 : │ │ @@ -26412,18 +26412,18 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ subs r5, #198 @ 0xc6 │ │ movs r0, r3 │ │ - adds r6, r2, r6 │ │ - @ instruction: 0xfffdfff1 │ │ - vabs.s d23, d21 │ │ - vtbx.8 d22, {d12-d14}, d22 │ │ + vmaxnm.f16 , q13, q14 │ │ + @ instruction: 0xfff1fffd │ │ + strb r5, [r4, #12] │ │ + vqrdmlsh.s q10, q14, d26[0] │ │ vqrdmlsh.s , , d15[0] │ │ vabs.s d23, d3 │ │ vqrdmulh.s , q6, d8[0] │ │ movs r0, r3 │ │ │ │ 000ba3f0 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -26723,15 +26723,15 @@ │ │ vsri.64 d17, d15, #3 │ │ vaddl.u , d14, d3 │ │ vcvt.u16.f16 , , #4 │ │ vceq.f d17, d31, #0 │ │ vshr.u64 d23, d3, #2 │ │ vsli.64 d22, d22, #60 @ 0x3c │ │ movs r0, r3 │ │ - push {r1, r6, r7} │ │ + ldr r2, [sp, #280] @ 0x118 │ │ vclz.i , │ │ vmla.i , q7, d11[0] │ │ vcvt.u16.f16 , , #4 │ │ vceq.f d17, d11, #0 │ │ vmla.i , q7, d31[0] │ │ vrshr.u32 , q0, #4 │ │ vabdl.u , d14, d15 │ │ @@ -26859,24 +26859,24 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ subs r1, #110 @ 0x6e │ │ movs r0, r3 │ │ - lsls r5, r0, #30 │ │ - vceq.i q15, q7, #0 │ │ + stc 15, cr15, [r9, #-1008] @ 0xfffffc10 │ │ + stmia r6!, {r1, r4, r6, r7} │ │ @ instruction: 0xfffc6e8f │ │ vsli.64 d27, d31, #60 @ 0x3c │ │ - vceq.i d30, d28, #0 │ │ + vqshlu.s64 d28, d16, #61 @ 0x3d │ │ vqrdmlah.s q11, q6, d29[0] │ │ @ instruction: 0xfffc38b2 │ │ movs r0, r3 │ │ - lsls r3, r5, #31 │ │ - vsra.u64 d30, d20, #3 │ │ + stcl 15, cr15, [pc, #-1008]! @ ba49c │ │ + stmia r7!, {r3, r4, r5} │ │ @ instruction: 0xfffc6ef5 │ │ Address 0xba892 is out of bounds. │ │ │ │ │ │ 000ba894 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -26983,19 +26983,19 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ subs r0, #10 │ │ movs r0, r3 │ │ - lsls r5, r3, #25 │ │ - vtbl.8 d21, {d29}, d17 │ │ + @ instruction: 0xebe1fffc │ │ + subs r6, #37 @ 0x25 │ │ vqrdmulh.s q11, , d23[0] │ │ - vqshlu.s32 d16, d27, #28 │ │ - vqrshrun.s64 d21, , #3 │ │ + @ instruction: 0xfffcebbf │ │ + @ instruction: 0xfffc3e03 │ │ vqrdmulh.s q11, , d5[0] │ │ vqshl.u64 d19, d10, #60 @ 0x3c │ │ movs r0, r3 │ │ │ │ 000ba9ac : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -27236,32 +27236,32 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ adds r6, #70 @ 0x46 │ │ movs r0, r3 │ │ - strb r4, [r2, #13] │ │ + ldr r0, [r3, r3] │ │ @ instruction: 0xfffd6b92 │ │ @ instruction: 0xfffc6b1d │ │ - @ instruction: 0xfffc734d │ │ + @ instruction: 0xfffc58d1 │ │ @ instruction: 0xfffd6b70 │ │ @ instruction: 0xfffc6afb │ │ - @ instruction: 0xfffc3b52 │ │ + vshr.u64 q9, q3, #4 │ │ vtbx.8 d22, {d13-d16}, d14 │ │ @ instruction: 0xfffc6ad9 │ │ vshr.u64 , q6, #4 │ │ vtbl.8 d22, {d14-d17}, d28 │ │ @ instruction: 0xfffc6ab7 │ │ vabal.u , d28, d6 │ │ movs r0, r3 │ │ - subs r3, #241 @ 0xf1 │ │ + movs r1, #117 @ 0x75 │ │ @ instruction: 0xfffd6bd8 │ │ vtbx.8 d22, {d12-d15}, d19 │ │ - vtbl.8 d30, {d12-d13}, d9 │ │ + @ instruction: 0xfffcce8d │ │ @ instruction: 0xfffc6bb6 │ │ vtbx.8 d22, {d12-d15}, d1 │ │ Address 0xbac72 is out of bounds. │ │ │ │ │ │ 000bac74 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -27607,15 +27607,15 @@ │ │ vneg.f d22, d17 │ │ vtbx.8 d24, {d12-d13}, d6 │ │ vsli.32 d30, d20, #29 │ │ vqshl.u32 q11, , #29 │ │ @ instruction: 0xfffc2da2 │ │ @ instruction: 0xfffeaedd │ │ vqshl.u32 q11, , #29 │ │ - @ instruction: 0xfffc1db8 │ │ + vrsra.u32 d16, d28, #4 │ │ vsli.32 d30, d2, #29 │ │ vqshl.u32 d22, d23, #29 │ │ @ instruction: 0xfffc31c6 │ │ movs r0, r3 │ │ │ │ 000bb00c : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -28010,37 +28010,37 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ adds r0, #138 @ 0x8a │ │ movs r0, r3 │ │ add r2, sp, #756 @ 0x2f4 │ │ vcge.f d28, d31, #0 │ │ vrsra.u32 d22, d29, #3 │ │ - @ instruction: 0xfffc5a90 │ │ + vshr.u32 d20, d4, #4 │ │ vcge.f d28, d11, #0 │ │ vrsra.u32 d22, d9, #3 │ │ - vsli.64 , q0, #60 @ 0x3c │ │ + @ instruction: 0xfffcbb54 │ │ vcls.s q14, │ │ vrshr.u64 q11, , #3 │ │ - vtbl.8 d21, {d28-d31}, d12 │ │ + vsra.u32 d20, d0, #4 │ │ vcle.f d28, d7, #0 │ │ vsri.32 d22, d5, #3 │ │ - vqshl.u32 q9, q5, #28 │ │ + @ instruction: 0xfffc0cde │ │ vcgt.f q14, , #0 │ │ vrshr.u64 q11, , #3 │ │ vqshl.u32 d17, d1, #28 │ │ @ instruction: 0xfffec563 │ │ vrsra.u64 q11, , #3 │ │ vqrshrun.s64 d27, q9, #4 │ │ vsli.32 d28, d31, #29 │ │ vneg.s q11, │ │ - vrev32. d20, d8 │ │ + vpadal.s d18, d12 │ │ vsli.32 d28, d11, #29 │ │ vneg.s d22, d25 │ │ - vshll.u32 q8, d3, #28 │ │ - vsri.64 q14, , #3 │ │ + @ instruction: 0xfffcef97 │ │ + vsri.64 q14, , #4 │ │ vneg.s d22, d5 │ │ vqneg.s q8, q10 │ │ vsri.64 q14, , #2 │ │ vabs.s q11, │ │ vtbl.8 d27, {d12-d13}, d14 │ │ vcle.f d28, d27, #0 │ │ vsri.32 d22, d25, #3 │ │ @@ -28195,25 +28195,25 @@ │ │ ldr r0, [sp, #12] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ cmp r3, #248 @ 0xf8 │ │ movs r0, r3 │ │ strh r0, [r5, #26] │ │ - vneg.f , q1 │ │ - vcge.s q11, , #0 │ │ + vqrdmulh.s , , d6[0] │ │ + vrev32. q11, │ │ vdup.32 , d16[1] │ │ - vtbl.8 d17, {d29}, d10 │ │ - vsra.u64 d22, d23, #3 │ │ - vpaddl.u q14, q14 │ │ - vqneg.s , q11 │ │ - vsra.u32 d22, d3, #3 │ │ - vqneg.s d16, d20 │ │ - vqshl.u64 d17, d14, #61 @ 0x3d │ │ - vcge.s q11, , #0 │ │ + @ instruction: 0xfffdfe0e │ │ + vsra.u64 d22, d23, #4 │ │ + vqrshrun.s64 d26, q8, #4 │ │ + vqrdmulh.s , q6, d26[0] │ │ + vsra.u32 d22, d3, #4 │ │ + @ instruction: 0xfffced28 │ │ + @ instruction: 0xfffcfd22 │ │ + vrev32. q11, │ │ @ instruction: 0xfffc2b36 │ │ movs r0, r3 │ │ │ │ 000bb650 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -28302,15 +28302,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ cmp r2, #74 @ 0x4a │ │ movs r0, r3 │ │ - movs r4, #62 @ 0x3e │ │ + lsrs r2, r0, #7 │ │ vcvt.u16.f16 , , #3 │ │ @ instruction: 0xfffd5f91 │ │ @ instruction: 0xfffc29b4 │ │ movs r0, r3 │ │ │ │ 000bb754 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -28462,24 +28462,24 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ cmp r1, #36 @ 0x24 │ │ movs r0, r3 │ │ - str r5, [r7, #100] @ 0x64 │ │ + ldr r4, [pc, #4] @ (bb900 ) │ │ vqrdmlsh.s q10, , d25[0] │ │ @ instruction: 0xfffc5e2b │ │ vtbx.8 d25, {d12}, d17 │ │ vqrdmlsh.s q10, , d5[0] │ │ @ instruction: 0xfffc5e07 │ │ - vcvt.f32.u32 q9, q6, #4 │ │ + @ instruction: 0xfffc13e0 │ │ @ instruction: 0xfffd4f21 │ │ vqrdmulh.s , q14, d19[0] │ │ - @ instruction: 0xfffc2edd │ │ + vcls.s , │ │ @ instruction: 0xfffd4f8d │ │ vqrdmlah.s , q6, d15[0] │ │ vqrshrun.s64 d18, q10, #4 │ │ movs r0, r3 │ │ │ │ 000bb92c : │ │ push {r4, r5, r7, lr} │ │ @@ -28552,19 +28552,19 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ movs r7, #116 @ 0x74 │ │ movs r0, r3 │ │ - bl ffecd9dc <__cxa_new_handler@@Base+0xffc89dec> │ │ - bge.n bb9c0 │ │ + blt.n bb90e │ │ + vshr.u32 q14, q8, #4 │ │ vcvt.u16.f16 d21, d11, #4 │ │ - @ instruction: 0xfffcf5ed │ │ - vtbx.8 d29, {d28-d30}, d8 │ │ + @ instruction: 0xfffcdb71 │ │ + vrev64. q14, q6 │ │ @ instruction: 0xfffc5cf7 │ │ vqshl.u32 d18, d26, #28 │ │ movs r0, r3 │ │ │ │ 000bb9fc : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -28617,16 +28617,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ movs r6, #162 @ 0xa2 │ │ movs r0, r3 │ │ - pop {r0, r1, r4, r6, r7, pc} │ │ - vshll.u32 , d21, #28 │ │ + add r3, pc, #348 @ (adr r3, bbbe4 ) │ │ + @ instruction: 0xfffcbfb9 │ │ vcvt.f16.u16 , , #4 │ │ vqshlu.s32 q9, q9, #28 │ │ movs r0, r3 │ │ │ │ 000bba94 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -28703,16 +28703,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ movs r6, #12 │ │ movs r0, r3 │ │ - asrs r7, r7, #8 │ │ - @ instruction: 0xfffd0edb │ │ + bl 7fb4c │ │ + lsrs r3, r3, #27 │ │ vtbl.8 d21, {d30- instruction: 0xfffd0eb7 │ │ vtbl.8 d21, {d30- instruction: 0xfffc25ca │ │ movs r0, r3 │ │ │ │ @@ -28983,31 +28983,31 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ movs r5, #42 @ 0x2a │ │ movs r0, r3 │ │ - bl 33de58 <__cxa_new_handler@@Base+0xfa268> │ │ - ldmia r4, {r0, r1, r4, r5, r6} │ │ + bhi.n bbe6a │ │ + vsra.u64 , , #4 │ │ vtbl.8 d21, {d28-d29}, d11 │ │ - vcvt.u16.f16 d25, d14, #4 │ │ - vtbl.8 d28, {d28-d31}, d15 │ │ + vpaddl.u d24, d18 │ │ + vsra.u32 d27, d3, #4 │ │ vtbl.8 d21, {d28}, d23 │ │ - @ instruction: 0xfffcf34f │ │ - vqrdmulh.s q14, q6, d1[0] │ │ + @ instruction: 0xfffcd8d3 │ │ + vpaddl.u , │ │ @ instruction: 0xfffc5a59 │ │ vtbl.8 d23, {d28-d30}, d8 │ │ - vtbx.8 d28, {d13-d16}, d27 │ │ + vcge.s , , #0 │ │ vtbl.8 d21, {d28}, d3 │ │ - vqshlu.s64 d29, d3, #60 @ 0x3c │ │ - @ instruction: 0xfffccbb3 │ │ + vcvt.f16.u16 d27, d7, #4 │ │ + vsra.u32 d27, d23, #4 │ │ vtbx.8 d21, {d28}, d11 │ │ @ instruction: 0xfffc1a94 │ │ - @ instruction: 0xfffecd9f │ │ + vshll.i , d19, # │ │ @ instruction: 0xfffc5ab7 │ │ vpaddl.u q9, q15 │ │ movs r0, r3 │ │ │ │ 000bbea8 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -29118,15 +29118,15 @@ │ │ ldr r2, [pc, #832] @ (bc2e0 ) │ │ movs r0, r3 │ │ movs r1, #60 @ 0x3c │ │ movs r0, r3 │ │ movs r1, #94 @ 0x5e │ │ movs r0, r3 │ │ asrs r2, r2, #30 │ │ - vtbx.8 d27, {d14-d15}, d7 │ │ + vqrdmlah.s , q15, d11[0] │ │ vqshl.u64 d21, d21, #60 @ 0x3c │ │ Address 0xbbfb2 is out of bounds. │ │ │ │ │ │ 000bbfb4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -29294,15 +29294,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ movs r0, #230 @ 0xe6 │ │ movs r0, r3 │ │ - @ instruction: 0xb731 │ │ + ldr r4, [sp, #724] @ 0x2d4 │ │ vcvt.u16.f16 d25, d4, #4 │ │ vcle.f d21, d5, #0 │ │ vpadal.u d17, d8 │ │ vcvt.f32.u32 d25, d26, #2 │ │ vrsubhn.i d21, , │ │ @ instruction: 0xfffc1fa8 │ │ movs r0, r3 │ │ @@ -29580,34 +29580,34 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ subs r4, r5, #4 │ │ movs r0, r3 │ │ - ldrh r1, [r2, #22] │ │ - vrev16. d29, d2 │ │ + strb r5, [r2, #1] │ │ + vpadal.u d27, d6 │ │ vsubw.u , q6, d13 │ │ vqshl.u32 , q3, #28 │ │ - vshr.u64 d29, d6, #3 │ │ + vqshlu.s32 d27, d10, #29 │ │ vpaddl.u d21, d17 │ │ - @ instruction: 0xfffc8b19 │ │ - vrev16. , q5 │ │ + vshr.u64 d23, d13, #4 │ │ + vpadal.u , q7 │ │ vrsra.u32 , , #4 │ │ - @ instruction: 0xfffcebdf │ │ - vshr.u64 , q7, #4 │ │ + vrev16. , │ │ + vpadal.s , q9 │ │ vpaddl.u , │ │ - @ instruction: 0xfffc8af5 │ │ - vrev16. d29, d22 │ │ + vshr.u32 , , #4 │ │ + vpadal.u d27, d26 │ │ vrsra.u32 d21, d17, #4 │ │ @ instruction: 0xfffce8b3 │ │ - vshr.u64 d29, d26, #3 │ │ + vqshlu.s32 d27, d30, #29 │ │ vpaddl.u , │ │ vclz.i , q5 │ │ - vqmovn.u d29, q9 │ │ + vtbx.8 d27, {d14}, d22 │ │ vclz.i , │ │ @ instruction: 0xfffc1d88 │ │ movs r0, r3 │ │ │ │ 000bc498 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -29823,15 +29823,15 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ subs r0, r5, r4 │ │ movs r0, r3 │ │ subs r2, r7, r0 │ │ movs r0, r3 │ │ asrs r6, r1, #3 │ │ - vtbl.8 d20, {d30}, d4 │ │ + @ instruction: 0xfffe2e08 │ │ vshr.u64 , , #3 │ │ Address 0xbc6aa is out of bounds. │ │ │ │ │ │ 000bc6ac : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -29992,28 +29992,28 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ adds r4, r6, r7 │ │ movs r0, r3 │ │ - ldrsb r1, [r6, r6] │ │ - vsli.64 , , #61 @ 0x3d │ │ + subs r5, #53 @ 0x35 │ │ + @ instruction: 0xfffddb7f │ │ vqrdmlsh.s q10, q6, d7[0] │ │ - vqshl.u32 , , #28 │ │ - vcle.f d31, d17, #0 │ │ + @ instruction: 0xfffc3cdb │ │ + vtbl.8 d29, {d13-d16}, d21 │ │ vqrdmlah.s q10, q14, d29[0] │ │ - vqshl.u32 d21, d19, #28 │ │ - vsli.32 , , #29 │ │ + @ instruction: 0xfffc3cb7 │ │ + vtbl.8 d29, {d13-d16}, d1 │ │ vqrdmlah.s q10, q14, d9[0] │ │ - vqabs.s d21, d15 │ │ - vsli.32 , , #29 │ │ + @ instruction: 0xfffc3c93 │ │ + @ instruction: 0xfffddadd │ │ @ instruction: 0xfffc4ea5 │ │ @ instruction: 0xfffc0f9a │ │ - vqshlu.s32 , , #30 │ │ + @ instruction: 0xfffedbf5 │ │ @ instruction: 0xfffc4fbd │ │ vtbl.8 d17, {d12-d13}, d14 │ │ movs r0, r3 │ │ │ │ 000bc878 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -30076,15 +30076,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ adds r0, r5, r0 │ │ movs r0, r3 │ │ asrs r4, r7, #30 │ │ movs r0, r3 │ │ - b.n bc6ec │ │ + ldmia r4!, {r2, r3, r5, r6} │ │ vpaddl.u q13, q11 │ │ @ instruction: 0xfffd4df1 │ │ Address 0xbc922 is out of bounds. │ │ │ │ │ │ 000bc924 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -30222,21 +30222,21 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ asrs r2, r6, #29 │ │ movs r0, r3 │ │ - b.n bc562 │ │ + ldmia r2, {r0, r2, r3, r5, r6, r7} │ │ vcvt.f32.u32 d26, d0, #4 │ │ vcvt.f16.u16 q10, , #3 │ │ - @ instruction: 0xfffce545 │ │ + vtbx.8 d28, {d28-d30}, d9 │ │ vqrdmulh.s q13, q14, d28[0] │ │ vdup.8 q10, d15[6] │ │ - vabal.u q15, d28, d13 │ │ + @ instruction: 0xfffccb11 │ │ vcvt.f32.u32 d26, d20, #4 │ │ @ instruction: 0xfffd4c97 │ │ vpadal.u , q2 │ │ movs r0, r3 │ │ │ │ 000bcab4 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -30587,41 +30587,41 @@ │ │ b.n bce7e │ │ ldrb.w r0, [sp, #12] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ - add r5, sp, #488 @ 0x1e8 │ │ + str r2, [sp, #1016] @ 0x3f8 │ │ @ instruction: 0xfffc6e2b │ │ vtbl.8 d20, {d29- instruction: 0xfffc15e2 │ │ movs r0, r3 │ │ ldr r6, [r0, #60] @ 0x3c │ │ @ instruction: 0xfffd6bd7 │ │ vtbx.8 d20, {d13-d14}, d13 │ │ vsubw.u q12, q14, d10 │ │ vtbx.8 d22, {d13-d16}, d27 │ │ vtbx.8 d20, {d29}, d17 │ │ vqshlu.s32 d29, d28, #28 │ │ @ instruction: 0xfffd6bb3 │ │ vtbl.8 d20, {d13-d14}, d25 │ │ - vshr.u32 d20, d14, #4 │ │ + vabal.u q9, d28, d18 │ │ @ instruction: 0xfffd6aff │ │ vqrshrun.s64 d20, , #3 │ │ vabal.u , d28, d4 │ │ @ instruction: 0xfffd6adb │ │ vqrshrun.s64 d20, , #3 │ │ - vsra.u32 d21, d7, #4 │ │ + vqshlu.s64 d19, d11, #60 @ 0x3c │ │ vtbl.8 d22, {d13-d16}, d19 │ │ @ instruction: 0xfffd4899 │ │ - @ instruction: 0xfffcefde │ │ + @ instruction: 0xfffcd562 │ │ vtbl.8 d22, {d28-d31}, d15 │ │ vtbl.8 d20, {d13-d14}, d5 │ │ - vtbx.8 d26, {d12-d14}, d25 │ │ + vqrdmlsh.s q12, q14, d29[0] │ │ vtbx.8 d22, {d12-d15}, d7 │ │ @ instruction: 0xfffd48bd │ │ vrsra.u32 , q8, #4 │ │ movs r0, r3 │ │ │ │ 000bcf04 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -30751,19 +30751,19 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ asrs r2, r2, #6 │ │ movs r0, r3 │ │ - svc 149 @ 0x95 │ │ - vsra.u64 , , #4 │ │ + stmia r5!, {r0, r3, r4} │ │ + vqneg.s d27, d3 │ │ vqshlu.s64 d20, d15, #60 @ 0x3c │ │ - @ instruction: 0xfffcdfb9 │ │ - vpaddl.s d29, d19 │ │ + vsli.32 d28, d29, #28 │ │ + vqneg.s d27, d23 │ │ vpadal.u q10, │ │ vshr.u64 , q8, #4 │ │ movs r0, r3 │ │ │ │ 000bd054 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -30877,20 +30877,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ asrs r2, r0, #1 │ │ movs r0, r3 │ │ - udf #115 @ 0x73 │ │ - vpadal.s d17, d22 │ │ - vsli.32 q10, , #29 │ │ - vqrdmlah.s , q6, d15[0] │ │ - vpadal.s d17, d2 │ │ - vsli.32 q10, , #29 │ │ + stmia r3!, {r0, r1, r2, r4, r5, r6, r7} │ │ + vtbl.8 d31, {d28-d31}, d26 │ │ + vsli.32 q10, , #28 │ │ + vrsra.u64 q14, , #4 │ │ + vtbl.8 d31, {d28-d31}, d6 │ │ + vsli.32 q10, , #28 │ │ @ instruction: 0xfffc0faa │ │ movs r0, r3 │ │ │ │ 000bd19c : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #48 @ 0x30 │ │ @@ -31026,22 +31026,22 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsrs r0, r0, #28 │ │ movs r0, r3 │ │ - ble.n bd33e │ │ - vtbl.8 d24, {d28}, d29 │ │ + stmia r2!, {r0, r2, r5, r7} │ │ + vcvt.f32.u32 d22, d17, #4 │ │ vcls.s d20, d27 │ │ - @ instruction: 0xfffcdcfd │ │ - vtbl.8 d24, {d28}, d9 │ │ + vpaddl.u d28, d1 │ │ + @ instruction: 0xfffc6e0d │ │ vcls.s d20, d7 │ │ - @ instruction: 0xfffcdcd9 │ │ - vtbx.8 d24, {d12}, d21 │ │ + vrshr.u32 q14, , #4 │ │ + vqrdmulh.s q11, q14, d25[0] │ │ @ instruction: 0xfffc43e3 │ │ vcvt.f32.u32 q8, q2, #4 │ │ movs r0, r3 │ │ │ │ 000bd320 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -31360,23 +31360,23 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsrs r6, r6, #21 │ │ movs r0, r3 │ │ ldmia r4, {r0, r4, r5, r6, r7} │ │ - vqshlu.s64 , q4, #61 @ 0x3d │ │ + vcvt.f16.u16 , q6, #3 │ │ vqrdmlsh.s , q14, d29[0] │ │ vpaddl.s d22, d10 │ │ - vqshlu.s64 d25, d20, #61 @ 0x3d │ │ + vcvt.f16.u16 d23, d24, #3 │ │ vqrdmlsh.s , q14, d9[0] │ │ vshll.u32 q8, d0, #28 │ │ movs r0, r3 │ │ - str r1, [r7, #96] @ 0x60 │ │ - vqshlu.s64 d25, d0, #60 @ 0x3c │ │ + ldr r3, [pc, #756] @ (bda48 ) │ │ + vcvt.f16.u16 d23, d4, #4 │ │ @ instruction: 0xfffc3fa5 │ │ Address 0xbd75a is out of bounds. │ │ │ │ │ │ 000bd75c : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -31657,27 +31657,27 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsrs r2, r0, #5 │ │ movs r0, r3 │ │ ldmia r1, {r0, r1, r2, r4, r6} │ │ - vrsra.u64 , , #3 │ │ + vqrshrn.u64 d21, , #3 │ │ vcvt.f16.u16 , , #4 │ │ vcvt.f32.u32 , q8, #4 │ │ - vrsra.u64 , , #3 │ │ + vqrshrn.u64 d21, , #3 │ │ vdup.32 d19, d31[1] │ │ vtbl.8 d16, {d12-d13}, d16 │ │ movs r0, r3 │ │ lsls r4, r4, #30 │ │ movs r0, r3 │ │ lsls r2, r6, #25 │ │ movs r0, r3 │ │ - str r7, [r3, #40] @ 0x28 │ │ - vrsra.u64 d23, d17, #4 │ │ + ldr r0, [pc, #140] @ (bdb84 ) │ │ + vqshrn.u64 d21, , #4 │ │ vdup.32 d19, d11[1] │ │ Address 0xbdafe is out of bounds. │ │ │ │ │ │ 000bdb00 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -31955,20 +31955,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsls r6, r2, #22 │ │ movs r0, r3 │ │ - strb r7, [r0, #3] │ │ + ldrsb r3, [r1, r1] │ │ vqshlu.s64 , , #60 @ 0x3c │ │ vtbl.8 d19, {d13-d14}, d3 │ │ vsli.32 d16, d6, #28 │ │ movs r0, r3 │ │ - strb r3, [r4, #2] │ │ + ldrsb r7, [r4, r0] │ │ vqshlu.s64 , , #60 @ 0x3c │ │ @ instruction: 0xfffd38df │ │ vsubw.u q8, q6, d24 │ │ movs r0, r3 │ │ @ instruction: 0xfb2efffd │ │ cbnz r3, bde36 │ │ @ instruction: 0xfffd3b51 │ │ @@ -32246,23 +32246,23 @@ │ │ ldrne r0, [sp, #28] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsls r4, r5, #9 │ │ movs r0, r3 │ │ ldrh r3, [r6, #24] │ │ - vcgt.f , , #0 │ │ + vtbx.8 d25, {d29-d30}, d15 │ │ vpadal.s d19, d9 │ │ vpadal.u d31, d18 │ │ - vcgt.f , , #0 │ │ + @ instruction: 0xfffd99f3 │ │ vpadal.s d19, d29 │ │ - vrev16. q9, q4 │ │ - vcgt.f d27, d23, #0 │ │ + vpadal.u q8, q6 │ │ + vtbl.8 d25, {d29-d30}, d27 │ │ @ instruction: 0xfffc35e5 │ │ - vcvt.f16.u16 q15, , #4 │ │ + vsra.u64 , , #4 │ │ @ instruction: 0xfffce8f1 │ │ vcle.f , , #0 │ │ vshr.u32 q8, q1, #4 │ │ movs r0, r3 │ │ │ │ 000be150 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -32366,19 +32366,19 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ vqadd.u8 d16, d8, d7 │ │ - ldr r1, [r7, #72] @ 0x48 │ │ - vqneg.s q13, │ │ + strh r5, [r7, r0] │ │ + vqrdmulh.s q12, q6, d27[0] │ │ vsri.64 , , #4 │ │ vsri.32 , q7, #4 │ │ - vqshl.u32 q13, , #29 │ │ + @ instruction: 0xfffd8cf7 │ │ vclz.i d19, d1 │ │ @ instruction: 0xfffcfea4 │ │ movs r7, r2 │ │ │ │ 000be274 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -32534,15 +32534,15 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ mcr2 0, 1, r0, cr0, cr7, {0} │ │ ldrb r1, [r2, #10] │ │ vcle.s d26, d5, #0 │ │ vmlal.u , d29, d25[0] │ │ vqrdmulh.s , q14, d16[0] │ │ movs r7, r2 │ │ - ldr r1, [r2, #44] @ 0x2c │ │ + str r5, [r2, r1] │ │ vaddw.u q13, q14, d25 │ │ vabs.s d19, d13 │ │ @ instruction: 0xfffcfd8e │ │ movs r7, r2 │ │ ldc2 0, cr0, [ip, #-92]! @ 0xffffffa4 │ │ bl 3fb412 <__cxa_new_handler@@Base+0x1b7822> │ │ add r1, pc, #1004 @ (adr r1, be808 ) │ │ @@ -32662,15 +32662,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldc2l 0, cr0, [r8], #-92 @ 0xffffffa4 │ │ - ldr r7, [r1, #20] │ │ + ldr r6, [pc, #844] @ (be89c ) │ │ vpadal.u d24, d10 │ │ vcle.s d19, d11, #0 │ │ @ instruction: 0xfffcfbbe │ │ movs r7, r2 │ │ │ │ 000be55c : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -32808,19 +32808,19 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ smlawt r0, r8, r7, r0 │ │ - str r1, [r2, #124] @ 0x7c │ │ - vrev32. q8, q0 │ │ - vcgt.s d19, d13, #0 │ │ + ldr r5, [pc, #340] @ (be824 ) │ │ + vpadal.s q15, q2 │ │ + vrev64. d19, d13 │ │ vrev64. d31, d30 │ │ - vqrdmlah.s q13, , d10[0] │ │ + vneg.s , q7 │ │ vshr.u32 , , #4 │ │ @ instruction: 0xfffcfabc │ │ movs r7, r2 │ │ │ │ 000be6e8 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -32908,15 +32908,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrsh.w r0, [r0, #23] │ │ vrecps.f32 , q12, │ │ - add r2, pc, #132 @ (adr r2, be858 ) │ │ + strh r5, [r4, #60] @ 0x3c │ │ @ instruction: 0xfffc2f2f │ │ vqrshrn.u64 d31, q1, #4 │ │ movs r7, r2 │ │ │ │ 000be7dc : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -33126,19 +33126,19 @@ │ │ ldrb.w r0, [sp, #8] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrh.w r0, [sl, r7, lsl #1] │ │ - str r3, [r3, #72] @ 0x48 │ │ - vrsra.u64 d29, d8, #4 │ │ + ldr r2, [pc, #124] @ (bea80 ) │ │ + vqshrn.u64 d27, q6, #4 │ │ @ instruction: 0xfffc2cd7 │ │ @ instruction: 0xfffc2d8e │ │ - vrsra.u64 d29, d28, #4 │ │ + vtbx.8 d27, {d12-d13}, d0 │ │ @ instruction: 0xfffc2cfb │ │ vqshl.u32 d31, d14, #28 │ │ movs r7, r2 │ │ │ │ 000bea1c : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -33310,19 +33310,19 @@ │ │ ldrb.w r0, [sp, #8] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ @ instruction: 0xf6800017 │ │ - str r1, [r5, #40] @ 0x28 │ │ + ldr r0, [pc, #180] @ (becac ) │ │ @ instruction: 0xfffccfbc │ │ vtbx.8 d18, {d29-d31}, d21 │ │ vtbl.8 d30, {d12-d15}, d26 │ │ - vtbx.8 d26, {d13-d14}, d6 │ │ + vqrdmlah.s q12, , d10[0] │ │ @ instruction: 0xfffc2b51 │ │ @ instruction: 0xfffc2b9c │ │ vqrdmlsh.s q14, q14, d16[0] │ │ vtbl.8 d18, {d13-d16}, d9 │ │ vsli.32 , q12, #28 │ │ movs r7, r2 │ │ │ │ @@ -33446,19 +33446,19 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ eor.w r0, r2, #9895936 @ 0x970000 │ │ @ instruction: 0xe990fffd │ │ - ldr r4, [sp, #676] @ 0x2a4 │ │ + strh r5, [r5, #16] │ │ @ instruction: 0xfffc29b7 │ │ vtbl.8 d18, {d12-d14}, d2 │ │ - vsri.64 d17, d22, #4 │ │ - vtbx.8 d18, {d13-d14}, d31 │ │ + vshll.u32 , d26, #28 │ │ + vtbx.8 d18, {d12-d13}, d31 │ │ @ instruction: 0xfffcf3e0 │ │ movs r7, r2 │ │ │ │ 000bed84 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -33671,16 +33671,16 @@ │ │ ldrb.w r0, [sp, #4] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ addw r0, r4, #23 │ │ - ldrsh r5, [r3, r3] │ │ - vshll.u32 , d3, #28 │ │ + add r1, ip │ │ + @ instruction: 0xfffc7f97 │ │ vqshl.u32 d18, d9, #28 │ │ vrev16. , q7 │ │ movs r7, r2 │ │ │ │ 000befcc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -33815,19 +33815,19 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #48] @ 0x30 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ @ instruction: 0xf0ca0017 │ │ - ldrb r1, [r3, r5] │ │ - @ instruction: 0xfffc9897 │ │ + cmn r5, r3 │ │ + vcvt.f32.u32 d23, d11, #4 │ │ vsli.64 d18, d5, #60 @ 0x3c │ │ vsli.64 d30, d22, #60 @ 0x3c │ │ - vrsra.u64 q13, q1, #3 │ │ + vqrshrn.u64 d24, q3, #3 │ │ vsli.64 q9, , #60 @ 0x3c │ │ vrev64. , q2 │ │ movs r7, r2 │ │ │ │ 000bf160 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -33915,15 +33915,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #48] @ 0x30 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ vqadd.s64 d0, d8, d7 │ │ b.n beb58 │ │ - vqshl.u64 d25, d9, #61 @ 0x3d │ │ + vcvt.u16.f16 d23, d13, #3 │ │ vclz.i d18, d23 │ │ vqrdmlah.s q15, q14, d14[0] │ │ movs r7, r2 │ │ │ │ 000bf264 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -34142,18 +34142,18 @@ │ │ ldrb.w r0, [sp, #8] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldc 0, cr0, [lr, #92] @ 0x5c │ │ - ldr r3, [r6, r7] │ │ + subs r7, #119 @ 0x77 │ │ vsri.64 d20, d0, #4 │ │ vclt.s d18, d31, #0 │ │ - vqshrn.u64 d29, q15, #4 │ │ + vqrdmlah.s , q14, d2[0] │ │ vclz.i q10, q15 │ │ vsubl.u q9, d29, d13 │ │ vcvt.f16.u16 q15, q1, #4 │ │ movs r7, r2 │ │ │ │ 000bf4c4 : │ │ push {r4, r5, r7, lr} │ │ @@ -34333,21 +34333,21 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ rsbs r0, r8, r7, lsr #32 │ │ - ldrsb r3, [r7, r7] │ │ + subs r5, #127 @ 0x7f │ │ vtbx.8 d21, {d28-d30}, d8 │ │ vshr.u32 d18, d23, #3 │ │ vshr.u32 q15, q4, #4 │ │ - vcvt.f32.u32 , q10, #3 │ │ + vrsra.u64 q12, q12, #3 │ │ vshr.u32 q9, , #4 │ │ - vqneg.s , q13 │ │ + vqrdmulh.s , q6, d30[0] │ │ vtbx.8 d21, {d28-d31}, d10 │ │ vsra.u32 d18, d25, #3 │ │ vtbl.8 d30, {d28-d30}, d18 │ │ movs r7, r2 │ │ │ │ 000bf6cc : │ │ push {r4, r6, r7, lr} │ │ @@ -34472,17 +34472,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrd r0, r0, [r2, #92] @ 0x5c │ │ udf #226 @ 0xe2 │ │ - vsra.u64 , , #3 │ │ + vqshl.u32 , , #29 │ │ @ instruction: 0xfffc1f09 │ │ - vsli.32 , q9, #28 │ │ + @ instruction: 0xfffcbaf6 │ │ vpaddl.s d29, d9 │ │ vqrdmlah.s , , d1[0] │ │ vtbl.8 d30, {d12-d13}, d30 │ │ movs r7, r2 │ │ │ │ 000bf834 : │ │ push {r4, r5, r7, lr} │ │ @@ -34581,15 +34581,15 @@ │ │ ldrb.w r0, [sp, #4] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strd r0, r0, [r8], #-92 @ 0x5c │ │ - bmi.n bf9e0 │ │ + cbnz r2, bf96a │ │ vdup.32 q12, d9[1] │ │ @ instruction: 0xfffd1da5 │ │ vqneg.s q15, q2 │ │ movs r7, r2 │ │ │ │ 000bf940 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -35353,45 +35353,45 @@ │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ b.n bfc9c │ │ movs r7, r2 │ │ ldmia r2!, {r0, r1, r3, r5, r6, r7} │ │ @ instruction: 0xfffd08db │ │ vqneg.s d17, d11 │ │ - vdup.32 d29, d18[1] │ │ + vaddw.u q14, q14, d22 │ │ @ instruction: 0xfffc08b7 │ │ vqabs.s , │ │ - @ instruction: 0xfffc3d91 │ │ + vrsra.u32 d18, d5, #4 │ │ vtbx.8 d16, {d12}, d11 │ │ vqshlu.s64 , , #60 @ 0x3c │ │ @ instruction: 0xfffc39be │ │ vtbx.8 d16, {d13}, d31 │ │ vqshl.u32 d17, d15, #28 │ │ vsubw.u q10, q14, d14 │ │ vtbl.8 d16, {d13}, d3 │ │ vqshlu.s64 d17, d19, #60 @ 0x3c │ │ - vsli.64 d25, d24, #60 @ 0x3c │ │ + @ instruction: 0xfffc7b3c │ │ @ instruction: 0xfffc08ff │ │ vqneg.s d17, d31 │ │ - vpaddl.s d26, d5 │ │ + vqneg.s d24, d9 │ │ vqshl.u64 q8, , #60 @ 0x3c │ │ vpadal.u d17, d15 │ │ vrsra.u64 q13, , #4 │ │ vqshl.u64 d16, d27, #61 @ 0x3d │ │ vpadal.s , │ │ vaddw.u , q14, d17 │ │ vtbl.8 d16, {d13}, d23 │ │ vqshlu.s64 , , #60 @ 0x3c │ │ vqshl.u64 , , #60 @ 0x3c │ │ vqshl.u64 d16, d7, #61 @ 0x3d │ │ vpadal.s , │ │ vtbx.8 d27, {d28-d30}, d10 │ │ vabs.f d16, d27 │ │ vsli.64 , , #60 @ 0x3c │ │ - vcvt.f32.u32 , q7, #4 │ │ + @ instruction: 0xfffc03e2 │ │ vabs.f d16, d7 │ │ vsli.64 d17, d23, #60 @ 0x3c │ │ vqneg.s d16, d14 │ │ vqshl.u32 q8, , #28 │ │ vpadal.s d17, d19 │ │ vqshl.u64 , , #60 @ 0x3c │ │ vabs.f q8, │ │ @@ -35662,34 +35662,34 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ udf #128 @ 0x80 │ │ movs r7, r2 │ │ - add r3, sp, #956 @ 0x3bc │ │ - vclz.i , │ │ + str r1, [sp, #460] @ 0x1cc │ │ + @ instruction: 0xfffc5a71 │ │ vrshr.u64 , , #4 │ │ - vqabs.s , │ │ - vclz.i d23, d21 │ │ + vqdmulh.s , q14, d13[0] │ │ + vtbl.8 d21, {d12-d14}, d25 │ │ vrshr.u64 d17, d17, #4 │ │ - vtbl.8 d26, {d28-d31}, d3 │ │ - vclz.i d23, d1 │ │ + vrev16. d25, d7 │ │ + vtbl.8 d21, {d12-d14}, d5 │ │ vpaddl.u d17, d13 │ │ vqabs.s , │ │ - vsri.32 , , #3 │ │ + vtbx.8 d21, {d29-d30}, d17 │ │ vpaddl.s , │ │ vqshl.u32 q11, q4, #28 │ │ - vsri.32 d23, d25, #3 │ │ + @ instruction: 0xfffd59bd │ │ vpaddl.s , │ │ @ instruction: 0xfffc9f8d │ │ - vsri.32 d23, d5, #3 │ │ + @ instruction: 0xfffd5999 │ │ vpaddl.s d17, d17 │ │ - @ instruction: 0xfffcefdd │ │ - vclz.i , │ │ + @ instruction: 0xfffcd561 │ │ + vtbx.8 d21, {d12-d14}, d13 │ │ vrshr.u64 , , #4 │ │ @ instruction: 0xfffcdd28 │ │ movs r7, r2 │ │ │ │ 000c0518 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -35810,22 +35810,22 @@ │ │ itt ne │ │ ldrne r0, [sp, #24] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ blt.n c0554 │ │ movs r7, r2 │ │ - add r1, sp, #644 @ 0x284 │ │ - @ instruction: 0xfffca9b8 │ │ + ldrh r5, [r4, #56] @ 0x38 │ │ + vcvt.u32.f32 d24, d28, #4 │ │ vrev32. d17, d27 │ │ - vtbx.8 d26, {d28-d29}, d5 │ │ - @ instruction: 0xfffca9dc │ │ + vqrdmlsh.s q12, q6, d9[0] │ │ + vqrdmlsh.s q12, q6, d16[0] │ │ vrev32. , │ │ - vqrshrn.u64 d26, , #4 │ │ - @ instruction: 0xfffca994 │ │ + @ instruction: 0xfffc8f01 │ │ + vcvt.u32.f32 d24, d8, #4 │ │ vrev32. d17, d7 │ │ @ instruction: 0xfffcdaf4 │ │ movs r7, r2 │ │ │ │ 000c067c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -36059,34 +36059,34 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bge.n c0920 │ │ movs r7, r2 │ │ - adds r5, #114 @ 0x72 │ │ - vsli.32 , , #28 │ │ + subs r6, r6, r3 │ │ + vtbl.8 d17, {d12-d15}, d1 │ │ @ instruction: 0xfffc0eaf │ │ - @ instruction: 0xfffca8b7 │ │ + vcvt.f32.u32 d24, d27, #4 │ │ vqrdmulh.s , q14, d2[0] │ │ movs r7, r2 │ │ ldrsb r3, [r1, r1] │ │ - vsli.32 , , #29 │ │ + @ instruction: 0xfffd1add │ │ @ instruction: 0xfffc0e8b │ │ - vpadal.s q10, │ │ - vsli.32 d19, d21, #28 │ │ + vtbx.8 d18, {d28-d31}, d5 │ │ + @ instruction: 0xfffc1ab9 │ │ vqrdmlah.s q8, q6, d23[0] │ │ - vtbl.8 d30, {d28-d31}, d10 │ │ - vsli.32 d19, d1, #28 │ │ + vrev16. d29, d14 │ │ + @ instruction: 0xfffc1a95 │ │ vqrdmlah.s q8, q6, d3[0] │ │ @ instruction: 0xfffc6ffc │ │ - vcge.f , , #0 │ │ + vtbx.8 d17, {d13-d15}, d13 │ │ @ instruction: 0xfffc0dfb │ │ - vrshr.u64 d21, d6, #4 │ │ - vclz.i , │ │ + vqshrun.s64 d19, q5, #4 │ │ + @ instruction: 0xfffc1a71 │ │ vcvt.f32.u32 d16, d15, #4 │ │ @ instruction: 0xfffcd8d2 │ │ movs r7, r2 │ │ │ │ 000c0938 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -36136,15 +36136,15 @@ │ │ strd r1, r1, [sp, #24] │ │ blx r6 │ │ add sp, #40 @ 0x28 │ │ ldmia.w sp!, {r8, r9, fp} │ │ pop {r4, r5, r6, r7, pc} │ │ lsls r6, r0, #3 │ │ movs r0, r3 │ │ - add r6, pc, #36 @ (adr r6, c09e0 ) │ │ + ldrh r5, [r1, #28] │ │ @ instruction: 0xfffc5b36 │ │ movs r7, r2 │ │ │ │ 000c09c0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -36233,19 +36233,19 @@ │ │ ldrne r0, [sp, #48] @ 0x30 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ movs r6, r7 │ │ movs r0, r3 │ │ bvs.n c0a44 │ │ movs r7, r2 │ │ - add r5, pc, #484 @ (adr r5, c0c88 ) │ │ + ldrh r5, [r7, #22] │ │ vtbl.8 d21, {d28-d30}, d20 │ │ movs r7, r2 │ │ - bl 59aa4 │ │ - ldrb r1, [r5, #11] │ │ + ble.n c0ae4 │ │ + vtbx.8 d23, {d28-d30}, d25 │ │ vcvt.f16.u16 d16, d25, #3 │ │ vqshlu.s32 , q7, #28 │ │ movs r7, r2 │ │ │ │ 000c0ab8 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -36315,15 +36315,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bpl.n c0b30 │ │ movs r7, r2 │ │ - add r4, pc, #428 @ (adr r4, c0d10 ) │ │ + ldrh r7, [r5, #14] │ │ vcvt.f32.u32 d18, d23, #4 │ │ @ instruction: 0xfffd0b75 │ │ vcvt.u32.f32 d31, d28, #4 │ │ movs r7, r2 │ │ bpl.n c0ac4 │ │ movs r7, r2 │ │ bpl.n c0b0c │ │ @@ -36401,15 +36401,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bpl.n c0c78 │ │ movs r7, r2 │ │ - add r3, pc, #660 @ (adr r3, c0ec0 ) │ │ + ldrh r1, [r5, #8] │ │ vrev16. q13, │ │ vtbl.8 d16, {d29-d31}, d31 │ │ vcvt.f32.u32 , q11, #4 │ │ movs r7, r2 │ │ bmi.n c0c00 │ │ movs r7, r2 │ │ bpl.n c0c48 │ │ @@ -36528,18 +36528,18 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bmi.n c0e10 │ │ movs r7, r2 │ │ - add r2, pc, #420 @ (adr r2, c0f0c ) │ │ + strh r5, [r5, #62] @ 0x3e │ │ @ instruction: 0xfffcfb32 │ │ vqrshrn.u64 d16, , #5 │ │ - vrev16. d22, d30 │ │ + vqshlu.s64 d20, d18, #60 @ 0x3c │ │ vtbx.8 d31, {d28-d31}, d20 │ │ vtbl.8 d16, {d11-d13}, d21 │ │ vcvt.u16.f16 d31, d16, #4 │ │ movs r7, r2 │ │ bcc.n c0cb0 │ │ movs r7, r2 │ │ │ │ @@ -36595,16 +36595,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bcc.n c0e38 │ │ movs r7, r2 │ │ - add r1, pc, #796 @ (adr r1, c1124 ) │ │ - @ instruction: 0xfffccdb1 │ │ + strh r3, [r1, #58] @ 0x3a │ │ + vrsra.u32 d27, d21, #4 │ │ @ instruction: 0xfffc08d1 │ │ vcvt.f16.u16 , q9, #4 │ │ movs r7, r2 │ │ bcs.n c0df8 │ │ movs r7, r2 │ │ │ │ 000c0e18 : │ │ @@ -36662,16 +36662,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bcs.n c0db4 │ │ movs r7, r2 │ │ - asrs r2, r3, #4 │ │ - vcvt.u16.f16 d28, d11, #3 │ │ + bl fff5fea8 <__cxa_new_handler@@Base+0xffd1c2b8> │ │ + uxth r7, r3 │ │ vtbl.8 d16, {d12}, d27 │ │ vpaddl.s , q5 │ │ movs r7, r2 │ │ │ │ 000c0ebc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -36759,18 +36759,18 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bne.n c0f54 │ │ movs r7, r2 │ │ - add r0, pc, #356 @ (adr r0, c1100 ) │ │ + strh r5, [r3, #46] @ 0x2e │ │ vsli.32 d25, d2, #28 │ │ vabs.f q8, │ │ - vshr.u32 d26, d21, #4 │ │ + vsli.64 d24, d25, #60 @ 0x3c │ │ vclz.i , q15 │ │ vqshl.u32 d16, d31, #29 │ │ @ instruction: 0xfffcfb1e │ │ movs r7, r2 │ │ bne.n c0ec4 │ │ movs r7, r2 │ │ │ │ @@ -36817,16 +36817,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ beq.n c0ff4 │ │ movs r7, r2 │ │ - ldr r7, [sp, #668] @ 0x29c │ │ - vpaddl.s , │ │ + strh r3, [r5, #40] @ 0x28 │ │ + vqneg.s , │ │ vqshlu.s64 d16, d17, #60 @ 0x3c │ │ vshr.u64 , q0, #4 │ │ movs r7, r2 │ │ │ │ 000c1034 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -37063,24 +37063,24 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldmia r7!, {r6} │ │ movs r7, r2 │ │ adds r1, #148 @ 0x94 │ │ - vqshl.u64 d23, d13, #61 @ 0x3d │ │ + @ instruction: 0xfffd5d21 │ │ vsri.64 d16, d3, #4 │ │ - @ instruction: 0xfffce1c7 │ │ - vqshl.u32 , , #28 │ │ + vqabs.s q14, │ │ + @ instruction: 0xfffc5cfd │ │ vcls.s q8, │ │ - vqrshrn.u64 d28, , #4 │ │ - vqshl.u32 , , #28 │ │ + @ instruction: 0xfffcaed9 │ │ + @ instruction: 0xfffc5cd9 │ │ vcls.s q8, │ │ - @ instruction: 0xfffcfcf2 │ │ - vqshrun.s64 d23, , #4 │ │ + vrshr.u32 q15, q11, #4 │ │ + @ instruction: 0xfffc5d97 │ │ vabal.u q8, d12, d9 │ │ @ instruction: 0xfffcceb2 │ │ movs r7, r2 │ │ │ │ 000c12c4 ::operator()(CvMat*) const@@Base>: │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -37347,15 +37347,15 @@ │ │ vcvt.f16.u16 d28, d18, #4 │ │ movs r7, r2 │ │ rsb r0, r4, #9895936 @ 0x970000 │ │ ldmia r4, {r4} │ │ movs r7, r2 │ │ ldmia r4, {r1, r4, r6} │ │ movs r7, r2 │ │ - add r1, sp, #528 @ 0x210 │ │ + ldrh r0, [r1, #56] @ 0x38 │ │ vtbx.8 d20, {d12-d14}, d11 │ │ vsubl.u q8, d29, d9 │ │ Address 0xc1522 is out of bounds. │ │ │ │ │ │ 000c1524 : │ │ push {r4, r6, r7, lr} │ │ @@ -37449,15 +37449,15 @@ │ │ asrs r3, r6, #20 │ │ vqshlu.s32 d26, d8, #29 │ │ vcge.s q8, , #0 │ │ vtbl.8 d28, {d12-d15}, d6 │ │ movs r7, r2 │ │ ldmia r3!, {r1, r2, r5} │ │ movs r7, r2 │ │ - add r0, sp, #280 @ 0x118 │ │ + ldrh r2, [r1, #46] @ 0x2e │ │ vpadal.u d26, d2 │ │ vceq.i q8, , #0 │ │ Address 0xc1616 is out of bounds. │ │ │ │ │ │ 000c1618 : │ │ movs r1, #0 │ │ @@ -37635,15 +37635,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldmia r1!, {r5} │ │ movs r7, r2 │ │ movs r1, #221 @ 0xdd │ │ - vsli.64 q9, q3, #61 @ 0x3d │ │ + @ instruction: 0xfffd0b5a │ │ vcls.s d21, d21 │ │ vsli.64 , q8, #61 @ 0x3d │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ sub sp, #24 │ │ mov r5, r0 │ │ ldr r0, [pc, #480] @ (c19e0 ) │ │ @@ -37837,30 +37837,30 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldmia r0!, {r1, r3, r5, r7} │ │ movs r7, r2 │ │ mcr2 15, 3, pc, cr8, cr11, {7} @ │ │ - movs r4, #140 @ 0x8c │ │ + lsrs r0, r2, #8 │ │ vrshr.u64 , , #4 │ │ vcge.s d18, d2, #0 │ │ - vcgt.f q9, q13, #0 │ │ + vtbx.8 d16, {d29-d30}, d30 │ │ vrshr.u64 d21, d25, #4 │ │ vqshl.u64 q14, q0, #61 @ 0x3d │ │ movs r7, r2 │ │ stmia r7!, {r2, r4, r6} │ │ movs r7, r2 │ │ stmia r7!, {r1, r2, r4, r6} │ │ movs r7, r2 │ │ vrecps.f16 , , │ │ - movs r4, #68 @ 0x44 │ │ + lsrs r0, r1, #7 │ │ vrshr.u64 d21, d3, #4 │ │ - @ instruction: 0xfffdcefa │ │ - vsli.32 d18, d8, #28 │ │ + vsri.32 , q15, #3 │ │ + @ instruction: 0xfffc0a9c │ │ @ instruction: 0xfffc5367 │ │ Address 0xc1a1e is out of bounds. │ │ │ │ │ │ 000c1a20 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -37920,18 +37920,18 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ stmia r6!, {r7} │ │ movs r7, r2 │ │ subs r7, r5, #4 │ │ - vabs.s d18, d24 │ │ + vtbl.8 d16, {d29}, d28 │ │ vsra.u32 , , #4 │ │ vrshr.u64 , q0, #3 │ │ - vabs.s d18, d4 │ │ + vtbl.8 d16, {d29}, d8 │ │ vsra.u32 , , #4 │ │ vclt.f q14, q9, #0 │ │ movs r7, r2 │ │ │ │ 000c1ad4 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -37974,15 +37974,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ stmia r5!, {r2, r3, r6, r7} │ │ movs r7, r2 │ │ subs r3, r0, #2 │ │ - vrsra.u32 , q12, #3 │ │ + @ instruction: 0xfffd18fc │ │ vrev32. , │ │ vsli.64 d28, d28, #61 @ 0x3d │ │ movs r7, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #204 @ 0xcc │ │ @@ -38219,30 +38219,30 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #192] @ 0xc0 │ │ blx 230d30 <__emutls_get_address@@Base+0x3ea8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ stmia r5!, {r1, r3, r6} │ │ movs r7, r2 │ │ - str r2, [sp, #484] @ 0x1e4 │ │ - vsra.u32 d19, d22, #4 │ │ + strb r5, [r7, #31] │ │ + vqshlu.s64 d17, d26, #60 @ 0x3c │ │ @ instruction: 0xfffc4e89 │ │ vceq.f d28, d22, #0 │ │ movs r7, r2 │ │ stmia r5!, {r5} │ │ movs r7, r2 │ │ stmia r5!, {r5} │ │ movs r7, r2 │ │ adds r6, r4, #6 │ │ vcge.f q14, q0, #0 │ │ movs r7, r2 │ │ stmia r3!, {r1, r5, r6} │ │ movs r7, r2 │ │ ldr r7, [pc, #484] @ (c1fd4 ) │ │ - vclt.s d19, d18, #0 │ │ + vneg.f d17, d22 │ │ vsri.32 d28, d28, #4 │ │ movs r7, r2 │ │ │ │ 000c1df8 : │ │ ldr r0, [r0, #0] │ │ cbz r0, c1e02 │ │ ldrb.w r1, [r0, #108] @ 0x6c │ │ @@ -38586,15 +38586,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ it hi │ │ movhi r7, r2 │ │ adds r7, r7, r0 │ │ - @ instruction: 0xfffdba79 │ │ + @ instruction: 0xfffd9ffd │ │ vtbl.8 d20, {d28-d30}, d7 │ │ vcvt.u32.f32 , q12, #3 │ │ movs r7, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #24 │ │ @@ -38807,19 +38807,19 @@ │ │ beq.n c23c0 │ │ ldr r0, [sp, #12] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ itt eq │ │ moveq r7, r2 │ │ - strbeq r1, [r3, #6] │ │ - vtbx.8 d27, {d12}, d19 │ │ + ldrsbeq r5, [r3, r4] │ │ + vqrdmulh.s , q14, d23[0] │ │ vqrshrun.s64 d20, , #4 │ │ - vtbl.8 d26, {d13-d15}, d7 │ │ - vtbx.8 d27, {d12}, d3 │ │ + @ instruction: 0xfffd8f8b │ │ + vqrdmulh.s , q14, d7[0] │ │ vqrshrun.s64 d20, , #4 │ │ vsri.32 d20, d2, #3 │ │ movs r7, r2 │ │ pop {r5, r6, pc} │ │ movs r7, r2 │ │ bics r2, r1 │ │ movs r7, r2 │ │ @@ -38984,18 +38984,18 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ mov r0, r4 │ │ blx 230d30 <__emutls_get_address@@Base+0x3ea8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ pop {} │ │ movs r7, r2 │ │ - ldr r1, [r0, #124] @ 0x7c │ │ + strb r5, [r0, r5] │ │ vcvt.u32.f32 q11, q10, #4 │ │ vqshlu.s64 d20, d9, #61 @ 0x3d │ │ - vtbl.8 d26, {d13}, d31 │ │ + @ instruction: 0xfffd8db3 │ │ vcvt.u32.f32 q11, q2, #4 │ │ vqshlu.s32 q10, , #29 │ │ @ instruction: 0xfffdbb92 │ │ movs r7, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -39198,18 +39198,18 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ cbnz r0, c2804 │ │ movs r7, r2 │ │ - ldr r1, [r2, #88] @ 0x58 │ │ + strh r5, [r2, r4] │ │ vqrdmulh.s q11, q6, d4[0] │ │ vcgt.f q10, , #0 │ │ - vsli.64 q13, , #61 @ 0x3d │ │ + vtbl.8 d24, {d29- instruction: 0xfffc6d24 │ │ vcgt.f q10, , #0 │ │ vtbx.8 d27, {d13-d14}, d18 │ │ movs r7, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -39425,15 +39425,15 @@ │ │ movs r7, r2 │ │ lsls r6, r5, #9 │ │ vtbx.8 d27, {d13}, d8 │ │ movs r7, r2 │ │ @ instruction: 0xb706 │ │ movs r7, r2 │ │ orrs r1, r1 │ │ - vsli.64 d18, d27, #61 @ 0x3d │ │ + @ instruction: 0xfffd0b3f │ │ vqneg.s , q7 │ │ movs r7, r2 │ │ @ instruction: 0xb700 │ │ movs r7, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -40878,21 +40878,21 @@ │ │ str.w r9, [sp, #48] @ 0x30 │ │ mov r0, sl │ │ str.w sl, [sp, #40] @ 0x28 │ │ strd r2, ip, [sp, #60] @ 0x3c │ │ b.n c39aa │ │ adds r0, #132 @ 0x84 │ │ movs r7, r2 │ │ - ldrb r1, [r6, #5] │ │ + ldrsh r5, [r6, r3] │ │ vsli.64 d24, d2, #60 @ 0x3c │ │ vclt.s q10, q4, #0 │ │ - vshr.u64 q10, , #3 │ │ + vqshlu.s32 q9, , #29 │ │ vsri.32 d24, d10, #4 │ │ vshr.u64 q10, q0, #3 │ │ - vcvt.u32.f32 q13, q8, #3 │ │ + vsri.64 , q10, #3 │ │ @ instruction: 0xfffc83e0 │ │ vshr.u64 d20, d6, #3 │ │ vqshrun.s64 d25, , #3 │ │ add.w r0, r0, r5, lsl #2 │ │ str r4, [r0, #0] │ │ ldr r6, [sp, #344] @ 0x158 │ │ adds r4, #1 │ │ @@ -41601,21 +41601,21 @@ │ │ b.n c40c6 │ │ @ instruction: 0xffff47ef │ │ movs r0, r0 │ │ @ instruction: 0xffc0ffff │ │ rors r7, r3 │ │ add r2, sp, #896 @ 0x380 │ │ movs r7, r2 │ │ - cmp r6, #173 @ 0xad │ │ + asrs r1, r6, #16 │ │ vcvt.f16.u16 d23, d24, #4 │ │ vtbx.8 d19, {d29}, d30 │ │ - vrshr.u64 d22, d3, #3 │ │ + vqshrun.s64 d20, , #3 │ │ vcvt.f16.u16 d23, d6, #4 │ │ vtbx.8 d19, {d29}, d12 │ │ - vtbx.8 d25, {d29- q12, q11, #0 │ │ @ instruction: 0xfffc7bf4 │ │ vtbl.8 d19, {d29}, d26 │ │ vclt.s d16, d29, #0 │ │ movs r0, r0 │ │ lsls r3, r3, #16 │ │ movs r0, r0 │ │ lsls r5, r2, #22 │ │ @@ -43239,26 +43239,26 @@ │ │ str r1, [sp, #920] @ 0x398 │ │ movs r7, r2 │ │ ldrh r2, [r6, #0] │ │ vcle.f d20, d19, #0 │ │ vsra.u64 d25, d28, #3 │ │ movs r7, r2 │ │ ldmia r0!, {r2, r3, r4, r5} │ │ - vcvtm.s32.f32 , q1 │ │ - @ instruction: 0xfffc3a5d │ │ - @ instruction: 0xfffcfef7 │ │ + vtbx.8 d25, {d27}, d6 │ │ + vqrdmlsh.s , q14, d17[0] │ │ + vsri.32 q15, , #4 │ │ vqrshrun.s64 d18, q1, #5 │ │ @ instruction: 0xfffd8eb4 │ │ movs r7, r2 │ │ @ instruction: 0xb8e0 │ │ @ instruction: 0xfffbb8b0 │ │ - vqrdmlah.s , , d16[0] │ │ - vsra.u32 , , #4 │ │ - vqrdmulh.s , q6, d7[0] │ │ - @ instruction: 0xfffb5ea4 │ │ + vcvtm.u32.f32 q13, q10 │ │ + vqabs.s d19, d1 │ │ + vpaddl.u q15, │ │ + vrecpe.u32 d20, d24 │ │ @ instruction: 0xfffcff03 │ │ vcvt.u32.f32 d24, d4, #4 │ │ movs r7, r2 │ │ ldrh r2, [r5, #52] @ 0x34 │ │ movs r7, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -43685,16 +43685,16 @@ │ │ movs r7, r2 │ │ ldrh r0, [r7, #40] @ 0x28 │ │ movs r7, r2 │ │ bvc.n c5812 │ │ @ instruction: 0xfffc8cfa │ │ movs r7, r2 │ │ stmia r3!, {r1, r3, r4, r5, r6} │ │ - @ instruction: 0xfffbae80 │ │ - vsli.64 d19, d11, #60 @ 0x3c │ │ + vrecpe.u32 d25, d4 │ │ + @ instruction: 0xfffc1b1f │ │ vrev64. d30, d25 │ │ b.n c579c │ │ b.n c57d8 │ │ b.n c579c │ │ b.n c579c │ │ b.n c57dc │ │ b.n c579c │ │ @@ -43739,29 +43739,29 @@ │ │ b.n c5708 │ │ blx 230ee0 <__emutls_get_address@@Base+0x4058> │ │ b.n c580e │ │ bl a8d68 │ │ add r0, sp, #40 @ 0x28 │ │ bl c5304 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ - @ instruction: 0xfa37fffb │ │ - ldrh r6, [r4, #40] @ 0x28 │ │ + svc 187 @ 0xbb │ │ + @ instruction: 0xfffb8d26 │ │ movs r7, r2 │ │ strh r0, [r0, #16] │ │ vrshr.u64 d18, d24, #3 │ │ vtbx.8 d24, {d13-d14}, d4 │ │ movs r7, r2 │ │ push {r1, r5} │ │ vrsra.u64 , q9, #5 │ │ - vtbl.8 d27, {d27-d28}, d24 │ │ + @ instruction: 0xfffb9f2c │ │ vsri.32 q15, , #4 │ │ - vabal.u q8, d28, d8 │ │ - @ instruction: 0xfffc4c9d │ │ + vtbl.8 d30, {d12-d15}, d12 │ │ + vcvtp.s32.f32 d19, d17 │ │ @ instruction: 0xfffc4db2 │ │ - vqshl.u64 d31, d21, #61 @ 0x3d │ │ + vcvt.u16.f16 d29, d25, #3 │ │ vtbl.8 d31, {d27-d28}, d17 │ │ vtbx.8 d24, {d28-d29}, d10 │ │ movs r7, r2 │ │ ldrh r0, [r4, #10] │ │ movs r7, r2 │ │ │ │ 000c5858 : │ │ @@ -44151,26 +44151,26 @@ │ │ ldrh r6, [r7, #0] │ │ movs r7, r2 │ │ ldrb r2, [r4, #14] │ │ vceq.i , , #0 │ │ vqshrun.s64 d24, q2, #3 │ │ movs r7, r2 │ │ bkpt 0x0094 │ │ - @ instruction: 0xfffba99a │ │ - vshr.u64 d19, d21, #4 │ │ - @ instruction: 0xfffcf54f │ │ + vcvt.u32.f32 d24, d14, #5 │ │ + vqshlu.s32 d17, d25, #28 │ │ + @ instruction: 0xfffcdad3 │ │ @ instruction: 0xfffb1eaa │ │ vceq.f d24, d12, #0 │ │ movs r7, r2 │ │ add r7, sp, #224 @ 0xe0 │ │ @ instruction: 0xfffbaf08 │ │ - vsri.64 d27, d24, #5 │ │ - vqshl.u64 q10, , #60 @ 0x3c │ │ - vrsra.u64 d31, d15, #4 │ │ - vsri.64 , q14, #5 │ │ + vshll.u32 , d28, #27 │ │ + vcvt.u16.f16 q9, , #4 │ │ + vtbl.8 d29, {d12-d13}, d19 │ │ + vtbl.8 d19, {d27-d29}, d0 │ │ vsli.32 , , #28 │ │ @ instruction: 0xfffc856c │ │ movs r7, r2 │ │ strh r2, [r0, #40] @ 0x28 │ │ movs r7, r2 │ │ │ │ 000c5cac : │ │ @@ -44553,17 +44553,17 @@ │ │ movs r7, r2 │ │ strh r4, [r7, #30] │ │ movs r7, r2 │ │ b.n c5df4 │ │ vrsra.u64 d24, d30, #4 │ │ movs r7, r2 │ │ rev r6, r7 │ │ - vrecpe.f32 q13, q2 │ │ - vcvt.f16.u16 q9, , #4 │ │ - vshr.u64 , , #4 │ │ + vtbx.8 d24, {d27-d29}, d8 │ │ + @ instruction: 0xfffc11e3 │ │ + vqshlu.s32 , , #28 │ │ vcvta.s32.f32 d30, d25 │ │ b.n c6126 │ │ b.n c60ea │ │ b.n c612c │ │ b.n c60e6 │ │ b.n c6122 │ │ b.n c60e6 │ │ @@ -44620,20 +44620,20 @@ │ │ movs r7, r2 │ │ strb r6, [r5, #28] │ │ vqrshrn.u64 d17, q8, #3 │ │ @ instruction: 0xfffd7ffa │ │ movs r7, r2 │ │ add r2, sp, #920 @ 0x398 │ │ @ instruction: 0xfffbaab6 │ │ - vcvta.s32.f32 , q14 │ │ + vsli.64 , q8, #59 @ 0x3b │ │ @ instruction: 0xfffcdb3d │ │ - vdup.32 , d12[1] │ │ - vcvtm.s32.f32 q10, │ │ + vsra.u64 q15, q0, #4 │ │ + vtbx.8 d18, {d27}, d21 │ │ vcls.s q10, q13 │ │ - vqrdmlah.s q15, , d29[0] │ │ + vrsra.u64 , , #3 │ │ vshr.u32 , , #5 │ │ vrev32. d24, d2 │ │ movs r7, r2 │ │ strh r0, [r3, #0] │ │ movs r7, r2 │ │ │ │ 000c61a0 > const&)@@Base>: │ │ @@ -44773,15 +44773,15 @@ │ │ blx 231070 <__emutls_get_address@@Base+0x41e8> │ │ mov r0, r4 │ │ blx 230de0 <__emutls_get_address@@Base+0x3f58> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrb r0, [r7, #27] │ │ movs r7, r2 │ │ movs r3, #101 @ 0x65 │ │ - vmull.u q15, d29, d1 │ │ + vclt.s d29, d5, #0 │ │ @ instruction: 0xfffb7eb2 │ │ movs r7, r2 │ │ ldrb r0, [r3, #26] │ │ movs r7, r2 │ │ ldrb r0, [r1, #26] │ │ movs r7, r2 │ │ ldrb r6, [r3, #24] │ │ @@ -44959,15 +44959,15 @@ │ │ mov r0, r4 │ │ blx 230de0 <__emutls_get_address@@Base+0x3f58> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrb r4, [r5, #21] │ │ movs r7, r2 │ │ movs r1, #181 @ 0xb5 │ │ - vtbl.8 d30, {d29-d31}, d23 │ │ + vcgt.s d29, d27, #0 │ │ @ instruction: 0xfffb7cd8 │ │ movs r7, r2 │ │ ldrb r6, [r7, #18] │ │ movs r7, r2 │ │ ldrb r6, [r5, #18] │ │ movs r7, r2 │ │ ldrb r4, [r0, #17] │ │ @@ -45180,24 +45180,24 @@ │ │ add r0, sp, #32 │ │ blx 231070 <__emutls_get_address@@Base+0x41e8> │ │ mov r0, r4 │ │ blx 230de0 <__emutls_get_address@@Base+0x3f58> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrb r0, [r2, #14] │ │ movs r7, r2 │ │ - ldr r3, [r0, #4] │ │ - vcvt.u16.f16 d25, d26, #4 │ │ - @ instruction: 0xfffc2fb0 │ │ + ldr r5, [pc, #796] @ (c6a40 ) │ │ + vrshr.u64 d24, d30, #4 │ │ + vsli.32 d17, d20, #28 │ │ vqrdmlsh.s , q14, d24[0] │ │ @ instruction: 0xfffd1fb5 │ │ - vqshl.u64 q11, , #61 @ 0x3d │ │ - @ instruction: 0xfffc9cde │ │ - vcvt.u32.f32 q9, q6, #4 │ │ + vcvt.u16.f16 q10, , #3 │ │ + vpaddl.s q12, q9 │ │ + vclz.i , q8 │ │ @ instruction: 0xfffc1fa2 │ │ - vtbx.8 d30, {d13}, d25 │ │ + vqrdmulh.s q14, , d29[0] │ │ @ instruction: 0xfffb7a9a │ │ movs r7, r2 │ │ ldrb r0, [r0, #10] │ │ movs r7, r2 │ │ ldrb r0, [r6, #9] │ │ movs r7, r2 │ │ ldrb r6, [r0, #8] │ │ @@ -45215,17 +45215,17 @@ │ │ ldr r1, [pc, #12] @ (c6778 ) │ │ ldr r2, [pc, #16] @ (c677c ) │ │ add r1, pc │ │ add r2, pc │ │ blx 231090 <__emutls_get_address@@Base+0x4208> │ │ pop {r7, pc} │ │ nop │ │ - subs r3, #78 @ 0x4e │ │ - vrev16. , │ │ - vsli.64 , q8, #60 @ 0x3c │ │ + movs r0, #210 @ 0xd2 │ │ + vpadal.u , │ │ + vsli.64 , q8, #59 @ 0x3b │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ ldr r1, [pc, #88] @ (c67e4 ) │ │ ldr r2, [r0, #0] │ │ ldr r3, [pc, #88] @ (c67e8 ) │ │ add r1, pc │ │ ldr.w r2, [r2, #-12] │ │ @@ -45745,15 +45745,15 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strb r4, [r1, #22] │ │ movs r7, r2 │ │ strb r6, [r0, #11] │ │ @ instruction: 0xfffd5db9 │ │ - @ instruction: 0xfffd289f │ │ + @ instruction: 0xfffd0e23 │ │ vcls.s , q6 │ │ movs r7, r2 │ │ strb r0, [r1, #21] │ │ movs r7, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -45863,21 +45863,21 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strb r6, [r5, #14] │ │ movs r7, r2 │ │ strb r2, [r1, #7] │ │ vqrdmlsh.s , , d29[0] │ │ - vneg.f d18, d17 │ │ - vabal.u , d12, d24 │ │ + @ instruction: 0xfffd0d25 │ │ + vtbl.8 d17, {d28-d30}, d28 │ │ vqrdmlsh.s , q14, d11[0] │ │ - vqshl.u32 q9, , #29 │ │ - vqshlu.s32 q12, , #28 │ │ + @ instruction: 0xfffd0d03 │ │ + @ instruction: 0xfffc6bfd │ │ @ instruction: 0xfffc3fa9 │ │ - vqshl.u32 q9, , #29 │ │ + vqdmulh.s q8, , d17[0] │ │ @ instruction: 0xfffc7348 │ │ movs r7, r2 │ │ │ │ 000c6e20 : │ │ push {r7, lr} │ │ mov r7, sp │ │ sub sp, #24 │ │ @@ -45981,18 +45981,18 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb r0, [r0, #10] │ │ movs r7, r2 │ │ ldr r0, [r1, #108] @ 0x6c │ │ vqrdmlsh.s q15, , d21[0] │ │ - vpadal.u d18, d9 │ │ + vdup.32 d16, d13[1] │ │ vqneg.s d22, d16 │ │ @ instruction: 0xfffd5b75 │ │ - vclt.f q9, , #0 │ │ + vtbx.8 d16, {d29-: │ │ push {r4, r5, r7, lr} │ │ @@ -46065,15 +46065,15 @@ │ │ nop │ │ strb r2, [r4, #5] │ │ movs r7, r2 │ │ strb r0, [r6, #4] │ │ movs r7, r2 │ │ str r0, [r3, #108] @ 0x6c │ │ vtbl.8 d21, {d29-d31}, d29 │ │ - vcle.f d18, d1, #0 │ │ + vtbl.8 d16, {d13-d16}, d5 │ │ Address 0xc6ff2 is out of bounds. │ │ │ │ │ │ 000c6ff4 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -46165,23 +46165,23 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strb r2, [r5, #2] │ │ movs r7, r2 │ │ - add r7, sp, #312 @ 0x138 │ │ - vqshl.u32 , q4, #28 │ │ - vclz.i q9, │ │ - vtbx.8 d17, {d12-d13}, d16 │ │ - vqshl.u32 d23, d22, #28 │ │ - vclz.i d18, d19 │ │ - @ instruction: 0xfffceabe │ │ - vqshl.u32 d23, d4, #27 │ │ - vclz.i d18, d1 │ │ + str r4, [sp, #840] @ 0x348 │ │ + @ instruction: 0xfffc5cdc │ │ + vtbx.8 d16, {d12-d14}, d9 │ │ + vqrdmlah.s , q14, d20[0] │ │ + @ instruction: 0xfffb5cba │ │ + vtbl.8 d16, {d12-d14}, d23 │ │ + vrev64. , q1 │ │ + @ instruction: 0xfffb5c98 │ │ + vtbl.8 d16, {d12-d14}, d5 │ │ vshr.u64 d23, d10, #4 │ │ movs r7, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #24 │ │ mov r4, r0 │ │ @@ -46254,19 +46254,19 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r6, [r3, #120] @ 0x78 │ │ movs r7, r2 │ │ ldr r0, [r5, #92] @ 0x5c │ │ - vdup.8 d28, d28[6] │ │ - vrsra.u64 d18, d31, #5 │ │ + vsra.u64 d27, d16, #3 │ │ + vtbx.8 d16, {d11-d12}, d3 │ │ @ instruction: 0xfffced04 │ │ - vdup.32 d28, d10[1] │ │ - vrsra.u64 d18, d13, #5 │ │ + vaddw.u , q14, d14 │ │ + vtbl.8 d16, {d11-d12}, d17 │ │ vqrdmlsh.s q11, q6, d26[0] │ │ movs r7, r2 │ │ push {r7, lr} │ │ mov r7, sp │ │ movs r0, #4 │ │ blx 230710 <__emutls_get_address@@Base+0x3888> │ │ blx 2310a0 <__emutls_get_address@@Base+0x4218> │ │ @@ -46283,15 +46283,15 @@ │ │ ldr r0, [r4, #112] @ 0x70 │ │ movs r7, r2 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (c7204 ) │ │ add r0, pc │ │ bl a91f8 │ │ - strh r5, [r4, #20] │ │ + ldr r1, [r5, #0] │ │ vabal.u , d28, d0 │ │ mov r7, sp │ │ ldr r0, [pc, #16] @ (c7220 ) │ │ movs r1, #0 │ │ add r0, pc │ │ blx 2307a0 <__emutls_get_address@@Base+0x3918> │ │ ldr r1, [pc, #12] @ (c7224 ) │ │ @@ -46660,15 +46660,15 @@ │ │ str r1, [sp, #56] @ 0x38 │ │ str.w r8, [sp, #44] @ 0x2c │ │ str r0, [sp, #68] @ 0x44 │ │ b.n c7602 │ │ eors.w r0, r8, #9830400 @ 0x960000 │ │ str r6, [sp, #404] @ 0x194 │ │ vqrshrn.u64 d20, q10, #5 │ │ - vcgt.s , q8, #0 │ │ + vcle.f , q10, #0 │ │ @ instruction: 0xfffc9d07 │ │ adds r5, #1 │ │ add r0, sp, #108 @ 0x6c │ │ blx 230920 <__emutls_get_address@@Base+0x3a98> │ │ ldr r0, [sp, #124] @ 0x7c │ │ ldrd r2, r1, [sp, #12] │ │ cmp r5, r0 │ │ @@ -46902,20 +46902,20 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ ldr r6, [r2, #100] @ 0x64 │ │ movs r7, r2 │ │ - ldrb r0, [r3, #19] │ │ + str r4, [r3, #36] @ 0x24 │ │ vcls.s d20, d24 │ │ - @ instruction: 0xfffd2b14 │ │ - vqshrun.s64 d19, , #4 │ │ + vshr.u64 d17, d8, #3 │ │ + @ instruction: 0xfffc1db9 │ │ vcls.s d20, d6 │ │ - @ instruction: 0xfffd2af2 │ │ + vshr.u32 , q11, #3 │ │ vrshr.u32 d31, d0, #4 │ │ movs r6, r2 │ │ ldr r0, [r7, #12] │ │ movs r7, r2 │ │ │ │ 000c78b4 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -47174,15 +47174,15 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ mrc 0, 1, r0, cr4, cr6, {0} │ │ str r4, [r3, #124] @ 0x7c │ │ movs r7, r2 │ │ cmp r1, #133 @ 0x85 │ │ vceq.i d20, d12, #0 │ │ - vqshl.u64 q9, q12, #61 @ 0x3d │ │ + vcvt.u16.f16 q8, q14, #3 │ │ vsli.64 q11, q2, #60 @ 0x3c │ │ movs r7, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #92 @ 0x5c │ │ add.w r8, r0, #8 │ │ @@ -47697,17 +47697,17 @@ │ │ add r0, sp, #24 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strd r0, r0, [ip], #-88 @ 0x58 │ │ str r0, [r0, #32] │ │ movs r7, r2 │ │ - strh r5, [r6, #24] │ │ + ldr r1, [r7, #8] │ │ vmull.u , d28, d12 │ │ - vrsra.u32 q9, q12, #3 │ │ + @ instruction: 0xfffd08fc │ │ vqrdmlsh.s , q14, d12[0] │ │ movs r7, r2 │ │ │ │ 000c818c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -47828,16 +47828,16 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ b.n c7dd8 │ │ movs r6, r2 │ │ ldrsh r6, [r0, r4] │ │ movs r7, r2 │ │ add r0, sp, #836 @ 0x344 │ │ - vrev32. q9, q13 │ │ - vshr.u32 q9, q9, #4 │ │ + vpadal.s q8, q15 │ │ + vsli.64 q8, q11, #60 @ 0x3c │ │ vqrdmlah.s , q6, d12[0] │ │ movs r7, r2 │ │ │ │ 000c82e0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -47981,20 +47981,20 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ b.n c7ce8 │ │ movs r6, r2 │ │ ldrb r2, [r6, r6] │ │ movs r7, r2 │ │ - ldrh r4, [r1, #24] │ │ + strb r0, [r2, #2] │ │ vqshlu.s32 d31, d13, #28 │ │ - @ instruction: 0xfffc1f0c │ │ - @ instruction: 0xfffc499d │ │ + vsri.64 d16, d0, #4 │ │ + @ instruction: 0xfffc2f21 │ │ vsli.64 , , #60 @ 0x3c │ │ - vqrdmlah.s , q14, d26[0] │ │ + vcls.s q8, q15 │ │ vqdmulh.s , q14, d22[0] │ │ movs r7, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #16 │ │ ldr.w r8, [r7, #12] │ │ @@ -48454,15 +48454,15 @@ │ │ cmp r1, #0 │ │ add r0, pc │ │ it ne │ │ movne r0, r1 │ │ bx lr │ │ udf #2 │ │ movs r6, r2 │ │ - str r6, [sp, #232] @ 0xe8 │ │ + ldrb r6, [r7, #14] │ │ Address 0xc8986 is out of bounds. │ │ │ │ │ │ 000c8988 : │ │ cmp r0, #7 │ │ itt hi │ │ movhi r0, #0 │ │ @@ -48570,15 +48570,15 @@ │ │ movs r6, r2 │ │ ldrsb r2, [r6, r3] │ │ movs r7, r2 │ │ strh r6, [r1, #2] │ │ movs r7, r2 │ │ strh r0, [r2, #0] │ │ movs r7, r2 │ │ - stmia r4!, {r0, r1, r2, r3, r5, r6} │ │ + add r1, sp, #972 @ 0x3cc │ │ vqshlu.s64 d21, d24, #59 @ 0x3b │ │ movs r7, r2 │ │ ldmia r3, {r1, r3, r4, r5, r6, r7} │ │ movs r6, r2 │ │ ldrsb r0, [r2, r2] │ │ movs r7, r2 │ │ ldrb r4, [r3, #31] │ │ @@ -48894,40 +48894,40 @@ │ │ movs r7, r2 │ │ strb r4, [r5, r7] │ │ movs r7, r2 │ │ strb r6, [r5, r6] │ │ movs r7, r2 │ │ strb r2, [r1, r6] │ │ movs r7, r2 │ │ - ldrb r5, [r7, r0] │ │ + rors r1, r0 │ │ vqshlu.s32 d28, d8, #28 │ │ vshr.u32 , q2, #4 │ │ vabs.s , q8 │ │ movs r7, r2 │ │ blt.n c8d70 │ │ movs r6, r2 │ │ stmia r5!, {r1, r2, r5, r6, r7} │ │ - vqshlu.s64 , q4, #60 @ 0x3c │ │ - vqrdmlsh.s q10, q14, d18[0] │ │ + vcvt.f16.u16 , q6, #4 │ │ + @ instruction: 0xfffc3566 │ │ vcvt.f32.u32 d26, d11, #4 │ │ - vcvt.u32.f32 d28, d18, #4 │ │ + vsri.64 d27, d22, #4 │ │ vtbl.8 d29, {d11-d14}, d18 │ │ movs r6, r2 │ │ - str r3, [sp, #360] @ 0x168 │ │ - vrsra.u32 , q0, #4 │ │ - vpadal.u , │ │ - vqrdmlsh.s q9, q6, d30[0] │ │ + ldrb r6, [r3, #3] │ │ + @ instruction: 0xfffc78d4 │ │ + vcvt.f16.u16 , , #4 │ │ + vqrdmlsh.s q9, , d30[0] │ │ vtbl.8 d29, {d13-d16}, d8 │ │ movs r6, r2 │ │ - ldr r7, [pc, #152] @ (c8e94 ) │ │ + adds r4, #170 @ 0xaa │ │ vcvt.u16.f16 q13, , #4 │ │ - vcvt.f32.u32 q14, q10, #4 │ │ + vrsra.u64 , q12, #4 │ │ vtbx.8 d29, {d11-d13}, d20 │ │ movs r6, r2 │ │ - str r2, [sp, #600] @ 0x258 │ │ + ldrb r2, [r3, #0] │ │ vsli.64 d27, d16, #60 @ 0x3c │ │ add r7, sp, #8 │ │ sub sp, #8 │ │ mov r4, r0 │ │ ldr r0, [pc, #100] @ (c8e7c ) │ │ mov r5, sp │ │ add r0, pc │ │ @@ -49253,35 +49253,35 @@ │ │ movs r7, r2 │ │ strh r0, [r7, r0] │ │ movs r7, r2 │ │ str r2, [r7, r7] │ │ movs r7, r2 │ │ str r6, [r2, r7] │ │ movs r7, r2 │ │ - ldr r1, [r1, r2] │ │ + subs r6, #13 │ │ vpaddl.s q14, q10 │ │ vmull.u q9, d28, d16 │ │ vqrdmlsh.s q10, , d4[0] │ │ movs r7, r2 │ │ bhi.n c91a4 │ │ movs r6, r2 │ │ stmia r2!, {r1, r4, r5} │ │ - vsubw.u , q6, d20 │ │ - vdup.32 d20, d30[1] │ │ + vtbl.8 d21, {d28}, d24 │ │ + vsra.u64 d19, d18, #4 │ │ vtbx.8 d26, {d12-d14}, d23 │ │ - @ instruction: 0xfffccb7e │ │ - @ instruction: 0xfffb8fbc │ │ - @ instruction: 0xfffc134d │ │ - vtbx.8 d18, {d28-d31}, d12 │ │ + vrev16. d27, d2 │ │ + vrecpe.f32 , q0 │ │ + @ instruction: 0xfffcf8d1 │ │ + vtbx.8 d18, {d27-d30}, d12 │ │ vabs.f , q11 │ │ movs r6, r2 │ │ - ldr r3, [pc, #528] @ (c93a0 ) │ │ + adds r1, #8 │ │ @ instruction: 0xfffca9bb │ │ - @ instruction: 0xfffccad2 │ │ - vcvt.u32.f32 d24, d0, #5 │ │ + vshr.u32 , q3, #4 │ │ + vsri.64 d23, d4, #5 │ │ vabal.u , d28, d0 │ │ mov r7, sp │ │ ldrb.w ip, [r1] │ │ ldrd r2, lr, [r1, #4] │ │ ands.w r3, ip, #1 │ │ itt eq │ │ addeq.w lr, r1, #1 │ │ @@ -49536,30 +49536,30 @@ │ │ movs r7, r2 │ │ ldr r6, [pc, #896] @ (c97b8 ) │ │ movs r7, r2 │ │ ldr r6, [pc, #648] @ (c96c4 ) │ │ movs r7, r2 │ │ ldr r6, [pc, #504] @ (c9638 ) │ │ movs r7, r2 │ │ - strb r1, [r6, r4] │ │ + subs r2, #181 @ 0xb5 │ │ @ instruction: 0xfffcbf0c │ │ vtbx.8 d18, {d12-d13}, d8 │ │ @ instruction: 0xfffd4cd8 │ │ movs r7, r2 │ │ bmi.n c93e0 │ │ movs r6, r2 │ │ bkpt 0x00da │ │ - vqrdmlsh.s q11, q14, d12[0] │ │ - @ instruction: 0xfffc48d6 │ │ + vsli.32 , q0, #28 │ │ + vcvt.f32.u32 q9, q5, #4 │ │ vqabs.s d26, d15 │ │ - vrev64. d17, d23 │ │ - vtbl.8 d18, {d28}, d22 │ │ + vabal.u , d28, d27 │ │ + vtbl.8 d18, {d27}, d22 │ │ vcgt.f , q0, #0 │ │ movs r6, r2 │ │ - ldr r0, [pc, #376] @ (c95ec ) │ │ + cmp r5, #226 @ 0xe2 │ │ vqshlu.s64 d26, d5, #60 @ 0x3c │ │ Address 0xc9476 is out of bounds. │ │ │ │ │ │ 000c9478 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -49807,30 +49807,30 @@ │ │ movs r7, r2 │ │ ldr r4, [pc, #144] @ (c9784 ) │ │ movs r7, r2 │ │ ldr r3, [pc, #920] @ (c9a90 ) │ │ movs r7, r2 │ │ ldr r3, [pc, #776] @ (c9a04 ) │ │ movs r7, r2 │ │ - strh r5, [r6, r1] │ │ + adds r7, #249 @ 0xf9 │ │ vcvt.f16.u16 , q0, #4 │ │ vpadal.u d18, d12 │ │ vshll.u32 q10, d12, #29 │ │ movs r7, r2 │ │ bcs.n c9724 │ │ movs r6, r2 │ │ pop {r1, r2, r3, r4} │ │ - vcvt.u16.f16 d22, d0, #4 │ │ - vqshlu.s32 d20, d10, #28 │ │ + vrshr.u64 d21, d4, #4 │ │ + @ instruction: 0xfffc2b9e │ │ vsri.32 q13, , #4 │ │ - vqrdmulh.s q8, q6, d27[0] │ │ - @ instruction: 0xfffc25ea │ │ + vpaddl.u , │ │ + vrsqrte.f32 q9, q13 │ │ vcle.s d29, d4, #0 │ │ movs r6, r2 │ │ - cmp sl, r4 │ │ + cmp r3, #38 @ 0x26 │ │ vrsra.u64 q13, , #4 │ │ Address 0xc9732 is out of bounds. │ │ │ │ │ │ 000c9734 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -50093,30 +50093,30 @@ │ │ movs r7, r2 │ │ ldr r1, [pc, #304] @ (c9afc ) │ │ movs r7, r2 │ │ ldr r1, [pc, #56] @ (c9a08 ) │ │ movs r7, r2 │ │ ldr r0, [pc, #936] @ (c9d7c ) │ │ movs r7, r2 │ │ - ldr r7, [pc, #628] @ (c9c4c ) │ │ + adds r5, #33 @ 0x21 │ │ vqrshrn.u64 d27, q12, #4 │ │ vrsra.u64 d18, d20, #4 │ │ vabs.f q10, q2 │ │ movs r7, r2 │ │ ldmia r7!, {r1, r4, r5} │ │ movs r6, r2 │ │ cbnz r6, c99fc │ │ - vshll.u32 q11, d24, #28 │ │ - @ instruction: 0xfffc4342 │ │ + @ instruction: 0xfffc4fbc │ │ + vtbx.8 d18, {d28}, d6 │ │ vsra.u32 q13, , #4 │ │ - @ instruction: 0xfffc0a93 │ │ - vrsra.u32 d18, d2, #4 │ │ + vshr.u32 d31, d7, #4 │ │ + vrsra.u32 d18, d2, #5 │ │ @ instruction: 0xfffdceac │ │ movs r6, r2 │ │ - cmn r2, r1 │ │ + cmp r0, #78 @ 0x4e │ │ vrev16. d26, d1 │ │ Address 0xc9a0a is out of bounds. │ │ │ │ │ │ 000c9a0c : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -50363,30 +50363,30 @@ │ │ movs r7, r2 │ │ mov ip, r2 │ │ movs r7, r2 │ │ mov r6, sl │ │ movs r7, r2 │ │ mov r2, r6 │ │ movs r7, r2 │ │ - ldr r4, [pc, #916] @ (ca024 , cv::Size_, cv::detail::CheckContext const&)@@Base+0x84>) │ │ + adds r2, #105 @ 0x69 │ │ vpadal.u , q0 │ │ vshr.u64 q9, q14, #4 │ │ vcge.f d20, d12, #0 │ │ movs r7, r2 │ │ ldmia r4, {r1, r3, r4, r5, r6} │ │ movs r6, r2 │ │ @ instruction: 0xb68e │ │ - vqneg.s d22, d0 │ │ - vrev32. d20, d10 │ │ + @ instruction: 0xfffc4d04 │ │ + vpadal.s d18, d14 │ │ vqrdmlah.s , q14, d3[0] │ │ - vqshl.u64 q8, , #60 @ 0x3c │ │ - vshr.u32 q9, q5, #4 │ │ + vcvt.u16.f16 q15, , #4 │ │ + vshr.u32 q9, q5, #5 │ │ @ instruction: 0xfffdcbf4 │ │ movs r6, r2 │ │ - ands r2, r2 │ │ + movs r5, #150 @ 0x96 │ │ vqrdmlah.s , q6, d9[0] │ │ Address 0xc9cc2 is out of bounds. │ │ │ │ │ │ 000c9cc4 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -50640,30 +50640,30 @@ │ │ movs r7, r2 │ │ mvns r4, r0 │ │ movs r7, r2 │ │ bics r6, r0 │ │ movs r7, r2 │ │ muls r2, r4 │ │ movs r7, r2 │ │ - ldr r2, [pc, #84] @ (c9fc0 , cv::Size_, cv::detail::CheckContext const&)@@Base+0x20>) │ │ + cmp r7, #153 @ 0x99 │ │ vrsra.u64 , q8, #4 │ │ @ instruction: 0xfffc1e2c │ │ vsra.u64 d20, d16, #3 │ │ movs r7, r2 │ │ ldmia r1, {r1, r3, r5, r7} │ │ movs r6, r2 │ │ cbz r6, c9fee , cv::Size_, cv::detail::CheckContext const&)@@Base+0x4e> │ │ - vsri.64 d22, d16, #4 │ │ - @ instruction: 0xfffc3dba │ │ + vshll.u32 q10, d20, #28 │ │ + vrsra.u32 d18, d30, #4 │ │ @ instruction: 0xfffc9bf3 │ │ - vabal.u q8, d12, d5 │ │ - @ instruction: 0xfffc1d84 │ │ + vtbl.8 d30, {d28-d30}, d9 │ │ + @ instruction: 0xfffb1d84 │ │ vqshrn.u64 d28, q7, #3 │ │ movs r6, r2 │ │ - subs r5, #60 @ 0x3c │ │ + movs r2, #192 @ 0xc0 │ │ @ instruction: 0xfffc9b73 │ │ Address 0xc9f9e is out of bounds. │ │ │ │ │ │ 000c9fa0 , cv::Size_, cv::detail::CheckContext const&)@@Base>: │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -50913,30 +50913,30 @@ │ │ movs r7, r2 │ │ lsrs r0, r5 │ │ movs r7, r2 │ │ lsls r2, r5 │ │ movs r7, r2 │ │ lsls r6, r0 │ │ movs r7, r2 │ │ - bx r7 │ │ + cmp r4, #189 @ 0xbd │ │ vsra.u32 d27, d4, #4 │ │ @ instruction: 0xfffc1b50 │ │ vqrdmlah.s , , d20[0] │ │ movs r7, r2 │ │ stmia r6!, {r1, r2, r3, r6, r7} │ │ movs r6, r2 │ │ sub sp, #392 @ 0x188 │ │ - vsra.u64 q11, q2, #4 │ │ - @ instruction: 0xfffc3ade │ │ + vqshl.u32 q10, q4, #28 │ │ + vrev64. q9, q9 │ │ vqshrn.u64 d25, , #4 │ │ - vrshr.u32 d16, d17, #4 │ │ - @ instruction: 0xfffc1ab0 │ │ + vqshl.u64 d30, d21, #60 @ 0x3c │ │ + @ instruction: 0xfffb1ab0 │ │ vclt.f q14, q5, #0 │ │ movs r6, r2 │ │ - subs r2, #104 @ 0x68 │ │ + subs r4, r5, #7 │ │ @ instruction: 0xfffc989f │ │ Address 0xca26a is out of bounds. │ │ │ │ │ │ 000ca26c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -51142,29 +51142,29 @@ │ │ movs r7, r2 │ │ subs r6, #86 @ 0x56 │ │ movs r7, r2 │ │ subs r6, #24 │ │ movs r7, r2 │ │ subs r5, #248 @ 0xf8 │ │ movs r7, r2 │ │ - ldrb r2, [r6, #18] │ │ + str r6, [r6, #32] │ │ vqrdmulh.s , q14, d4[0] │ │ movs r7, r2 │ │ - subs r0, #146 @ 0x92 │ │ - vsra.u32 , , #4 │ │ - vdup.32 , d0[1] │ │ - vqrshrun.s64 d19, q2, #4 │ │ + subs r6, r2, #0 │ │ + vqshlu.s64 , , #60 @ 0x3c │ │ + @ instruction: 0xfffc61c4 │ │ + @ instruction: 0xfffc1dd8 │ │ vpadal.u d25, d13 │ │ - vqneg.s d27, d20 │ │ + @ instruction: 0xfffc9d28 │ │ vmull.u , d27, d8 │ │ movs r7, r2 │ │ stmia r3!, {r2, r4, r7} │ │ movs r6, r2 │ │ - ldrb r4, [r1, #15] │ │ - vtbx.8 d23, {d28-d31}, d4 │ │ + str r0, [r2, #20] │ │ + vrev16. q11, q4 │ │ Address 0xca4be is out of bounds. │ │ │ │ │ │ 000ca4c0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -51362,24 +51362,24 @@ │ │ movs r7, r2 │ │ subs r4, #2 │ │ movs r7, r2 │ │ subs r3, #196 @ 0xc4 │ │ movs r7, r2 │ │ subs r3, #164 @ 0xa4 │ │ movs r7, r2 │ │ - ldrb r6, [r3, #9] │ │ + ldrsh r2, [r4, r7] │ │ @ instruction: 0xfffc3b70 │ │ movs r7, r2 │ │ - adds r6, #62 @ 0x3e │ │ - @ instruction: 0xfffc4f03 │ │ - vtbx.8 d23, {d28-d29}, d28 │ │ - vpadal.s d19, d0 │ │ + subs r2, r0, r7 │ │ + vclz.i d19, d7 │ │ + vcvt.u32.f32 , q8, #4 │ │ + vtbl.8 d17, {d28-d31}, d4 │ │ vsri.32 d25, d25, #4 │ │ - vsli.32 , q0, #28 │ │ - vtbl.8 d23, {d27-d28}, d14 │ │ + @ instruction: 0xfffc9ad4 │ │ + vcvt.u32.f32 d21, d2, #5 │ │ vtbx.8 d19, {d12-d14}, d0 │ │ movs r7, r2 │ │ │ │ 000ca700 : │ │ push {r7, lr} │ │ mov r7, sp │ │ sub sp, #8 │ │ @@ -51570,21 +51570,21 @@ │ │ movs r7, r2 │ │ subs r1, #166 @ 0xa6 │ │ movs r7, r2 │ │ subs r1, #104 @ 0x68 │ │ movs r7, r2 │ │ subs r1, #72 @ 0x48 │ │ movs r7, r2 │ │ - ldrb r2, [r0, #0] │ │ + ldrb r6, [r0, r6] │ │ vqshrn.u64 d19, q2, #4 │ │ movs r7, r2 │ │ - adds r3, #226 @ 0xe2 │ │ - vmull.u q10, d28, d23 │ │ - vqshl.u64 d23, d0, #60 @ 0x3c │ │ - vsubw.u , q14, d20 │ │ + adds r6, r4, r5 │ │ + vpaddl.s d19, d27 │ │ + vcvt.u16.f16 d21, d4, #4 │ │ + vtbl.8 d17, {d12-d13}, d24 │ │ vsra.u64 , , #4 │ │ vqshrun.s64 d19, q5, #4 │ │ movs r7, r2 │ │ │ │ 000ca920 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -51738,18 +51738,18 @@ │ │ movs r7, r2 │ │ adds r7, #168 @ 0xa8 │ │ movs r7, r2 │ │ adds r7, #106 @ 0x6a │ │ movs r7, r2 │ │ adds r7, #70 @ 0x46 │ │ movs r7, r2 │ │ - strb r0, [r0, #24] │ │ + ldrh r4, [r0, r6] │ │ vqshl.u32 d19, d2, #28 │ │ movs r7, r2 │ │ - adds r1, #224 @ 0xe0 │ │ + asrs r4, r4, #29 │ │ vtbx.8 d29, {d12-d15}, d7 │ │ vqshlu.s32 , q5, #28 │ │ movs r7, r2 │ │ │ │ 000caad4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -51903,18 +51903,18 @@ │ │ movs r7, r2 │ │ adds r5, #244 @ 0xf4 │ │ movs r7, r2 │ │ adds r5, #182 @ 0xb6 │ │ movs r7, r2 │ │ adds r5, #146 @ 0x92 │ │ movs r7, r2 │ │ - strb r4, [r1, #17] │ │ + ldr r0, [r2, r7] │ │ vsli.32 , q7, #28 │ │ movs r7, r2 │ │ - adds r0, #44 @ 0x2c │ │ + asrs r0, r6, #22 │ │ vqshl.u64 , q13, #60 @ 0x3c │ │ vclz.i d19, d22 │ │ movs r7, r2 │ │ │ │ 000cac88 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -52121,21 +52121,21 @@ │ │ movs r7, r2 │ │ adds r4, #2 │ │ movs r7, r2 │ │ adds r3, #196 @ 0xc4 │ │ movs r7, r2 │ │ adds r3, #164 @ 0xa4 │ │ movs r7, r2 │ │ - strb r6, [r3, #9] │ │ + ldrsb r2, [r4, r7] │ │ vrsra.u32 , q8, #4 │ │ movs r7, r2 │ │ - cmp r6, #62 @ 0x3e │ │ - vqabs.s d20, d3 │ │ - @ instruction: 0xfffc71ec │ │ - @ instruction: 0xfffc2e00 │ │ + asrs r2, r0, #15 │ │ + vmull.u q9, d28, d7 │ │ + vqshl.u32 , q8, #28 │ │ + vsubw.u , q14, d4 │ │ vcvt.f16.u16 d24, d25, #4 │ │ vrshr.u32 , q11, #4 │ │ movs r7, r2 │ │ │ │ 000caec4 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -52327,21 +52327,21 @@ │ │ movs r7, r2 │ │ adds r1, #226 @ 0xe2 │ │ movs r7, r2 │ │ adds r1, #164 @ 0xa4 │ │ movs r7, r2 │ │ adds r1, #132 @ 0x84 │ │ movs r7, r2 │ │ - strb r6, [r7, #0] │ │ + strb r2, [r0, r7] │ │ vsra.u32 , q0, #4 │ │ movs r7, r2 │ │ - cmp r4, #30 │ │ - vclz.i q10, │ │ - vqrdmlsh.s q11, q14, d12[0] │ │ - vtbx.8 d18, {d28-d31}, d16 │ │ + asrs r2, r4, #6 │ │ + vtbx.8 d18, {d12-d14}, d23 │ │ + vsli.32 , q0, #28 │ │ + vrev16. , q10 │ │ vshll.u32 q12, d9, #28 │ │ vshr.u32 , q3, #4 │ │ movs r7, r2 │ │ │ │ 000cb0e4 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -52534,21 +52534,21 @@ │ │ movs r7, r2 │ │ cmp r7, #190 @ 0xbe │ │ movs r7, r2 │ │ cmp r7, #128 @ 0x80 │ │ movs r7, r2 │ │ cmp r7, #96 @ 0x60 │ │ movs r7, r2 │ │ - ldr r2, [r3, #96] @ 0x60 │ │ + strh r6, [r3, r6] │ │ @ instruction: 0xfffc2f2c │ │ movs r7, r2 │ │ - cmp r1, #250 @ 0xfa │ │ - vrshr.u64 d20, d31, #4 │ │ - @ instruction: 0xfffc6da8 │ │ - @ instruction: 0xfffc29bc │ │ + lsrs r6, r7, #29 │ │ + vtbx.8 d18, {d12}, d3 │ │ + vsubw.u , q6, d28 │ │ + vqrdmlsh.s q8, q6, d0[0] │ │ vqshl.u64 q12, , #60 @ 0x3c │ │ @ instruction: 0xfffc2e2c │ │ movs r7, r2 │ │ │ │ 000cb30c , cv::detail::CheckContext const&)@@Base>: │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -52739,21 +52739,21 @@ │ │ movs r7, r2 │ │ cmp r5, #150 @ 0x96 │ │ movs r7, r2 │ │ cmp r5, #88 @ 0x58 │ │ movs r7, r2 │ │ cmp r5, #56 @ 0x38 │ │ movs r7, r2 │ │ - ldr r2, [r6, #60] @ 0x3c │ │ + str r6, [r6, r5] │ │ @ instruction: 0xfffc2d04 │ │ movs r7, r2 │ │ - movs r7, #210 @ 0xd2 │ │ - vshr.u64 d20, d7, #4 │ │ - vtbl.8 d22, {d28-d31}, d0 │ │ - vqshl.u64 d18, d4, #60 @ 0x3c │ │ + lsrs r6, r2, #21 │ │ + vqshlu.s32 d18, d11, #28 │ │ + vrev16. d21, d4 │ │ + vcvt.u16.f16 d16, d8, #4 │ │ @ instruction: 0xfffc85cd │ │ vdup.32 d18, d12[1] │ │ movs r7, r2 │ │ │ │ 000cb52c , std::__ndk1::allocator > const&, cv::detail::CheckContext const&)@@Base>: │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -52933,21 +52933,21 @@ │ │ movs r7, r2 │ │ cmp r3, #142 @ 0x8e │ │ movs r7, r2 │ │ cmp r3, #80 @ 0x50 │ │ movs r7, r2 │ │ cmp r3, #48 @ 0x30 │ │ movs r7, r2 │ │ - ldr r2, [r5, #28] │ │ + ldr r7, [pc, #440] @ (cb8d0 , std::__ndk1::allocator > const&, bool, cv::Param, void*) const@@Base+0x15c>) │ │ @ instruction: 0xfffc2afc │ │ movs r7, r2 │ │ - movs r5, #202 @ 0xca │ │ - @ instruction: 0xfffc3e8f │ │ - vqrshrn.u64 d22, q12, #4 │ │ - vabal.u q9, d28, d12 │ │ + lsrs r6, r1, #13 │ │ + vsri.32 d18, d3, #4 │ │ + @ instruction: 0xfffc4efc │ │ + @ instruction: 0xfffc0b10 │ │ @ instruction: 0xfffc83c5 │ │ vtbl.8 d18, {d12-d14}, d4 │ │ movs r7, r2 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r1 │ │ ldr r1, [pc, #44] @ (cb768 , std::__ndk1::allocator > const&, cv::detail::CheckContext const&)@@Base+0x23c>) │ │ @@ -52964,16 +52964,16 @@ │ │ blx 231050 <__emutls_get_address@@Base+0x41c8> │ │ ldr r1, [pc, #20] @ (cb770 , std::__ndk1::allocator > const&, cv::detail::CheckContext const&)@@Base+0x244>) │ │ movs r2, #1 │ │ add r1, pc │ │ ldmia.w sp!, {r4, r6, r7, lr} │ │ b.w c30b0 │ │ str r0, [r6, r7] │ │ - vqshlu.s32 q12, , #27 │ │ - vcvt.s32.f32 , │ │ + @ instruction: 0xfffb6bf7 │ │ + @ instruction: 0xfffb7cd1 │ │ Address 0xcb772 is out of bounds. │ │ │ │ │ │ 000cb774 , std::__ndk1::allocator > const&, bool, cv::Param, void*) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -53461,17 +53461,17 @@ │ │ strb r7, [r4, #7] │ │ vtbx.8 d24, {d28}, d0 │ │ vtbx.8 d30, {d12-d13}, d10 │ │ vqrdmlah.s , q14, d0[0] │ │ vsri.64 d18, d24, #4 │ │ movs r7, r2 │ │ movs r0, #100 @ 0x64 │ │ - @ instruction: 0xfffddb99 │ │ + vsra.u32 d28, d13, #3 │ │ vsra.u32 q8, , #5 │ │ - vtbl.8 d20, {d13}, d27 │ │ + @ instruction: 0xfffd2daf │ │ vtbx.8 d24, {d12-d13}, d2 │ │ vsli.64 d27, d16, #60 @ 0x3c │ │ add r7, sp, #8 │ │ mov r5, r0 │ │ ldrb r0, [r2, #0] │ │ mov ip, r1 │ │ ldrd r3, r1, [r2, #4] │ │ @@ -53950,19 +53950,19 @@ │ │ movs r1, #46 @ 0x2e │ │ movs r7, r2 │ │ movs r1, #0 │ │ movs r7, r2 │ │ b.n cc8a8 , std::__ndk1::allocator > const&)@@Base+0x370> │ │ vqshrun.s64 d20, q7, #4 │ │ vcvtp.u32.f32 q12, q9 │ │ - vtbl.8 d25, {d28-d30}, d16 │ │ + vrev64. d24, d20 │ │ vqshl.u32 q13, q4, #27 │ │ movs r6, r2 │ │ - vrsqrts.f16 , q13, │ │ - ldr r0, [pc, #248] @ (cc2ac ) │ │ + bmi.n cc1ac , std::__ndk1::allocator > const&, bool, cv::Param, void*) const@@Base+0xa38> │ │ + vqshrun.s64 d20, q15, #5 │ │ vcvtm.s32.f32 d24, d2 │ │ vshr.u32 q9, q15, #4 │ │ movs r7, r2 │ │ movs r0, #90 @ 0x5a │ │ movs r7, r2 │ │ movs r0, #4 │ │ movs r7, r2 │ │ @@ -54273,21 +54273,21 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #32] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ subs r4, r2, #3 │ │ movs r7, r2 │ │ str r1, [r6, #124] @ 0x7c │ │ - vtbl.8 d25, {d28}, d3 │ │ + @ instruction: 0xfffc7e07 │ │ vcvt.f32.s32 d27, d17 │ │ vqshlu.s32 d27, d4, #28 │ │ vcvt.u16.f16 d17, d2, #4 │ │ movs r7, r2 │ │ ldrb r7, [r4, #0] │ │ - vpadal.u , │ │ + vdup.32 , d9[1] │ │ vcvtn.u32.f32 q12, q4 │ │ vsli.64 d27, d16, #60 @ 0x3c │ │ add r7, sp, #8 │ │ mov r5, r0 │ │ ldrb r0, [r1, #0] │ │ mov ip, r2 │ │ ldrd r3, r2, [r1, #4] │ │ @@ -54754,17 +54754,17 @@ │ │ movs r2, #1 │ │ ldr r0, [r0, #0] │ │ ldr r1, [pc, #20] @ (cc9f8 , std::__ndk1::allocator > const&)@@Base+0x4c0>) │ │ add r1, pc │ │ strb.w r2, [r0], #4 │ │ blx 231280 <__emutls_get_address@@Base+0x43f8> │ │ b.n cca0a , std::__ndk1::allocator > const&)@@Base+0x4d2> │ │ - ldrd pc, pc, [r3, #-1004] @ 0x3ec │ │ - b.n cc8da , std::__ndk1::allocator > const&)@@Base+0x3a2> │ │ - vqrdmulh.s , , d30[0] │ │ + ldmia r6, {r0, r1, r2, r4, r6, r7} │ │ + @ instruction: 0xfffbccf5 │ │ + vrsra.u32 q8, q9, #5 │ │ vrev16. d31, d8 │ │ movs r4, r6 │ │ add.w r8, sp, #72 @ 0x48 │ │ mov r1, r8 │ │ bl ce838 │ │ ldr r4, [sp, #96] @ 0x60 │ │ cbz r4, cca36 , std::__ndk1::allocator > const&)@@Base+0x4fe> │ │ @@ -55535,16 +55535,16 @@ │ │ add r2, pc │ │ ldr r1, [r0, #0] │ │ mov r0, r6 │ │ ldr r2, [r2, #0] │ │ blx 230720 <__emutls_get_address@@Base+0x3898> │ │ b.n cd2f8 , std::__ndk1::allocator > const&, char, char) const@@Base+0x4e0> │ │ nop │ │ - b.n cd422 , std::__ndk1::allocator > const&, char, char) const@@Base+0x60a> │ │ - @ instruction: 0xfffb9e05 │ │ + stmia r6!, {r0, r1, r2, r7} │ │ + vcvtm.u32.f32 d24, d9 │ │ vsri.64 , , #5 │ │ vclz.i d27, d31 │ │ vshr.u32 d18, d28, #4 │ │ blx 230710 <__emutls_get_address@@Base+0x3888> │ │ ldr r1, [pc, #624] @ (cd4a0 , std::__ndk1::allocator > const&, char, char) const@@Base+0x688>) │ │ mov r6, r0 │ │ add r1, pc │ │ @@ -55767,36 +55767,36 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #216] @ 0xd8 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ asrs r4, r7, #9 │ │ movs r7, r2 │ │ - ldr r6, [pc, #864] @ (cd7d0 , std::__ndk1::allocator > const&, std::__ndk1::basic_string, std::__ndk1::allocator > const&)@@Base+0x14>) │ │ - @ instruction: 0xfffcde97 │ │ + adds r4, #92 @ 0x5c │ │ + vsri.32 d28, d11, #4 │ │ vcvtp.u32.f32 , q15 │ │ @ instruction: 0xfffc0fa6 │ │ movs r7, r2 │ │ lsrs r0, r5, #30 │ │ movs r7, r2 │ │ - ldr r5, [sp, #180] @ 0xb4 │ │ + strh r1, [r6, #20] │ │ vrecpe.u32 d27, d7 │ │ vrsra.u64 , , #4 │ │ - @ instruction: 0xfffc4e00 │ │ - @ instruction: 0xfffcddbf │ │ + vsubw.u , q14, d4 │ │ + @ instruction: 0xfffcc343 │ │ vrshr.u32 d23, d6, #5 │ │ vqrdmlah.s q8, q14, d14[0] │ │ movs r7, r2 │ │ lsrs r0, r2, #27 │ │ movs r7, r2 │ │ - ldr r4, [sp, #292] @ 0x124 │ │ + strh r5, [r1, #14] │ │ vcvtm.s32.f32 d27, d19 │ │ vrshr.u64 , , #4 │ │ - vcvt.u16.f16 d20, d12, #4 │ │ - @ instruction: 0xfffcdcdb │ │ + vpaddl.u d19, d16 │ │ + vrshr.u32 q14, , #4 │ │ vsra.u32 d23, d18, #5 │ │ vqrdmulh.s q8, q14, d26[0] │ │ movs r7, r2 │ │ lsrs r4, r5, #23 │ │ movs r7, r2 │ │ asrs r2, r2, #1 │ │ movs r7, r2 │ │ @@ -56021,15 +56021,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #56] @ 0x38 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsrs r2, r2, #15 │ │ movs r7, r2 │ │ - bls.n cd816 , std::__ndk1::allocator > const&, std::__ndk1::basic_string, std::__ndk1::allocator > const&)@@Base+0x5a> │ │ + bkpt 0x00fd │ │ @ instruction: 0xfffb09de │ │ movs r7, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ ldr r5, [r0, #0] │ │ mov r4, r0 │ │ @@ -56727,15 +56727,15 @@ │ │ blx 2312e0 <__emutls_get_address@@Base+0x4458> │ │ ldr r0, [pc, #16] @ (cde08 ) │ │ add r0, pc │ │ ldr r0, [r0, #0] │ │ ldr r0, [r0, #0] │ │ ldmia.w sp!, {r7, lr} │ │ b.w 230168 <__emutls_get_address@@Base+0x32e0> │ │ - ldrsh r7, [r2, r7] │ │ + cmp r3, fp │ │ vrsra.u32 d16, d14, #5 │ │ movs r7, r2 │ │ │ │ 000cde0c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -57118,17 +57118,17 @@ │ │ subs r0, r0, r2 │ │ str.w sl, [sp] │ │ adds r3, r0, #1 │ │ mov r0, r8 │ │ blx 2311d0 <__emutls_get_address@@Base+0x4348> │ │ b.n ce20e │ │ nop │ │ - ldr r2, [sp, #680] @ 0x2a8 │ │ - vqshlu.s32 , , #27 │ │ - vrev64. d18, d0 │ │ + strh r6, [r5, #0] │ │ + @ instruction: 0xfffbfbdf │ │ + vcvta.s32.f32 d18, d0 │ │ strh.w r0, [sp, #8] │ │ ldr r1, [pc, #124] @ (ce28c ) │ │ mov r0, r8 │ │ add r1, pc │ │ blx 231320 <__emutls_get_address@@Base+0x4498> │ │ cmp r0, #0 │ │ beq.w ce0ca │ │ @@ -57158,26 +57158,26 @@ │ │ itt ne │ │ ldrne r0, [sp, #32] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsls r4, r1, #10 │ │ movs r7, r2 │ │ ldr r3, [sp, #304] @ 0x130 │ │ - @ instruction: 0xfffc6f02 │ │ - vrsqrte.u32 , q10 │ │ - vcvt.u32.f32 d28, d15, #5 │ │ + vclz.i d21, d6 │ │ + vtbx.8 d25, {d11-d13}, d24 │ │ + vrsqrte.u32 d27, d19 │ │ @ instruction: 0xfffbe9d4 │ │ - vrev64. d19, d3 │ │ - vsli.64 , q3, #60 @ 0x3c │ │ + vabal.u , d28, d7 │ │ + @ instruction: 0xfffc9b5a │ │ vsli.32 q13, , #27 │ │ vqrdmlah.s , q6, d30[0] │ │ movs r6, r2 │ │ - ldmia r5!, {r0, r1, r7} │ │ + cbz r7, ce2d0 │ │ vqshrun.s64 d30, q13, #5 │ │ - vcvt.f32.u32 d18, d27, #4 │ │ + vrsra.u64 d17, d31, #4 │ │ vsli.64 d27, d16, #60 @ 0x3c │ │ add r7, sp, #8 │ │ mov r5, r0 │ │ ldrb r0, [r2, #0] │ │ mov ip, r1 │ │ ldrd r3, r1, [r2, #4] │ │ ands.w r4, r0, #1 │ │ @@ -58028,16 +58028,16 @@ │ │ ldr.w r8, [sp], #4 │ │ pop {r4, r5, r6, r7, pc} │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (cebc4 ) │ │ add r0, pc │ │ bl a91f8 │ │ - lsrs r5, r4, #3 │ │ - vsli.64 , q8, #60 @ 0x3c │ │ + mcr 15, 3, pc, cr9, cr11, {7} @ │ │ + push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ mov r4, r0 │ │ ldrb r0, [r0, #12] │ │ cbnz r0, cebfa │ │ ldrd r0, r1, [r4, #4] │ │ ldr r5, [r0, #0] │ │ @@ -58068,16 +58068,16 @@ │ │ mov r0, r4 │ │ pop {r4, r6, r7, pc} │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (cec28 ) │ │ add r0, pc │ │ bl a91f8 │ │ - lsrs r1, r0, #2 │ │ - vsli.64 , q8, #60 @ 0x3c │ │ + mcr 15, 0, pc, cr5, cr11, {7} @ │ │ + push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ ldr r6, [r0, #8] │ │ cmp r6, r1 │ │ beq.n ceca8 │ │ mov r8, r1 │ │ mov r9, r0 │ │ @@ -63812,23 +63812,23 @@ │ │ add r0, sp, #532 @ 0x214 │ │ blx 2313c0 <__emutls_get_address@@Base+0x4538> │ │ add r0, sp, #588 @ 0x24c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ pop {r3, r7} │ │ movs r6, r2 │ │ - str r5, [sp, #840] @ 0x348 │ │ - vrsqrte.f32 , q13 │ │ - vcvtm.u32.f32 d19, d16 │ │ - vsra.u32 d21, d4, #5 │ │ - vrsqrte.f32 , q5 │ │ - vcvtm.u32.f32 d19, d0 │ │ - @ instruction: 0xfffbccb9 │ │ - vrsqrte.f32 d17, d26 │ │ - vcvtm.s32.f32 , q8 │ │ + ldrb r6, [r2, #13] │ │ + vtbx.8 d31, {d11-d14}, d30 │ │ + vtbl.8 d17, {d10-d11}, d20 │ │ + vqshlu.s64 d19, d8, #59 @ 0x3b │ │ + vtbx.8 d31, {d11-d14}, d14 │ │ + vtbl.8 d17, {d10-d11}, d4 │ │ + vrshr.u32 d27, d29, #5 │ │ + vtbl.8 d31, {d11-d14}, d30 │ │ + vtbx.8 d17, {d26}, d20 │ │ @ instruction: 0xfffbb8f4 │ │ movs r6, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #80 @ 0x50 │ │ mov r4, r0 │ │ @@ -63928,17 +63928,17 @@ │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r0, sp, #20 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ @ instruction: 0xb7b8 │ │ movs r6, r2 │ │ - bl ffef39e6 <__cxa_new_handler@@Base+0xffcafdf6> │ │ - ldr r3, [r6, #60] @ 0x3c │ │ - @ instruction: 0xfffb6bfb │ │ + blt.n d2938 │ │ + vsra.u32 , , #5 │ │ + vsra.u32 , , #5 │ │ vqshl.u32 d27, d8, #27 │ │ movs r6, r2 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ ldr r5, [r0, #4] │ │ mov r4, r0 │ │ cbz r5, d2a20 │ │ @@ -64142,17 +64142,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ push {r1, lr} │ │ movs r6, r2 │ │ - b.n d3274 const&, cv::TermCriteria)@@Base+0x630> │ │ - vsra.u64 d26, d17, #5 │ │ - vcvt.u32.f32 q9, q15, #5 │ │ + ldmia r0!, {r1, r5, r7} │ │ + vqshl.u32 d24, d21, #27 │ │ + vrecpe.f32 d17, d2 │ │ vrsqrte.u32 , q0 │ │ movs r6, r2 │ │ │ │ 000d2c44 const&, cv::TermCriteria)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -70480,15 +70480,15 @@ │ │ strb r4, [r1, #24] │ │ movs r6, r2 │ │ strb r0, [r3, #20] │ │ movs r6, r2 │ │ mcr2 0, 5, r0, cr14, cr5, {0} │ │ ldc2l 0, cr0, [r2, #-84] @ 0xffffffac │ │ bvc.n d6ca6 │ │ - vcvt.u32.f32 q11, q8, #5 │ │ + vsri.64 , q10, #5 │ │ @ instruction: 0xfffb5d9e │ │ Address 0xd6d4e is out of bounds. │ │ │ │ │ │ 000d6d50 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -71137,29 +71137,29 @@ │ │ bl d7448 │ │ add r0, sp, #96 @ 0x60 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strb r4, [r7, #1] │ │ movs r6, r2 │ │ - strh r5, [r1, #22] │ │ - vqshl.u64 d16, d0, #59 @ 0x3b │ │ - vtbl.8 d20, {d11-d14}, d29 │ │ + ldr r1, [r2, #4] │ │ + vcvt.u16.f16 d30, d4, #5 │ │ + vshr.u64 d19, d17, #6 │ │ vshr.u32 q15, q7, #5 │ │ - vtbl.8 d16, {d27}, d28 │ │ - vdup.8 q10, d9[5] │ │ - vqrdmulh.s q13, , d7[0] │ │ - vqshl.u64 q8, q0, #59 @ 0x3b │ │ - vtbx.8 d20, {d11-d14}, d29 │ │ - vsli.64 , q8, #59 @ 0x3b │ │ - vqshl.u64 d16, d16, #59 @ 0x3b │ │ - vtbx.8 d20, {d11-d14}, d13 │ │ - @ instruction: 0xfffb4b92 │ │ - vqshl.u32 q8, q8, #27 │ │ - vtbl.8 d20, {d11-d14}, d13 │ │ + vcvt.f32.u32 d30, d16, #5 │ │ + vzip.32 , │ │ + vcvtp.u32.f32 , │ │ + vcvt.u16.f16 q15, q2, #5 │ │ + vshr.u64 , , #6 │ │ + @ instruction: 0xfffb5b74 │ │ + vcvt.u16.f16 d30, d20, #5 │ │ + vshr.u64 , , #6 │ │ + vsra.u32 d19, d6, #5 │ │ + @ instruction: 0xfffbecf4 │ │ + vshr.u64 d19, d1, #6 │ │ @ instruction: 0xfffb6d98 │ │ movs r6, r2 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ ldr r5, [r0, #0] │ │ mov r4, r0 │ │ cbz r5, d746e │ │ @@ -71507,20 +71507,20 @@ │ │ bl d7448 │ │ add r0, sp, #104 @ 0x68 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r2, [r4, #64] @ 0x40 │ │ movs r6, r2 │ │ - ldrb r5, [r0, #27] │ │ + str r1, [r1, #68] @ 0x44 │ │ vsri.32 , , #5 │ │ - vqabs.s d20, d21 │ │ + vmull.u q9, d28, d25 │ │ vcvtp.s32.f32 d26, d24 │ │ vsli.32 , , #26 │ │ - vqrshrun.s64 d20, , #4 │ │ + @ instruction: 0xfffc2dd7 │ │ vqrshrn.u64 d22, q0, #5 │ │ movs r6, r2 │ │ │ │ 000d7800 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -71713,17 +71713,17 @@ │ │ b.n d79f0 │ │ add r0, sp, #100 @ 0x64 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ str r2, [r2, #120] @ 0x78 │ │ movs r6, r2 │ │ - ldrb r4, [r0, #18] │ │ + str r0, [r1, #32] │ │ vsli.64 , , #59 @ 0x3b │ │ - vsri.64 q10, , #4 │ │ + vtbx.8 d18, {d12-d14}, d17 │ │ vcvt.s32.f32 d22, d8 │ │ movs r6, r2 │ │ │ │ 000d7a10 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -71817,15 +71817,15 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ str r2, [r0, #104] @ 0x68 │ │ movs r6, r2 │ │ ldr r6, [sp, #88] @ 0x58 │ │ vshll.i32 , d10, #32 │ │ - vrsra.u64 q10, , #5 │ │ + vqrshrn.u64 d18, , #5 │ │ vcvt.f32.s32 d22, d0 │ │ movs r6, r2 │ │ │ │ 000d7b18 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -71940,17 +71940,17 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #172 @ 0xac │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ str r0, [r7, #84] @ 0x54 │ │ movs r6, r2 │ │ - lsrs r7, r4, #25 │ │ - vshr.u32 , , #5 │ │ - vrsra.u32 d20, d3, #5 │ │ + bl 4c3c3c <__cxa_new_handler@@Base+0x28004c> │ │ + add sp, #324 @ 0x144 │ │ + @ instruction: 0xfffb2897 │ │ vrsqrte.u32 d22, d28 │ │ movs r6, r2 │ │ │ │ 000d7c54 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -72084,16 +72084,16 @@ │ │ add r0, sp, #220 @ 0xdc │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ str r4, [r7, #64] @ 0x40 │ │ movs r6, r2 │ │ adds r1, r5, r0 │ │ - vcvt.u16.f16 q8, q4, #4 │ │ - vsra.u64 d20, d29, #5 │ │ + vrshr.u64 , q6, #4 │ │ + vrint?.f32 q9, │ │ vcvtm.s32.f32 q11, q4 │ │ movs r6, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ mov r4, r0 │ │ ldrb r0, [r0, #4] │ │ @@ -75030,16 +75030,16 @@ │ │ muls r6, r0 │ │ movs r6, r2 │ │ bcs.n d9f0c │ │ movs r5, r2 │ │ bne.n d9e60 │ │ movs r5, r2 │ │ add r5, pc, #676 @ (adr r5, da1e0 const&, void*, int, int)@@Base+0x298>) │ │ - @ instruction: 0xfffbbebf │ │ - vcvt.f16.u16 d29, d16, #6 │ │ + vrecpe.u32 q13, │ │ + vsra.u64 d28, d20, #6 │ │ vqmovun.s64 d20, q7 │ │ movs r6, r2 │ │ │ │ 000d9f48 const&, void*, int, int)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -75522,16 +75522,16 @@ │ │ b.n da4ca const&, void*, int, int)@@Base+0x582> │ │ add r0, sp, #24 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bl a8d68 │ │ adcs r6, r0 │ │ movs r6, r2 │ │ - cmp r1, #156 @ 0x9c │ │ - @ instruction: 0xfffbffb4 │ │ + lsrs r0, r4, #28 │ │ + vsli.32 d30, d24, #27 │ │ vtbl.8 d27, {d10-d13}, d17 │ │ vdup.8 d19, d20[5] │ │ movs r6, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #44 @ 0x2c │ │ @@ -75667,15 +75667,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #36] @ 0x24 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ subs r3, #168 @ 0xa8 │ │ movs r6, r2 │ │ - svc 102 @ 0x66 │ │ + stmia r4!, {r1, r3, r5, r6, r7} │ │ vshll.u32 , d23, #26 │ │ vtbx.8 d27, {d27-d28}, d3 │ │ vtbx.8 d19, {d27-d29}, d30 │ │ movs r6, r2 │ │ movs r5, #185 @ 0xb9 │ │ vshll.u32 , d5, #28 │ │ vtbl.8 d27, {d27-d28}, d17 │ │ @@ -76507,15 +76507,15 @@ │ │ vqshl.u32 d30, d0, #27 │ │ vcvtn.s32.f32 , │ │ vrecpe.u32 , q8 │ │ movs r6, r2 │ │ ldmia r4, {r0, r1, r3, r4} │ │ vcvt.f32.u32 q15, q15 │ │ vcvtn.s32.f32 d27, d29 │ │ - vcvt.f32.u32 q9, q10, #5 │ │ + vrsra.u64 , q12, #5 │ │ vqshl.u32 d30, d22, #27 │ │ vsra.u32 , , #5 │ │ vcvtp.s32.f32 q14, q11 │ │ movs r5, r2 │ │ │ │ 000daf54 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -76803,19 +76803,19 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ stmia r1!, {r1, r2, r3, r6, r7} │ │ movs r5, r2 │ │ adds r1, #62 @ 0x3e │ │ movs r6, r2 │ │ - bhi.n db184 │ │ + bkpt 0x0020 │ │ vrsra.u64 q15, q1, #6 │ │ vcvt.f32.u32 d26, d1, #5 │ │ - vcvt.u16.f16 q8, , #5 │ │ - vrsra.u64 d30, d16, #5 │ │ + vcvtp.u32.f32 , │ │ + vrsra.u64 d30, d16, #6 │ │ vqrdmulh.s q13, , d31[0] │ │ vsri.64 d21, d20, #5 │ │ movs r6, r2 │ │ @ instruction: 0xf949ffff │ │ pldw [r3, #4095] @ 0xfff │ │ cmp r7, #148 @ 0x94 │ │ movs r6, r2 │ │ @@ -77051,16 +77051,16 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bkpt 0x00c6 │ │ movs r5, r2 │ │ cmp r6, #36 @ 0x24 │ │ movs r6, r2 │ │ - adds r0, r6, r6 │ │ - vcvtn.s32.f32 d30, d15 │ │ + vminnm.f16 , q10, q13 │ │ + stmia r6!, {r0, r1, r4, r7} │ │ vtbl.8 d26, {d10-d13}, d29 │ │ @ instruction: 0xfffb2e00 │ │ movs r6, r2 │ │ │ │ 000db4f4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -77404,16 +77404,16 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #72 @ 0x48 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ cmp r3, #154 @ 0x9a │ │ movs r6, r2 │ │ - ldcl 15, cr15, [r8], #1000 @ 0x3e8 │ │ - strb r5, [r4, #17] │ │ + bcs.n db9b8 │ │ + vrintn.f32 , │ │ vtbx.8 d26, {d11}, d9 │ │ @ instruction: 0xfffbce21 │ │ vcvtm.u32.f32 d23, d17 │ │ vcvt.u32.f32 d26, d5 │ │ vcvt.u32.f32 d20, d4, #5 │ │ movs r6, r2 │ │ bl 4858da <__cxa_new_handler@@Base+0x241cea> │ │ @@ -77813,19 +77813,19 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ movs r4, #216 @ 0xd8 │ │ movs r6, r2 │ │ - strh r6, [r0, #18] │ │ - @ instruction: 0xfffa2cd4 │ │ + str r2, [r1, #124] @ 0x7c │ │ + vrshr.u32 , q4, #6 │ │ vcvtm.s32.f32 q13, │ │ @ instruction: 0xfffbd8fd │ │ - @ instruction: 0xfffb2cb0 │ │ + vrshr.u32 d17, d20, #5 │ │ vcvtm.s32.f32 d26, d25 │ │ vrsqrte.u32 q9, q4 │ │ movs r6, r2 │ │ bmi.n dbc94 │ │ bmi.n dbc96 │ │ bmi.n dbc98 │ │ bmi.n dbc9a │ │ @@ -78138,15 +78138,15 @@ │ │ addw r1, sp, #1292 @ 0x50c │ │ str r0, [sp, #0] │ │ mvn.w r0, #214 @ 0xd6 │ │ blx 2306b0 <__emutls_get_address@@Base+0x3828> │ │ push {r3, r4, r5, r6} │ │ movs r5, r2 │ │ ldr r6, [r6, r2] │ │ - vdup.16 , d28[2] │ │ + vsra.u64 q8, q8, #6 │ │ vcvt.u32.f32 , , #5 │ │ vqshrun.s64 d25, q0, #5 │ │ negs r5, r0 │ │ ldr r2, [sp, #68] @ 0x44 │ │ mov r0, r5 │ │ mov r1, r6 │ │ blx 231540 <__emutls_get_address@@Base+0x46b8> │ │ @@ -78647,17 +78647,17 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ movs r3, #152 @ 0x98 │ │ movs r6, r2 │ │ - bcs.n dc6c0 │ │ - vrintp.f32 , q3 │ │ - @ instruction: 0xfffb9ab5 │ │ + @ instruction: 0xb800 │ │ + vqrdmulh.s , q5, d10[0] │ │ + @ instruction: 0xfffa9ab5 │ │ vcvt.u16.f16 , q14, #5 │ │ movs r6, r2 │ │ │ │ 000dc5d4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -78987,25 +78987,25 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #152 @ 0x98 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ b.n dc93c │ │ subs r2, r0, r3 │ │ movs r6, r2 │ │ - @ instruction: 0xea67fffa │ │ - lsls r6, r6, #11 │ │ + ldmia r7, {r0, r1, r3, r5, r6, r7} │ │ + vrshr.u64 q8, q11, #6 │ │ vpadal.u , │ │ - vcvt.u32.f32 d26, d16 │ │ + @ instruction: 0xfffb8d24 │ │ vrsra.u32 q8, q7, #6 │ │ vqabs.s , │ │ - vcvtm.s32.f32 d27, d4 │ │ + vtbl.8 d25, {d27}, d8 │ │ vrsra.u32 d16, d10, #6 │ │ vqabs.s d25, d5 │ │ - vsri.32 , , #5 │ │ - vrsra.u32 d16, d28, #5 │ │ + @ instruction: 0xfffbf9d7 │ │ + vrsra.u32 d16, d28, #6 │ │ vqabs.s d25, d23 │ │ vqshrn.u64 d17, q14, #5 │ │ movs r6, r2 │ │ │ │ 000dc980 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -79740,15 +79740,15 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ add r2, pc, #96 @ (adr r2, dd15c ) │ │ movs r5, r2 │ │ asrs r6, r0, #4 │ │ movs r6, r2 │ │ - bmi.n dd16e │ │ + cbnz r1, dd132 │ │ vrint?.f32 , q9 │ │ vqrdmulh.s , , d19[0] │ │ vcvtn.u32.f32 q13, q10 │ │ movs r5, r2 │ │ add r1, pc, #640 @ (adr r1, dd394 ) │ │ movs r5, r2 │ │ strb r3, [r4, #15] │ │ @@ -80106,16 +80106,16 @@ │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ sub.w r0, r7, #88 @ 0x58 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsrs r0, r6, #29 │ │ movs r6, r2 │ │ - ldrh r7, [r5, #8] │ │ - vqrdmlah.s , q13, d10[0] │ │ + ldr r3, [r6, #104] @ 0x68 │ │ + vrintn.f32 q14, q7 │ │ vqrshrn.u64 d25, , #6 │ │ vdup.8 q8, d8[5] │ │ movs r6, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ @@ -80218,15 +80218,15 @@ │ │ bl dd61c │ │ bl c71d0 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (dd628 ) │ │ add r0, pc │ │ bl a91f8 │ │ - subs r1, r0, #2 │ │ + lsls r5, r0, #16 │ │ Address 0xdd62a is out of bounds. │ │ │ │ │ │ 000dd62c : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -80561,19 +80561,19 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsrs r2, r2, #2 │ │ movs r6, r2 │ │ ldr r5, [r5, #56] @ 0x38 │ │ - vrsra.u64 d16, d28, #5 │ │ - vsri.32 q12, q15, #5 │ │ + vtbx.8 d30, {d11-d12}, d0 │ │ + vtbl.8 d22, {d10-d12}, d2 │ │ @ instruction: 0xfffa3ff7 │ │ - vrsra.u64 d16, d10, #6 │ │ - vsri.32 q12, q6, #5 │ │ + vqshrn.u64 d30, q7, #6 │ │ + vtbx.8 d22, {d26-d27}, d16 │ │ vrintp.f32 d16, d2 │ │ movs r6, r2 │ │ │ │ 000dd9b8 )@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -80686,17 +80686,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsls r4, r3, #27 │ │ movs r6, r2 │ │ - bl ffcf7af4 <__cxa_new_handler@@Base+0xffab3f04> │ │ - lsls r2, r0, #11 │ │ - vcvtm.u32.f32 d24, d4 │ │ + bls.n dda3a )@@Base+0x82> │ │ + vtbx.8 d30, {d10}, d6 │ │ + vtbl.8 d22, {d10-d11}, d8 │ │ vsli.64 q8, q6, #58 @ 0x3a │ │ movs r6, r2 │ │ │ │ 000ddb0c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -80872,24 +80872,24 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsls r0, r1, #22 │ │ movs r6, r2 │ │ svc 67 @ 0x43 │ │ vrsra.u64 q12, , #5 │ │ - vcvtn.s32.f32 q12, q13 │ │ + vcvt.f32.u32 q11, q15 │ │ vcvt.u32.f32 d24, d28, #6 │ │ vrsra.u64 q12, , #5 │ │ - vcvtn.s32.f32 q12, q5 │ │ + vcvt.f32.u32 q11, q7 │ │ vqshl.u32 q14, , #26 │ │ vrsra.u64 d24, d27, #5 │ │ - vcvtn.s32.f32 d24, d26 │ │ - vqshl.u32 , , #26 │ │ - vsri.32 d24, d11, #5 │ │ - vcvtn.u32.f32 d24, d10 │ │ + vcvt.f32.u32 d22, d30 │ │ + @ instruction: 0xfffafcf5 │ │ + vsri.32 d24, d11, #6 │ │ + vcvt.s32.f32 d22, d14 │ │ vrintx.f32 d16, d10 │ │ movs r6, r2 │ │ │ │ 000ddd18 &, cv::Point_&) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -81793,16 +81793,16 @@ │ │ itt ne │ │ strne.w r0, [r8, #12] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ @ instruction: 0xfb7c0015 │ │ @ instruction: 0xfad80015 │ │ ldrsh r3, [r2, r7] │ │ - vqrdmlsh.s , , d18[0] │ │ - vtbx.8 d29, {d26-d27}, d5 │ │ + vrsqrte.u32 q13, q11 │ │ + vqrdmlsh.s , q5, d9[0] │ │ Address 0xde64a is out of bounds. │ │ │ │ │ │ 000de64c >, int, std::__ndk1::vector >)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -82068,19 +82068,19 @@ │ │ lsls r0, r0, #31 │ │ beq.n de948 >, int, std::__ndk1::vector >)@@Base+0x2fc> │ │ ldr r0, [sp, #12] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ @ instruction: 0xfa480015 │ │ b.n def5e >, cv::Range, cv::Range) const@@Base+0x2f2> │ │ - vcvt.f32.u32 q11, │ │ - vqshlu.s32 , , #26 │ │ + vdup.8 q10, d29[5] │ │ + @ instruction: 0xfffabbd9 │ │ vrintz.f32 d24, d3 │ │ - vcvt.f32.u32 q11, │ │ - vqshlu.s32 d29, d19, #26 │ │ + vdup.8 q10, d11[5] │ │ + @ instruction: 0xfffabbb7 │ │ vqshrun.s64 d31, q0, #6 │ │ movs r5, r2 │ │ │ │ 000de96c > const&) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -82211,18 +82211,18 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ @ instruction: 0xf72a0015 │ │ ldr r0, [r5, #20] │ │ vcvt.u16.f16 d25, d9, #5 │ │ - vrecpe.f32 , │ │ + vtbx.8 d27, {d27-d29}, d31 │ │ sha256su0.32 q12, q9 │ │ vcvt.f16.u16 , , #5 │ │ - vrsqrte.u32 d29, d29 │ │ + vshll.u32 , d17, #27 │ │ vqshlu.s32 d31, d26, #26 │ │ movs r5, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ mov r6, r0 │ │ mov r9, r1 │ │ @@ -82702,17 +82702,17 @@ │ │ ldr r0, [sp, #68] @ 0x44 │ │ cbz r0, df042 >, cv::Range, cv::Range) const@@Base+0x3d6> │ │ str r0, [sp, #72] @ 0x48 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bic.w r0, lr, #9764864 @ 0x950000 │ │ - add r7, pc, #852 @ (adr r7, df3a4 ) │ │ - @ instruction: 0xfffaed0f │ │ - vcvt.u32.f32 d28, d31, #6 │ │ + ldrh r1, [r3, #42] @ 0x2a │ │ + vrshr.u64 d29, d3, #6 │ │ + vrintx.f32 , │ │ vsra.u32 d31, d24, #6 │ │ movs r5, r2 │ │ │ │ 000df05c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -82797,17 +82797,17 @@ │ │ ldrb.w r0, [sp, #8] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bics.w r0, ip, #21 │ │ - ldr r1, [sp, #436] @ 0x1b4 │ │ - @ instruction: 0xfffaebf9 │ │ - @ instruction: 0xffface29 │ │ + ldrb r1, [r6, #27] │ │ + vsra.u32 , , #6 │ │ + sha1su1.32 , │ │ @ instruction: 0xfffaefbc │ │ movs r5, r2 │ │ │ │ 000df150 >, cv::Range, cv::Range) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -83079,27 +83079,27 @@ │ │ bl df32c │ │ bmi.n df39a │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (df3fc ) │ │ add r0, pc │ │ bl a91f8 │ │ - lsls r5, r5, #2 │ │ - vrsqrte.f32 d27, d0 │ │ + b.n df062 │ │ + vrintz.f32 d27, d0 │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (df40c ) │ │ add r0, pc │ │ bl a91f8 │ │ - lsls r5, r3, #2 │ │ - vrsqrte.f32 d27, d0 │ │ + b.n df052 >, cv::Range, cv::Range) const@@Base+0x3e6> │ │ + vrintz.f32 d27, d0 │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (df41c ) │ │ add r0, pc │ │ bl a91f8 │ │ - lsls r5, r1, #2 │ │ + b.n df042 >, cv::Range, cv::Range) const@@Base+0x3d6> │ │ Address 0xdf41e is out of bounds. │ │ │ │ │ │ 000df420 : │ │ push {r7, lr} │ │ mov r7, sp │ │ bl df428 │ │ @@ -83339,15 +83339,15 @@ │ │ vsli.64 , q11, #59 @ 0x3b │ │ vsli.64 d23, d4, #59 @ 0x3b │ │ vshll.u32 q11, d19, #27 │ │ vsli.64 , q2, #59 @ 0x3b │ │ vqrdmulh.s q13, , d11[0] │ │ vshll.u32 q11, d1, #27 │ │ vsli.64 d29, d18, #59 @ 0x3b │ │ - vqrdmulh.s , , d13[0] │ │ + vrsra.u32 q15, , #5 │ │ @ instruction: 0xfffa6a77 │ │ vqshlu.s32 d29, d8, #27 │ │ vtbx.8 d30, {d27-d29}, d22 │ │ movs r5, r2 │ │ │ │ 000df6c4 : │ │ bx lr │ │ @@ -84065,16 +84065,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ b.n df614 │ │ movs r5, r2 │ │ - movs r4, #153 @ 0x99 │ │ - vqrdmlsh.s , , d29[0] │ │ + lsrs r5, r3, #8 │ │ + vsli.32 q11, , #27 │ │ vrintx.f32 d30, d30 │ │ movs r5, r2 │ │ │ │ 000dfc4c : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -84144,19 +84144,19 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ b.n df5a4 │ │ movs r5, r2 │ │ - uxtb r7, r4 │ │ - vtbl.8 d26, {d10}, d29 │ │ - vqrdmlsh.s , q5, d9[0] │ │ - vrsra.u64 q9, , #6 │ │ - @ instruction: 0xfffb7f2d │ │ + ldr r0, [sp, #428] @ 0x1ac │ │ + @ instruction: 0xfffa8db1 │ │ + vrintx.f32 q11, │ │ + vqrshrn.u64 d16, , #6 │ │ + vsri.64 d22, d17, #5 │ │ vsri.32 d30, d0, #6 │ │ movs r5, r2 │ │ │ │ 000dfd18 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -84213,17 +84213,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ b.n e04b4 │ │ movs r5, r2 │ │ - sxth r7, r4 │ │ + str r7, [sp, #684] @ 0x2ac │ │ vcvt.f16.u16 d16, d19, #6 │ │ - @ instruction: 0xfffa7e89 │ │ + vrintn.f32 d22, d13 │ │ @ instruction: 0xfffae36c │ │ movs r5, r2 │ │ b.n e0458 │ │ movs r5, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -84346,17 +84346,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ b.n e0388 │ │ movs r5, r2 │ │ - sub sp, #460 @ 0x1cc │ │ - @ instruction: 0xfffaeab4 │ │ - vcvt.u16.f16 , , #6 │ │ + str r6, [sp, #476] @ 0x1dc │ │ + vshr.u32 d29, d24, #6 │ │ + vrshr.u64 q11, , #6 │ │ vqmovun.s64 d30, q3 │ │ movs r5, r2 │ │ b.n e0324 │ │ movs r5, r2 │ │ │ │ 000dfeec : │ │ push {r4, r6, r7, lr} │ │ @@ -84402,17 +84402,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ b.n e02c0 │ │ movs r5, r2 │ │ - add sp, #444 @ 0x1bc │ │ + str r5, [sp, #972] @ 0x3cc │ │ vrintn.f32 , │ │ - @ instruction: 0xfffb7cd1 │ │ + vrshr.u32 q11, , #5 │ │ vsra.u64 d30, d8, #6 │ │ movs r5, r2 │ │ │ │ 000dff6c : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -84482,20 +84482,20 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ b.n e027c │ │ movs r5, r2 │ │ - add r7, sp, #868 @ 0x364 │ │ - @ instruction: 0xfffa7cb6 │ │ - vcvt.f16.u16 d23, d27, #6 │ │ - @ instruction: 0xfffaafb5 │ │ - @ instruction: 0xfffa7c92 │ │ - vcvt.f16.u16 d23, d7, #6 │ │ + str r5, [sp, #372] @ 0x174 │ │ + vrshr.u32 d22, d26, #6 │ │ + vsra.u64 d22, d31, #6 │ │ + vsli.32 d25, d25, #26 │ │ + vrshr.u32 d22, d6, #6 │ │ + vsra.u64 d22, d11, #6 │ │ vuzp.32 d30, d2 │ │ movs r5, r2 │ │ │ │ 000e0034 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -84620,29 +84620,29 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ b.n e0240 │ │ movs r5, r2 │ │ - uxtb r0, r0 │ │ + ldr r0, [sp, #272] @ 0x110 │ │ vmull.u , d26, d18 │ │ - @ instruction: 0xfffb7b5b │ │ + vshr.u64 q11, , #5 │ │ vsri.64 d20, d21, #6 │ │ vcvt.f16.u16 , q15, #5 │ │ - @ instruction: 0xfffb7b37 │ │ + vshr.u64 d22, d27, #5 │ │ @ instruction: 0xfffa2b18 │ │ vcvt.f16.u16 , q5, #5 │ │ - @ instruction: 0xfffb7b13 │ │ - @ instruction: 0xfffa3d92 │ │ + vshr.u64 d22, d7, #5 │ │ + vrsra.u32 d18, d6, #6 │ │ vcvt.f16.u16 d27, d2, #6 │ │ - vtbx.8 d23, {d27-d29}, d11 │ │ - vqrdmulh.s q14, q13, d10[0] │ │ + vcvta.s32.f32 q11, │ │ + @ instruction: 0xfffab34e │ │ vcvt.f16.u16 d27, d22, #6 │ │ - vtbx.8 d23, {d27-d29}, d31 │ │ + vshr.u32 q11, , #5 │ │ vaddl.u q15, d10, d18 │ │ movs r5, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #24 │ │ mov r4, r0 │ │ @@ -84770,23 +84770,23 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ udf #238 @ 0xee │ │ movs r5, r2 │ │ - add r5, sp, #44 @ 0x2c │ │ - vtbx.8 d23, {d26-d27}, d24 │ │ - vtbx.8 d23, {d10-d11}, d29 │ │ - vcvt.u16.f16 d27, d12, #6 │ │ + str r2, [sp, #572] @ 0x23c │ │ + vqrdmlsh.s , q5, d28[0] │ │ + @ instruction: 0xfffa5ef1 │ │ + vqmovn.s64 d26, q8 │ │ vrint?.f32 q8, q15 │ │ - vtbx.8 d23, {d10-d11}, d9 │ │ + vqrdmlah.s , q13, d13[0] │ │ @ instruction: 0xfffa2996 │ │ vqshl.u64 d16, d22, #59 @ 0x3b │ │ - @ instruction: 0xfffa7991 │ │ + vcvt.u32.f32 d21, d5, #6 │ │ vcvt.f32.u32 , q6, #6 │ │ movs r5, r2 │ │ │ │ 000e0310 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -84901,23 +84901,23 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ble.n e0350 │ │ movs r5, r2 │ │ - add r3, sp, #860 @ 0x35c │ │ + str r1, [sp, #364] @ 0x16c │ │ vqrshrun.s64 d18, , #6 │ │ - vqshrun.s64 d23, , #5 │ │ - @ instruction: 0xfffaabb3 │ │ + @ instruction: 0xfffb5dbd │ │ + vsra.u32 d25, d23, #6 │ │ vqshrun.s64 d18, , #6 │ │ - vqshrun.s64 d23, , #5 │ │ + @ instruction: 0xfffb5d99 │ │ @ instruction: 0xfffa4f8b │ │ vqshrun.s64 d18, , #5 │ │ - vqshl.u64 , , #59 @ 0x3b │ │ + vcvt.u16.f16 , , #5 │ │ @ instruction: 0xfffadd06 │ │ movs r5, r2 │ │ │ │ 000e0468 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -85020,23 +85020,23 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bgt.n e05d0 │ │ movs r5, r2 │ │ - add r2, sp, #676 @ 0x2a4 │ │ - vtbl.8 d16, {d26-d29}, d26 │ │ - vcvt.s32.f32 d23, d11 │ │ - vtbl.8 d26, {d26-d28}, d5 │ │ - vtbl.8 d16, {d26-d29}, d6 │ │ - vcvt.f32.u32 , │ │ - vqshrn.u64 d21, q2, #6 │ │ - vtbx.8 d16, {d10-d13}, d18 │ │ - vcvt.f32.u32 , │ │ + str r0, [sp, #180] @ 0xb4 │ │ + vuzp.32 d31, d30 │ │ + vmull.u , d26, d15 │ │ + vaddl.u , d10, d9 │ │ + vuzp.32 d31, d10 │ │ + vdup.16 , d27[2] │ │ + @ instruction: 0xfffa3e98 │ │ + vtrn.32 , q11 │ │ + vdup.16 , d7[2] │ │ @ instruction: 0xfffadbd6 │ │ movs r5, r2 │ │ │ │ 000e0598 : │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r3, [r0, #24] │ │ @@ -85163,17 +85163,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bge.n e0610 │ │ movs r5, r2 │ │ - add r1, sp, #4 │ │ + ldrh r5, [r0, #52] @ 0x34 │ │ vsli.64 d18, d3, #58 @ 0x3a │ │ - vrecpe.f32 , │ │ + vtbx.8 d21, {d27-d29}, d23 │ │ vqrdmulh.s , q5, d12[0] │ │ vtbl.8 d29, {d11-d13}, d30 │ │ movs r5, r2 │ │ │ │ 000e06e0 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -85331,17 +85331,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bls.n e0958 │ │ movs r5, r2 │ │ - add r7, pc, #364 @ (adr r7, e09e0 ) │ │ + ldrh r7, [r3, #38] @ 0x26 │ │ vsri.32 d28, d21, #6 │ │ - vrsra.u64 d23, d29, #5 │ │ + vtbx.8 d21, {d11-d12}, d1 │ │ vtbl.8 d29, {d26}, d10 │ │ movs r5, r2 │ │ │ │ 000e0880 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -85417,17 +85417,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bhi.n e0988 │ │ movs r5, r2 │ │ - add r6, pc, #476 @ (adr r6, e0b34 ) │ │ - vrint?.f32 , q10 │ │ - vrshr.u64 , , #5 │ │ + ldrh r3, [r7, #30] │ │ + vqdmulh.s , q13, d24[0] │ │ + vqrshrun.s64 d21, , #6 │ │ vrintp.f32 d29, d20 │ │ movs r5, r2 │ │ │ │ 000e0964 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -85588,23 +85588,23 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bvc.n e0b68 │ │ movs r5, r2 │ │ - add r5, pc, #116 @ (adr r5, e0b74 ) │ │ - @ instruction: 0xfffaebf5 │ │ - vsra.u32 , , #6 │ │ - vsri.64 q13, , #6 │ │ - @ instruction: 0xfffaebd1 │ │ - vsra.u32 , , #6 │ │ - vsri.64 q13, , #6 │ │ - vtbl.8 d30, {d26-d29}, d29 │ │ - vsra.u32 d23, d23, #6 │ │ + ldrh r1, [r4, #20] │ │ + vsra.u32 , , #6 │ │ + vrint?.f32 d21, d3 │ │ + @ instruction: 0xfffa8a7d │ │ + vsra.u32 , , #6 │ │ + vqshlu.s64 , , #58 @ 0x3a │ │ + @ instruction: 0xfffa8a59 │ │ + vsra.u32 d29, d17, #6 │ │ + vqshlu.s64 d21, d27, #58 @ 0x3a │ │ vrint?.f32 , q5 │ │ movs r5, r2 │ │ │ │ 000e0b24 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -85730,23 +85730,23 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bpl.n e0d60 │ │ movs r5, r2 │ │ - add r4, pc, #308 @ (adr r4, e0db0 ) │ │ - vqshrn.u64 d31, q8, #6 │ │ - vtrn.32 d23, d31 │ │ - vrsra.u32 q13, , #6 │ │ - vtbx.8 d31, {d10}, d16 │ │ - @ instruction: 0xfffa6fdf │ │ - vtbx.8 d31, {d10}, d16 │ │ - vqshrun.s64 d31, q14, #6 │ │ - @ instruction: 0xfffa6fbb │ │ + ldrh r1, [r2, #14] │ │ + @ instruction: 0xfffadeb4 │ │ + vqshlu.s32 d21, d19, #26 │ │ + vtbl.8 d24, {d10-d11}, d1 │ │ + vqrdmulh.s , q13, d20[0] │ │ + vrinta.f32 , │ │ + vqrdmulh.s , q13, d20[0] │ │ + vqrdmulh.s , q13, d0[0] │ │ + vsli.32 d21, d31, #26 │ │ vrintx.f32 d29, d28 │ │ movs r5, r2 │ │ │ │ 000e0ca0 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -85803,17 +85803,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bcc.n e0d2c │ │ movs r5, r2 │ │ - add r2, pc, #620 @ (adr r2, e0fa0 ) │ │ + ldrh r7, [r3, #0] │ │ vqshlu.s64 q10, q13, #58 @ 0x3a │ │ - @ instruction: 0xfffb6efd │ │ + vrsqrte.u32 d21, d1 │ │ sha256su0.32 , q2 │ │ movs r5, r2 │ │ │ │ 000e0d40 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -85889,20 +85889,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bcc.n e0ebc │ │ movs r5, r2 │ │ - add r1, pc, #972 @ (adr r1, e11d0 ) │ │ - vtbx.8 d29, {d26-d29}, d6 │ │ - vcvt.f32.u32 q11, , #6 │ │ - vzip.32 q13, │ │ + strh r7, [r6, #58] @ 0x3a │ │ + vuzp.32 q14, q5 │ │ + vrsra.u64 , , #6 │ │ + vqshl.u32 q12, , #26 │ │ vrint?.f32 d20, d30 │ │ - vcvt.f32.u32 d22, d17, #5 │ │ + vrsra.u64 d21, d21, #5 │ │ vrsra.u32 d29, d12, #6 │ │ movs r5, r2 │ │ │ │ 000e0e1c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -85979,22 +85979,22 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bcs.n e0ddc │ │ movs r5, r2 │ │ - add r1, pc, #92 @ (adr r1, e0f3c ) │ │ - @ instruction: 0xfffa6e0b │ │ - vcvt.u16.f16 q11, , #6 │ │ + strh r3, [r3, #52] @ 0x34 │ │ + sha1su1.32 , │ │ + vrshr.u64 , , #6 │ │ vqmovun.s64 d29, q2 │ │ movs r5, r2 │ │ - stmia r0!, {r0, r1, r4, r6} │ │ - vqrdmulh.s q11, q13, d23[0] │ │ - vcvt.u16.f16 q11, , #6 │ │ + add r5, pc, #860 @ (adr r5, e124c ) │ │ + @ instruction: 0xfffa536b │ │ + vrshr.u64 , , #6 │ │ Address 0xe0ef6 is out of bounds. │ │ │ │ │ │ 000e0ef8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -86090,28 +86090,28 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bne.n e0f2c │ │ movs r5, r2 │ │ - add r0, pc, #12 @ (adr r0, e1000 ) │ │ + strh r7, [r0, #44] @ 0x2c │ │ vtbl.8 d31, {d10-d12}, d19 │ │ - vdup.8 q11, d21[4] │ │ + vcle.s32 , , #0 │ │ vsra.u32 d29, d18, #6 │ │ movs r5, r2 │ │ - itttt cc │ │ - @ instruction: 0xfffa6cd3 │ │ - vdupcc.16 q11, d1[2] │ │ + add r4, pc, #780 @ (adr r4, e1310 ) │ │ + vrshr.u32 , , #6 │ │ + vzip.32 , │ │ Address 0xe100a is out of bounds. │ │ │ │ │ │ 000e100c : │ │ push {r4, r5, r6, r7, lr} │ │ - addcc r7, sp, #12 │ │ + add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #24 │ │ mov r4, r0 │ │ ldr r0, [pc, #208] @ (e10ec ) │ │ cmp r4, #0 │ │ add r0, pc │ │ ldr r0, [r0, #0] │ │ @@ -86194,22 +86194,22 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ beq.n e1008 │ │ movs r5, r2 │ │ - ldr r7, [sp, #4] │ │ + strh r5, [r0, #36] @ 0x24 │ │ vtbx.8 d18, {d26-d28}, d2 │ │ - vtbx.8 d22, {d11-d14}, d19 │ │ + vcvta.u32.f32 , │ │ vaddl.u , d10, d30 │ │ movs r5, r2 │ │ - bkpt 0x003d │ │ - @ instruction: 0xfffa6bd1 │ │ - @ instruction: 0xfffa6b3f │ │ + add r3, pc, #772 @ (adr r3, e1408 ) │ │ + vsra.u32 , , #6 │ │ + vtrn.32 , │ │ vsli.64 , q8, #58 @ 0x3a │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #28 │ │ str r1, [sp, #8] │ │ mov fp, r0 │ │ ldr r0, [pc, #580] @ (e1360 ) │ │ @@ -86427,26 +86427,26 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldmia r7, {r2, r3, r7} │ │ movs r5, r2 │ │ - ldrb r2, [r6, r5] │ │ - vrintp.f32 , q6 │ │ - @ instruction: 0xfffa68f3 │ │ - vqshlu.s32 d24, d26, #26 │ │ - vtbx.8 d23, {d26}, d20 │ │ - vtbl.8 d22, {d10-d12}, d11 │ │ - vtbx.8 d20, {d26-d29}, d4 │ │ - vqshl.u64 , q8, #58 @ 0x3a │ │ - vqshrn.u64 d22, , #6 │ │ - @ instruction: 0xfffae36f │ │ - vrintp.f32 d23, d24 │ │ - vtbx.8 d22, {d26}, d15 │ │ + cmn r6, r6 │ │ + vcvt.u16.f16 , q0, #6 │ │ + vcvt.f32.u32 q10, , #6 │ │ + @ instruction: 0xfffa6bbe │ │ + vqrdmlah.s , q5, d24[0] │ │ + @ instruction: 0xfffa4f8f │ │ + vuzp.32 , q4 │ │ + vcvt.u16.f16 , q10, #6 │ │ + @ instruction: 0xfffa4e9b │ │ + @ instruction: 0xfffac8f3 │ │ + @ instruction: 0xfffa5d2c │ │ + vcvt.f32.u32 q10, , #6 │ │ vqrdmulh.s q14, q13, d24[0] │ │ movs r5, r2 │ │ │ │ 000e1398 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -86503,17 +86503,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldmia r5!, {r3} │ │ movs r5, r2 │ │ - ldr r3, [sp, #636] @ 0x27c │ │ + strh r3, [r4, #8] │ │ vrshr.u64 , q12, #6 │ │ - vtbl.8 d22, {d11}, d1 │ │ + @ instruction: 0xfffb4d85 │ │ vqdmulh.s q14, q13, d8[0] │ │ movs r5, r2 │ │ │ │ 000e143c : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -86581,17 +86581,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldmia r4!, {r5, r6} │ │ movs r5, r2 │ │ - ldr r2, [sp, #940] @ 0x3ac │ │ - vtbl.8 d18, {d10-d12}, d30 │ │ - vrint?.f32 q11, │ │ + strh r7, [r5, #2] │ │ + @ instruction: 0xfffa0fb2 │ │ + @ instruction: 0xfffa4cd1 │ │ @ instruction: 0xfffacf2e │ │ vcvt.f16.u16 d28, d8, #5 │ │ movs r5, r2 │ │ │ │ 000e14f4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -86678,20 +86678,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldmia r3!, {r1, r2, r5, r7} │ │ movs r5, r2 │ │ - ldr r2, [sp, #156] @ 0x9c │ │ + ldrb r3, [r5, #30] │ │ vsri.32 d16, d21, #6 │ │ - vrintm.f32 d22, d9 │ │ - vsri.64 , q14, #6 │ │ + vdup.16 d20, d13[2] │ │ + vtbl.8 d21, {d26-d28}, d0 │ │ vsri.32 d16, d1, #6 │ │ - vrint?.f32 q11, │ │ + vtbx.8 d20, {d26-d29}, d25 │ │ @ instruction: 0xfffacb56 │ │ movs r5, r2 │ │ │ │ 000e15e8 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -86788,23 +86788,23 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldmia r2, {r1, r2, r4, r5, r7} │ │ movs r5, r2 │ │ - ldr r1, [sp, #260] @ 0x104 │ │ - @ instruction: 0xfffa2896 │ │ - vrintz.f32 d22, d19 │ │ - vqshrn.u64 d25, , #6 │ │ - vqrshrun.s64 d18, q9, #6 │ │ - vsli.32 q11, , #26 │ │ + ldrb r5, [r0, #27] │ │ + vcvt.f32.u32 d16, d10, #6 │ │ + vtbl.8 d20, {d10-d13}, d23 │ │ + @ instruction: 0xfffa7ea1 │ │ + @ instruction: 0xfffa0df6 │ │ + vtbl.8 d20, {d10-d13}, d3 │ │ vrsra.u32 d31, d19, #6 │ │ - vtbx.8 d18, {d9}, d14 │ │ - vsli.32 q11, , #26 │ │ + @ instruction: 0xfff90dd2 │ │ + @ instruction: 0xfffa4adf │ │ vtbx.8 d28, {d10-d12}, d26 │ │ movs r5, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #24 │ │ mov r8, r0 │ │ @@ -86937,22 +86937,22 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldmia r1!, {r3, r4, r7} │ │ movs r5, r2 │ │ ldrb r0, [r4, #23] │ │ - @ instruction: 0xfffbde9c │ │ - sha256su0.32 q11, │ │ - @ instruction: 0xfffade94 │ │ - vcvt.f32.u32 , q12, #6 │ │ - sha256su0.32 q11, │ │ + vrecpe.u32 d28, d16 │ │ + vtbx.8 d20, {d10-d11}, d31 │ │ + vsri.32 d28, d8, #6 │ │ + vrsra.u64 q14, q14, #6 │ │ + vtbx.8 d20, {d10-d11}, d11 │ │ vcvt.u32.f32 q11, q9, #6 │ │ - vqrdmlah.s , , d0[0] │ │ - vrintn.f32 d22, d15 │ │ + vrecpe.u32 q14, q2 │ │ + @ instruction: 0xfffa4993 │ │ @ instruction: 0xfffac8da │ │ movs r5, r2 │ │ │ │ 000e1894 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -87042,20 +87042,20 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldmia r0!, {r1, r2} │ │ movs r5, r2 │ │ - str r6, [sp, #500] @ 0x1f4 │ │ + ldrb r1, [r0, #16] │ │ vqrdmulh.s q11, q13, d23[0] │ │ - vrshr.u64 q11, , #5 │ │ + vtbx.8 d20, {d11}, d19 │ │ vqshl.u32 d25, d0, #26 │ │ vqrdmulh.s q11, , d3[0] │ │ - vrshr.u64 d22, d27, #5 │ │ + vqshrun.s64 d20, , #5 │ │ vrintp.f32 d28, d28 │ │ movs r5, r2 │ │ │ │ 000e1990 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -87148,20 +87148,20 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ stmia r7!, {r1, r3} │ │ movs r5, r2 │ │ - str r5, [sp, #468] @ 0x1d4 │ │ + ldrb r1, [r7, #11] │ │ vrsra.u32 d26, d16, #6 │ │ - vsra.u64 q11, , #5 │ │ - vsli.32 , , #26 │ │ + vqshl.u32 q10, , #27 │ │ + @ instruction: 0xfffa7ad5 │ │ vshll.i32 q13, d12, #32 │ │ - vsra.u64 d22, d19, #5 │ │ + vqshl.u32 d20, d23, #27 │ │ vrintm.f32 d28, d28 │ │ movs r5, r2 │ │ stmia r6!, {r1, r2, r6, r7} │ │ movs r5, r2 │ │ │ │ 000e1a9c : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -87435,33 +87435,33 @@ │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ stmia r5!, {r2, r3, r4, r5, r6, r7} │ │ movs r5, r2 │ │ - str r2, [sp, #676] @ 0x2a4 │ │ - vmull.u q14, d26, d12 │ │ - @ instruction: 0xfffa5f0b │ │ - vqmovn.s64 d25, │ │ - vdup.16 q14, d24[2] │ │ - vqrdmlah.s , q13, d23[0] │ │ + ldrb r5, [r5, #0] │ │ + vrshr.u32 d27, d0, #6 │ │ + vrintx.f32 d20, d15 │ │ + vtbl.8 d23, {d10}, d9 │ │ + vzip.32 , q14 │ │ + vrintn.f32 q10, │ │ vsli.64 q14, q0, #58 @ 0x3a │ │ movs r5, r2 │ │ stmia r5!, {r3, r5, r7} │ │ movs r5, r2 │ │ stc2 15, cr15, [r5], {249} @ 0xf9 │ │ - ldmia r4!, {r2, r6} │ │ - vqrdmlah.s , q13, d3[0] │ │ - vrshr.u64 d18, d31, #6 │ │ - vcvt.u16.f16 d28, d24, #6 │ │ - @ instruction: 0xfffa5fb7 │ │ - vqrshrn.u64 d24, , #6 │ │ - @ instruction: 0xfffacdd2 │ │ - vshr.u32 q11, , #6 │ │ + cbz r0, e1dce │ │ + vrintn.f32 q10, │ │ + vtbx.8 d16, {d10}, d3 │ │ + vrshr.u64 d27, d28, #6 │ │ + vsli.32 d20, d27, #26 │ │ + @ instruction: 0xfffa6edd │ │ + vrsra.u32 , q3, #6 │ │ + vsli.64 q10, , #58 @ 0x3a │ │ vrsra.u64 q14, q4, #6 │ │ movs r5, r2 │ │ │ │ 000e1dbc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -87675,20 +87675,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ stmia r2!, {r1, r3, r4, r6, r7} │ │ movs r5, r2 │ │ - ldrh r7, [r7, #62] @ 0x3e │ │ + strb r3, [r0, #22] │ │ vrintz.f32 d24, d1 │ │ - vdup.8 , d17[5] │ │ + vcvtn.u32.f32 q10, │ │ vsli.64 , , #58 @ 0x3a │ │ vsli.32 q12, , #27 │ │ - vcvt.f16.u16 d21, d29, #5 │ │ + vcvtn.u32.f32 q10, │ │ vqmovn.s64 d28, q12 │ │ movs r5, r2 │ │ stmia r2!, {r7} │ │ movs r5, r2 │ │ stmia r1!, {r1, r2, r4, r5} │ │ movs r5, r2 │ │ stmia r1!, {r4, r6} │ │ @@ -87880,23 +87880,23 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ stmia r0!, {r1, r3, r4, r5, r6} │ │ movs r5, r2 │ │ - cbnz r0, e2268 │ │ - vtbl.8 d22, {d10-d11}, d0 │ │ - @ instruction: 0xfffa5a53 │ │ + add r1, pc, #16 @ (adr r1, e2218 ) │ │ + @ instruction: 0xfffa4e84 │ │ + @ instruction: 0xfffa3fd7 │ │ vtbl.8 d31, {d10}, d7 │ │ - @ instruction: 0xfff968dc │ │ - vtbl.8 d21, {d10-d12}, d31 │ │ + vqrdmlah.s q10, , d16[0] │ │ + @ instruction: 0xfffa3fb3 │ │ vqrdmlsh.s q12, q5, d14[0] │ │ - vtbl.8 d22, {d27-d28}, d22 │ │ - @ instruction: 0xfffa5af9 │ │ + @ instruction: 0xfffb4f2a │ │ + vshr.u32 q10, , #6 │ │ @ instruction: 0xfffabf84 │ │ movs r5, r2 │ │ │ │ 000e222c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -88086,26 +88086,26 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bkpt 0x006a │ │ movs r5, r2 │ │ - cbnz r2, e243a │ │ - @ instruction: 0xfffafcd7 │ │ - vqshrun.s64 d21, , #6 │ │ + ldr r6, [sp, #952] @ 0x3b8 │ │ + vrshr.u32 q15, , #6 │ │ + vqrdmulh.s , q13, d1[0] │ │ vsli.64 , , #58 @ 0x3a │ │ - @ instruction: 0xfff9fcb3 │ │ - vqshrun.s64 d21, , #6 │ │ - vqshrn.u64 d21, q10, #6 │ │ - vcvt.u16.f16 d31, d15, #6 │ │ - vtbl.8 d21, {d26}, d5 │ │ - vqshrn.u64 d21, q0, #6 │ │ - @ instruction: 0xfffafcfb │ │ - vtbx.8 d21, {d10}, d17 │ │ + vrshr.u32 d30, d23, #7 │ │ + @ instruction: 0xfffa3d9d │ │ + @ instruction: 0xfffa3eb8 │ │ + vqmovn.s64 d30, │ │ + @ instruction: 0xfffa3e09 │ │ + @ instruction: 0xfffa3e94 │ │ + vrshr.u32 q15, , #6 │ │ + vqrdmulh.s , q13, d21[0] │ │ @ instruction: 0xfffabdba │ │ movs r5, r2 │ │ │ │ 000e2450 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -88148,17 +88148,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ pop {r4, r6} │ │ movs r5, r2 │ │ - ldrh r5, [r1, #24] │ │ + strb r1, [r2, #2] │ │ vuzp.32 d18, d5 │ │ - vcvt.s32.f32 , │ │ + @ instruction: 0xfffb3cf3 │ │ vdup.16 , d0[2] │ │ movs r5, r2 │ │ │ │ 000e24d0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -88387,23 +88387,23 @@ │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ cbnz r6, e279c │ │ movs r5, r2 │ │ - adds r1, r6, r1 │ │ - @ instruction: 0xfffa39bf │ │ - vrecpe.f32 , │ │ - vdup.16 q12, d28[2] │ │ + ldc2l 15, cr15, [r5, #996]! @ 0x3e4 │ │ + subs r1, #191 @ 0xbf │ │ + @ instruction: 0xfffb3ad3 │ │ + vsra.u64 , q8, #6 │ │ vqrshrn.u64 d19, , #6 │ │ - vrecpe.f32 d21, d7 │ │ + vtbl.8 d19, {d27-d29}, d11 │ │ @ instruction: 0xfffa39b2 │ │ @ instruction: 0xfffb399b │ │ - vrecpe.f32 d21, d27 │ │ + vtbl.8 d19, {d27-d29}, d31 │ │ @ instruction: 0xfffaba7c │ │ movs r5, r2 │ │ │ │ 000e2754 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -88688,20 +88688,20 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #48] @ 0x30 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ cbnz r2, e2a54 │ │ movs r5, r2 │ │ - asrs r1, r6, #20 │ │ - @ instruction: 0xfffa6df3 │ │ - vmovn.i64 d21, │ │ + @ instruction: 0xfab5fff9 │ │ + strh r7, [r6, r5] │ │ + vqshl.u64 d19, d3, #58 @ 0x3a │ │ @ instruction: 0xfffa5d0e │ │ - vqrdmulh.s q11, , d15[0] │ │ - vzip.32 , │ │ + vrsra.u32 , , #5 │ │ + vrint?.f32 , │ │ vqshl.u32 d27, d0, #26 │ │ movs r5, r2 │ │ @ instruction: 0xb6ec │ │ movs r5, r2 │ │ │ │ 000e2a64 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -89079,15 +89079,15 @@ │ │ ldr r6, [r3, #12] │ │ mla r2, r2, r6, r1 │ │ strd r1, r2, [sp, #128] @ 0x80 │ │ b.n e2e18 │ │ nop │ │ subs r7, r5, r3 │ │ @ instruction: 0xfffb1ad2 │ │ - vsra.u32 d21, d17, #5 │ │ + vqshlu.s64 d19, d21, #59 @ 0x3b │ │ vtbl.8 d25, {d10}, d28 │ │ ldr r1, [pc, #244] @ (e2f74 ) │ │ add r1, pc │ │ ldr r1, [r1, #0] │ │ ldr r1, [r1, #0] │ │ cmp r1, r0 │ │ ittt eq │ │ @@ -89159,26 +89159,26 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #32] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ @ instruction: 0xb632 │ │ movs r5, r2 │ │ - movs r1, #69 @ 0x45 │ │ + lsls r1, r1, #27 │ │ vqshlu.s64 , q15, #58 @ 0x3a │ │ - vcvt.u16.f16 q10, , #5 │ │ + vcvtp.u32.f32 , │ │ vtbl.8 d29, {d10-d13}, d8 │ │ vqshlu.s64 d17, d22, #57 @ 0x39 │ │ - vcvt.u16.f16 d20, d5, #5 │ │ - @ instruction: 0xfffabad2 │ │ + vrshr.u64 d19, d9, #5 │ │ + vshr.u32 q13, q3, #6 │ │ vqshlu.s64 , q5, #58 @ 0x3a │ │ - vcvt.u16.f16 d20, d25, #5 │ │ - vtrn.32 d24, d15 │ │ + vrshr.u64 d19, d29, #5 │ │ + vqshlu.s32 d22, d3, #26 │ │ vqshlu.s64 d17, d2, #58 @ 0x3a │ │ - @ instruction: 0xfffb4cf1 │ │ + vrshr.u32 , , #5 │ │ vmovn.i64 d27, q12 │ │ movs r5, r2 │ │ │ │ 000e2f78 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -91172,49 +91172,49 @@ │ │ ldrb.w r0, [sp, #244] @ 0xf4 │ │ lsls r0, r0, #31 │ │ beq.n e43c8 │ │ ldr r0, [sp, #252] @ 0xfc │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ adds r7, #97 @ 0x61 │ │ - vcvt.f16.u16 , q6, #5 │ │ - @ instruction: 0xfffa389f │ │ + vcvtn.u32.f32 q11, q8 │ │ + @ instruction: 0xfffa1e23 │ │ vcvt.u16.f16 d17, d7, #6 │ │ - vcvt.f16.u16 d23, d26, #5 │ │ - vqrshrun.s64 d19, , #6 │ │ - @ instruction: 0xfffa6cb3 │ │ - @ instruction: 0xfffafbf6 │ │ - vqshrn.u64 d19, , #7 │ │ - @ instruction: 0xfffa6cd7 │ │ - vcvt.f16.u16 d31, d10, #6 │ │ - vqshrn.u64 d19, , #7 │ │ - vmull.u q11, d26, d15 │ │ - @ instruction: 0xfffab367 │ │ - @ instruction: 0xfffa38f1 │ │ - vdup.16 q11, d27[2] │ │ - @ instruction: 0xfffab343 │ │ - vtbx.8 d19, {d26}, d13 │ │ - vcvt.u16.f16 d22, d15, #6 │ │ - vdup.16 , d18[2] │ │ - vtbl.8 d19, {d25-d26}, d1 │ │ - vqrdmulh.s q11, q5, d23[0] │ │ - vmull.u , d26, d26 │ │ - vtbx.8 d19, {d25-d26}, d9 │ │ - @ instruction: 0xfffa6daf │ │ - @ instruction: 0xfffafcf2 │ │ - vshll.u32 , d1, #25 │ │ - @ instruction: 0xfffa6cfb │ │ - vcvt.f16.u16 d31, d30, #6 │ │ - vqrshrn.u64 d19, , #7 │ │ - vqrdmulh.s q11, q5, d3[0] │ │ - vmull.u , d26, d6 │ │ - vtbl.8 d19, {d25-d26}, d21 │ │ - @ instruction: 0xfffa6d8b │ │ - vqdmulh.s , q13, d14[0] │ │ - vtbx.8 d19, {d25-d26}, d29 │ │ + vsra.u64 d22, d30, #5 │ │ + @ instruction: 0xfffa1e01 │ │ + vrshr.u32 d21, d23, #6 │ │ + vsra.u32 q15, q13, #6 │ │ + @ instruction: 0xfff91e99 │ │ + vrshr.u32 , , #6 │ │ + vsra.u64 d30, d14, #6 │ │ + @ instruction: 0xfff91ebd │ │ + vrshr.u32 d21, d3, #6 │ │ + vtbx.8 d25, {d26}, d27 │ │ + vcvt.f32.u32 , , #6 │ │ + vzip.32 , │ │ + vtbx.8 d25, {d26}, d7 │ │ + vcvt.f32.u32 , , #6 │ │ + vqmovn.s64 d21, │ │ + vzip.32 q15, q11 │ │ + @ instruction: 0xfff91f05 │ │ + vqmovn.u64 d21, │ │ + vmovn.i64 d30, q15 │ │ + vqrdmlsh.s , , d13[0] │ │ + vrsra.u32 d21, d19, #6 │ │ + vrshr.u32 q15, q11, #6 │ │ + @ instruction: 0xfff91f95 │ │ + vrshr.u32 , , #6 │ │ + vzip.32 q15, q1 │ │ + vqrdmlah.s , , d17[0] │ │ + vqmovn.u64 d21, │ │ + vmovn.i64 d30, q5 │ │ + @ instruction: 0xfff91f29 │ │ + vshll.i32 , d15, #32 │ │ + vrshr.u32 q15, q1, #6 │ │ + vcvt.u32.f32 , , #7 │ │ Address 0xe445a is out of bounds. │ │ │ │ │ │ 000e445c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -91501,22 +91501,22 @@ │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r4, [sp, #232] @ 0xe8 │ │ movs r5, r2 │ │ adds r4, #29 │ │ - @ instruction: 0xfffb299f │ │ - vsli.32 , , #26 │ │ + @ instruction: 0xfffb0f23 │ │ + @ instruction: 0xfffa1adf │ │ vrintz.f32 d30, d2 │ │ - vqrshrn.u64 d18, , #6 │ │ - vsli.32 d19, d25, #26 │ │ + @ instruction: 0xfffa0f01 │ │ + @ instruction: 0xfffa1abd │ │ vtbl.8 d17, {d26-d27}, d31 │ │ - vqrshrn.u64 d18, , #5 │ │ - vsli.32 d19, d5, #26 │ │ + @ instruction: 0xfffb0edd │ │ + @ instruction: 0xfffa1a99 │ │ vshll.u32 , d18, #26 │ │ movs r5, r2 │ │ │ │ 000e4744 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -91652,16 +91652,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #36] @ 0x24 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r1, [sp, #344] @ 0x158 │ │ movs r5, r2 │ │ - bhi.n e48d4 │ │ - sha1su1.32 , │ │ + pop {r1, r2, r4, r7, pc} │ │ + vtbl.8 d17, {d10-d11}, d7 │ │ vtbl.8 d25, {d10-d11}, d2 │ │ movs r5, r2 │ │ │ │ 000e48b8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -92129,33 +92129,33 @@ │ │ ldrb.w r0, [sp, #64] @ 0x40 │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #72] @ 0x48 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ - str r5, [r2, #88] @ 0x58 │ │ + ldr r3, [pc, #100] @ (e4ddc ) │ │ vqshl.u64 , q3, #58 @ 0x3a │ │ movs r5, r2 │ │ - str r3, [r0, #44] @ 0x2c │ │ - vqrdmulh.s , q13, d17[0] │ │ - @ instruction: 0xfffa2f25 │ │ - vrshr.u64 d22, d15, #6 │ │ - @ instruction: 0xfffa3dbd │ │ - @ instruction: 0xfffa2f01 │ │ - vrshr.u32 q11, , #6 │ │ - vcvt.u16.f16 , , #6 │ │ - vqrdmlah.s q9, q13, d1[0] │ │ - sha1su1.32 , │ │ - vqrdmlah.s q9, q13, d19[0] │ │ + ldr r0, [pc, #284] @ (e4e9c ) │ │ + @ instruction: 0xfffa2365 │ │ + vrintx.f32 d17, d25 │ │ + vtbl.8 d20, {d10}, d19 │ │ + @ instruction: 0xfffa2341 │ │ + vrintx.f32 d17, d5 │ │ + vrintp.f32 q10, │ │ + vshll.i32 q9, d1, #32 │ │ + vrintn.f32 , │ │ + vqshrn.u64 d27, , #6 │ │ + vrintn.f32 , │ │ @ instruction: 0xfffa09f4 │ │ - vsra.u64 , , #5 │ │ + vqshl.u32 , , #27 │ │ vshr.u64 d23, d28, #6 │ │ - @ instruction: 0xfffb3e05 │ │ - vqrdmlsh.s q9, q5, d9[0] │ │ + vcvtm.u32.f32 d18, d9 │ │ + vrintx.f32 , │ │ vsri.32 d25, d14, #6 │ │ movs r5, r2 │ │ │ │ 000e4dc0 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -92217,20 +92217,20 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ str r2, [sp, #896] @ 0x380 │ │ movs r5, r2 │ │ - str r5, [r5, #20] │ │ - vrshr.u32 d18, d15, #6 │ │ - vqrdmulh.s q9, q13, d15[0] │ │ - vsra.u64 d22, d23, #6 │ │ - vqmovun.s64 d18, │ │ - vcvt.f32.u32 d18, d9, #6 │ │ + mov r9, lr │ │ + vrintp.f32 d16, d19 │ │ + vrsra.u32 , , #6 │ │ + vqshl.u32 d20, d27, #26 │ │ + vrintp.f32 q8, │ │ + vrsra.u64 d17, d13, #6 │ │ vrshr.u64 d25, d6, #6 │ │ movs r5, r2 │ │ │ │ 000e4e7c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -92343,20 +92343,20 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ str r2, [sp, #112] @ 0x70 │ │ movs r5, r2 │ │ - str r5, [r1, #4] │ │ - vcvt.u32.f32 d16, d17, #6 │ │ - vmull.u q9, d26, d31 │ │ + cmp r9, sl │ │ + vsri.64 d31, d21, #6 │ │ + vrshr.u32 d17, d19, #7 │ │ vsra.u32 d17, d27, #6 │ │ - @ instruction: 0xfffb0f0d │ │ - vmull.u q9, d26, d11 │ │ + vsri.64 d31, d1, #5 │ │ + vclt.s32 d17, d15, #0 │ │ vsra.u32 , q14, #6 │ │ movs r5, r2 │ │ │ │ 000e4fc0 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -92441,17 +92441,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ str r0, [sp, #888] @ 0x378 │ │ movs r5, r2 │ │ - add r6, pc, #196 @ (adr r6, e5158 ) │ │ - @ instruction: 0xfffa8cd4 │ │ - @ instruction: 0xfffa2b9d │ │ + ldrh r5, [r6, #28] │ │ + vrshr.u32 , q4, #6 │ │ + vuzp.32 d17, d17 │ │ vmla.i , q5, d20[0] │ │ movs r5, r2 │ │ │ │ 000e50a0 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -92495,15 +92495,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrh r6, [r7, #62] @ 0x3e │ │ movs r5, r2 │ │ bl ffd9d108 <__cxa_new_handler@@Base+0xffb59518> │ │ - cmp r3, #29 │ │ + asrs r1, r4, #2 │ │ @ instruction: 0xfffa8fde │ │ movs r5, r2 │ │ │ │ 000e511c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -92560,17 +92560,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrh r4, [r7, #58] @ 0x3a │ │ movs r5, r2 │ │ - ldrsh r7, [r2, r1] │ │ - vmovn.i64 d22, │ │ - @ instruction: 0xfffa2ab9 │ │ + mvns r3, r3 │ │ + vrintp.f32 d20, d27 │ │ + vshr.u32 d17, d29, #6 │ │ @ instruction: 0xfffa8f2a │ │ movs r5, r2 │ │ │ │ 000e51bc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -92639,19 +92639,19 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrh r6, [r3, #54] @ 0x36 │ │ movs r5, r2 │ │ - ldrb r5, [r7, r5] │ │ + orrs r1, r0 │ │ vcvt.f32.u32 d21, d31, #6 │ │ - @ instruction: 0xfffb29df │ │ + vqrdmlsh.s q8, , d19[0] │ │ vrsra.u32 , , #6 │ │ - vtbx.8 d18, {d26-d27}, d1 │ │ + vqrdmlsh.s q8, q5, d5[0] │ │ @ instruction: 0xfffa8eaa │ │ movs r5, r2 │ │ │ │ 000e5288 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -92727,17 +92727,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrh r2, [r2, #48] @ 0x30 │ │ movs r5, r2 │ │ - ldrb r1, [r0, r2] │ │ - vrintp.f32 d19, d30 │ │ - vtbx.8 d18, {d26}, d19 │ │ + tst r5, r0 │ │ + vcvt.u16.f16 d17, d18, #6 │ │ + vqrdmlah.s q8, q5, d23[0] │ │ @ instruction: 0xfffa8db6 │ │ movs r5, r2 │ │ │ │ 000e535c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -92822,20 +92822,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrh r4, [r7, #40] @ 0x28 │ │ movs r5, r2 │ │ - ldrh r3, [r7, r6] │ │ - vcvt.f16.u16 d31, d13, #6 │ │ - vqshrun.s64 d18, , #7 │ │ - @ instruction: 0xfffaeb33 │ │ - @ instruction: 0xfff9fbf9 │ │ - vqshl.u64 q9, , #57 @ 0x39 │ │ + asrs r7, r7 │ │ + vzip.32 d30, d17 │ │ + @ instruction: 0xfff90da1 │ │ + vshr.u64 d29, d23, #6 │ │ + vsra.u32 q15, , #7 │ │ + vcvt.u16.f16 q8, , #7 │ │ vqdmulh.s q12, q13, d26[0] │ │ movs r5, r2 │ │ │ │ 000e5454 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -93010,26 +93010,26 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrh r6, [r0, #34] @ 0x22 │ │ movs r5, r2 │ │ - ldrh r1, [r4, r4] │ │ - @ instruction: 0xfffa1bdf │ │ - vrintp.f32 d18, d3 │ │ + lsls r5, r4 │ │ + vuzp.32 q8, │ │ + @ instruction: 0xfffa0d07 │ │ vrintm.f32 , q8 │ │ - @ instruction: 0xfffb1a97 │ │ - vqshlu.s32 d18, d27, #26 │ │ + vshr.u32 d16, d11, #5 │ │ + @ instruction: 0xfffa0bbf │ │ vtbx.8 d16, {d26-d28}, d23 │ │ - @ instruction: 0xfffb1a73 │ │ - vqshlu.s32 d18, d7, #26 │ │ - vrint?.f32 q9, │ │ - @ instruction: 0xfffa1aff │ │ - vrintm.f32 d18, d19 │ │ + @ instruction: 0xfffbfff7 │ │ + @ instruction: 0xfff90b9b │ │ + @ instruction: 0xfffa0cf1 │ │ + vtrn.32 d16, d3 │ │ + vdup.16 d16, d23[2] │ │ vtbl.8 d24, {d10-d13}, d6 │ │ movs r5, r2 │ │ │ │ 000e5650 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -93149,20 +93149,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrh r0, [r1, #18] │ │ movs r5, r2 │ │ - ldr r7, [r2, r1] │ │ + subs r5, #219 @ 0xdb │ │ vrinta.f32 , │ │ - vsri.64 d18, d25, #5 │ │ + vshll.u32 q8, d29, #27 │ │ @ instruction: 0xfffa3ea5 │ │ vrecpe.f32 , │ │ - vsri.64 q9, , #5 │ │ + vtbx.8 d16, {d11-d13}, d17 │ │ vtbl.8 d24, {d26-d27}, d26 │ │ movs r5, r2 │ │ │ │ 000e5794 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -93257,20 +93257,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrh r2, [r1, #8] │ │ movs r5, r2 │ │ - ldrsb r5, [r4, r7] │ │ + subs r5, #105 @ 0x69 │ │ vcvt.f32.u32 d19, d11, #6 │ │ - vrecpe.u32 q9, │ │ + vtbx.8 d16, {d27-d28}, d11 │ │ vsri.32 , q7, #6 │ │ @ instruction: 0xfffb3d8d │ │ - vrsra.u64 d18, d25, #5 │ │ + vqshrn.u64 d16, , #5 │ │ vtbl.8 d24, {d26}, d0 │ │ movs r5, r2 │ │ │ │ 000e5894 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -93399,16 +93399,16 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrh r2, [r1, #0] │ │ movs r5, r2 │ │ asrs r7, r0, #20 │ │ - vqshlu.s32 , , #27 │ │ - vrshr.u32 q9, , #7 │ │ + @ instruction: 0xfffbdbf9 │ │ + vneg.f32 q8, │ │ vrint?.f32 d24, d28 │ │ movs r5, r2 │ │ │ │ 000e59e0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -93564,22 +93564,22 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strh r4, [r6, #52] @ 0x34 │ │ movs r5, r2 │ │ asrs r3, r1, #14 │ │ - vrecpe.f32 d31, d9 │ │ - vcge.s32 q9, , #0 │ │ - vmovn.i64 d24, q7 │ │ - vrintx.f32 , │ │ - vshr.u64 d18, d31, #7 │ │ - vmovn.i64 d18, q0 │ │ - vrinta.f32 , │ │ - vceq.i32 q9, , #0 │ │ + vtbl.8 d29, {d27-d29}, d13 │ │ + vclt.f32 q8, , #0 │ │ + vqshl.u64 d22, d2, #58 @ 0x3a │ │ + vtbx.8 d29, {d10-d12}, d25 │ │ + vclt.f32 q8, , #0 │ │ + vrintp.f32 d16, d4 │ │ + @ instruction: 0xfffadaf1 │ │ + vmlsl.u q8, d25, d11[0] │ │ vsli.64 d24, d18, #58 @ 0x3a │ │ movs r5, r2 │ │ │ │ 000e5ba4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -93711,17 +93711,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strh r2, [r6, #38] @ 0x26 │ │ movs r5, r2 │ │ - strh r1, [r4, r3] │ │ - vqrshrun.s64 d20, , #6 │ │ - vqrdmlsh.s , q5, d3[0] │ │ + subs r0, #101 @ 0x65 │ │ + @ instruction: 0xfffa2dd7 │ │ + vrintx.f32 q8, │ │ vsri.32 d24, d4, #6 │ │ movs r5, r2 │ │ │ │ 000e5cfc : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -93849,17 +93849,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strh r2, [r4, #28] │ │ movs r5, r2 │ │ - str r5, [r2, r6] │ │ + adds r7, #25 │ │ vrint?.f32 d20, d19 │ │ - @ instruction: 0xfffb1df7 │ │ + vrsra.u32 q8, , #5 │ │ vqmovn.u64 d24, q2 │ │ movs r5, r2 │ │ │ │ 000e5e48 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -93912,17 +93912,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strh r6, [r2, #18] │ │ movs r5, r2 │ │ - str r7, [r7, r3] │ │ + adds r6, #131 @ 0x83 │ │ vqshlu.s64 d20, d15, #58 @ 0x3a │ │ - vqrdmulh.s , , d17[0] │ │ + vcvtp.u32.f32 q8, │ │ vmovn.i64 d24, q12 │ │ movs r5, r2 │ │ │ │ 000e5edc : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -94029,20 +94029,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strh r2, [r0, #14] │ │ movs r5, r2 │ │ - ldr r7, [pc, #972] @ (e63ac ) │ │ + adds r5, #119 @ 0x77 │ │ vtbx.8 d27, {d10-d12}, d8 │ │ - vcvt.f16.u16 , , #7 │ │ - vshr.u32 d21, d7, #6 │ │ + vsra.u64 q8, , #7 │ │ + vsli.64 d19, d11, #58 @ 0x3a │ │ vtbx.8 d27, {d10-d12}, d28 │ │ - vcvt.f16.u16 , , #7 │ │ + vsra.u64 q8, , #7 │ │ vuzp.32 q12, q0 │ │ movs r5, r2 │ │ │ │ 000e5ff8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -94200,22 +94200,22 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strh r0, [r4, #4] │ │ movs r5, r2 │ │ add r7, r9 │ │ - vrecpe.u32 d20, d14 │ │ - vtbx.8 d17, {d26-d28}, d31 │ │ + @ instruction: 0xfffb2992 │ │ + vshr.u32 q8, , #6 │ │ vsri.32 d20, d30, #6 │ │ - vcvtm.u32.f32 q10, q13 │ │ - vtbx.8 d17, {d26-d28}, d11 │ │ - vqrdmlah.s q10, q5, d5[0] │ │ - vrintm.f32 , │ │ - vtbl.8 d17, {d26-d28}, d23 │ │ + vtbx.8 d18, {d11-d12}, d30 │ │ + vmla.i q8, q5, d15[0] │ │ + sha256su0.32 , │ │ + vdup.16 , d27[2] │ │ + vaddl.u q8, d10, d27 │ │ @ instruction: 0xfffa7fdc │ │ movs r5, r2 │ │ │ │ 000e61b4 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -94271,18 +94271,18 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrb r2, [r5, #27] │ │ movs r5, r2 │ │ - add r2, pc, #1020 @ (adr r2, e6640 ) │ │ - @ instruction: 0xfffa6cfa │ │ - vtbx.8 d17, {d26-d27}, d31 │ │ - @ instruction: 0xfffa7eb6 │ │ + ldrh r3, [r0, #4] │ │ + vrshr.u32 , q15, #6 │ │ + vcvt.u32.f32 , , #6 │ │ + @ instruction: 0xfff97eb6 │ │ movs r5, r2 │ │ │ │ 000e6250 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ @@ -94546,21 +94546,21 @@ │ │ lsls r0, r0, #31 │ │ beq.n e6508 │ │ ldr r0, [sp, #32] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrb r2, [r0, #25] │ │ movs r5, r2 │ │ - strh r3, [r4, #40] @ 0x28 │ │ + ldr r7, [r4, #40] @ 0x28 │ │ vrinta.f32 q13, q9 │ │ - vabs.f32 , │ │ - vtbx.8 d20, {d26-d28}, d7 │ │ + @ instruction: 0xfff9fcd1 │ │ + vcgt.s32 , , #0 │ │ vrinta.f32 q13, q8 │ │ - vabs.f32 d17, d25 │ │ - vcvt.f16.u16 , q1, #6 │ │ + vmull.u , d25, d29 │ │ + vcvt.f16.u16 , q1, #7 │ │ movs r5, r2 │ │ │ │ 000e652c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #36 @ 0x24 │ │ @@ -94810,24 +94810,24 @@ │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrb r2, [r5, #13] │ │ movs r5, r2 │ │ - bl 297c6 │ │ - pli [r3, #4090] @ 0xffa │ │ - asrs r3, r5, #18 │ │ - vtbx.8 d20, {d26-d29}, d8 │ │ + bgt.n e6760 │ │ + @ instruction: 0xfff9f993 │ │ + vtbl.8 d31, {d10-d12}, d31 │ │ + vceq.i32 , q6, #0 │ │ vtbx.8 d31, {d10-d11}, d11 │ │ - vrintn.f32 , │ │ - vtbl.8 d20, {d10}, d21 │ │ - vqshrn.u64 d27, q1, #6 │ │ - vrintx.f32 d17, d7 │ │ - vqrshrn.u64 d23, q12, #6 │ │ + vtbx.8 d31, {d26-d27}, d23 │ │ + @ instruction: 0xfff92da9 │ │ + @ instruction: 0xfffa9e96 │ │ + vtbl.8 d31, {d10-d12}, d11 │ │ + vqrshrn.u64 d23, q12, #7 │ │ movs r5, r2 │ │ │ │ 000e67f8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #24 │ │ @@ -94904,18 +94904,18 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrb r2, [r4, #2] │ │ movs r5, r2 │ │ - ldr r2, [pc, #872] @ (e6c24 ) │ │ + adds r0, #94 @ 0x5e │ │ @ instruction: 0xfffa3cf0 │ │ - vrsra.u32 , , #5 │ │ - vtbx.8 d23, {d10}, d2 │ │ + @ instruction: 0xfffbf8f9 │ │ + vtbx.8 d23, {d9}, d2 │ │ movs r5, r2 │ │ │ │ 000e68c8 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ ldr r3, [pc, #144] @ (e6960 ) │ │ @@ -94975,21 +94975,21 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb r6, [r2, #31] │ │ movs r5, r2 │ │ - mov sp, r1 │ │ - @ instruction: 0xfffa2efb │ │ - vqmovn.u64 d17, │ │ - vrint?.f32 q10, │ │ - @ instruction: 0xfffa2ed7 │ │ - vqmovn.u64 d17, │ │ - vqshl.u64 d23, d22, #58 @ 0x3a │ │ + cmp r4, #17 │ │ + vsri.32 , , #6 │ │ + vqrshrun.s64 d31, , #6 │ │ + vtbx.8 d18, {d25-d28}, d29 │ │ + vsri.32 , , #6 │ │ + vtbx.8 d31, {d10}, d15 │ │ + vqshl.u64 d23, d22, #57 @ 0x39 │ │ movs r5, r2 │ │ │ │ 000e6980 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ mov r1, r0 │ │ @@ -95059,16 +95059,16 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strb r6, [r3, #28] │ │ movs r5, r2 │ │ lsrs r2, r0, #25 │ │ vqrdmulh.s , , d0[0] │ │ - vcvtp.s32.f32 d17, d7 │ │ - vrintm.f32 , q7 │ │ + vcvt.u32.f32 d31, d11 │ │ + vmlsl.u , d25, d14[0] │ │ movs r5, r2 │ │ │ │ 000e6a38 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ ldr r3, [pc, #156] @ (e6adc ) │ │ @@ -95135,21 +95135,21 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strb r6, [r4, #25] │ │ movs r5, r2 │ │ - cmp r3, r2 │ │ + cmp r2, #151 @ 0x97 │ │ vtbl.8 d30, {d26-d27}, d5 │ │ - vsra.u32 , , #6 │ │ - vtbl.8 d30, {d26-d27}, d2 │ │ + vqshlu.s64 , , #58 @ 0x3a │ │ + vtbl.8 d30, {d25-d26}, d2 │ │ vtbx.8 d30, {d10-d11}, d17 │ │ - vsra.u32 , , #6 │ │ - vqshlu.s32 d23, d28, #26 │ │ + vqshlu.s64 , , #58 @ 0x3a │ │ + vqshlu.s32 d23, d28, #25 │ │ movs r5, r2 │ │ │ │ 000e6afc : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ ldr r2, [pc, #208] @ (e6bd4 ) │ │ @@ -95237,25 +95237,25 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strb r4, [r4, #22] │ │ movs r5, r2 │ │ - add r1, r8 │ │ - vsli.32 q13, q2, #26 │ │ - vtrn.32 d17, d19 │ │ - vuzp.32 q11, q5 │ │ - vsli.32 d26, d16, #27 │ │ - vshr.u32 , , #6 │ │ - vrinta.f32 , q13 │ │ + cmp r1, #197 @ 0xc5 │ │ + @ instruction: 0xfffa8ad8 │ │ + vrint?.f32 d31, d23 │ │ + vceq.i32 q11, q5, #0 │ │ + @ instruction: 0xfffb8ab4 │ │ + vrint?.f32 d31, d3 │ │ + vceq.f32 , q13, #0 │ │ movs r5, r2 │ │ - cmp r4, #92 @ 0x5c │ │ - vrinta.f32 d26, d12 │ │ - vshr.u32 , , #6 │ │ + asrs r0, r4, #7 │ │ + @ instruction: 0xfffa8a90 │ │ + vsli.64 , , #58 @ 0x3a │ │ Address 0xe6bfe is out of bounds. │ │ │ │ │ │ 000e6c00 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -95324,18 +95324,18 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb r6, [r3, #18] │ │ movs r5, r2 │ │ - orrs r3, r4 │ │ + cmp r0, #167 @ 0xa7 │ │ vtbx.8 d17, {d26-d28}, d13 │ │ - @ instruction: 0xfffb0f85 │ │ - vrintn.f32 , q6 │ │ + vrecpe.f32 d31, d9 │ │ + vcgt.f32 , q6, #0 │ │ movs r5, r2 │ │ │ │ 000e6cb8 : │ │ b.w 2301a4 <__emutls_get_address@@Base+0x331c> │ │ │ │ 000e6cbc : │ │ b.w 2301b0 <__emutls_get_address@@Base+0x3328> │ │ @@ -95389,16 +95389,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb r4, [r2, #15] │ │ movs r5, r2 │ │ bhi.n e6c5e │ │ - @ instruction: 0xfffa0ef9 │ │ - sha256su0.32 , q2 │ │ + vsri.32 , , #6 │ │ + vneg.s32 , q2 │ │ movs r5, r2 │ │ │ │ 000e6d40 : │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r3, [r0, #24] │ │ cmp r3, r1 │ │ @@ -95536,15 +95536,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb r0, [r0, #10] │ │ movs r5, r2 │ │ ldr r2, [r2, #64] @ 0x40 │ │ - vsli.32 d20, d29, #27 │ │ + vtbx.8 d18, {d27-d29}, d1 │ │ @ instruction: 0xfffacd2f │ │ Address 0xe6e9a is out of bounds. │ │ │ │ │ │ 000e6e9c : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -95587,15 +95587,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strb r4, [r0, #8] │ │ movs r5, r2 │ │ ldr r6, [r2, #56] @ 0x38 │ │ - vcvtp.s32.f32 d26, d11 │ │ + vcvt.u32.f32 d24, d15 │ │ @ instruction: 0xfffaccb3 │ │ Address 0xe6f1a is out of bounds. │ │ │ │ │ │ 000e6f1c : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -95842,15 +95842,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r4, [r0, #120] @ 0x78 │ │ movs r5, r2 │ │ ldr r6, [r2, #16] │ │ - vqshl.u32 d18, d11, #27 │ │ + @ instruction: 0xfffb0c9f │ │ vshll.u32 q14, d19, #26 │ │ Address 0xe719a is out of bounds. │ │ │ │ │ │ 000e719c : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -95893,16 +95893,16 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r4, [r0, #112] @ 0x70 │ │ movs r5, r2 │ │ ldr r6, [r2, #8] │ │ - vtbl.8 d17, {d11-d12}, d25 │ │ - @ instruction: 0xfffac9b3 │ │ + @ instruction: 0xfffbfead │ │ + @ instruction: 0xfff9c9b3 │ │ Address 0xe721a is out of bounds. │ │ │ │ │ │ 000e721c : │ │ push {r7, lr} │ │ mov r7, sp │ │ sub sp, #24 │ │ @@ -96435,16 +96435,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r0, [r4, #24] │ │ movs r5, r2 │ │ - ldrb r6, [r1, #30] │ │ - vrint?.f32 , │ │ + str r2, [r2, #80] @ 0x50 │ │ + vtbx.8 d19, {d26-d29}, d21 │ │ vqshl.u32 , , #26 │ │ vqrshrn.u64 d22, q8, #6 │ │ movs r5, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ sub sp, #216 @ 0xd8 │ │ @@ -96633,18 +96633,18 @@ │ │ ldr r0, [sp, #164] @ 0xa4 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r6, [r0, #16] │ │ movs r5, r2 │ │ blt.n e79fc const&, cv::_InputArray const&, cv::TermCriteria)@@Base+0x660> │ │ - vsri.64 d28, d6, #6 │ │ + vshll.u32 q13, d10, #26 │ │ vsli.32 , , #25 │ │ - vrint?.f32 d29, d31 │ │ - vsri.64 d28, d24, #7 │ │ + @ instruction: 0xfffabcb3 │ │ + vshll.u32 q13, d28, #25 │ │ vsli.64 d31, d9, #57 @ 0x39 │ │ vqshl.u64 d22, d26, #58 @ 0x3a │ │ movs r5, r2 │ │ adds r0, #32 │ │ b.w 230228 <__emutls_get_address@@Base+0x33a0> │ │ bmi.n e795a const&, cv::_InputArray const&, cv::TermCriteria)@@Base+0x5be> │ │ push {r4, r5, r7, lr} │ │ @@ -96942,21 +96942,21 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r0, sp, #256 @ 0x100 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ str r6, [r6, #96] @ 0x60 │ │ movs r5, r2 │ │ b.n e7678 const&, cv::_InputArray const&, cv::TermCriteria)@@Base+0x2dc> │ │ - vuzp.32 q11, q0 │ │ + vrintm.f32 q10, q2 │ │ vqmovn.s64 d31, │ │ vtbx.8 d16, {d10-d13}, d7 │ │ - vcvtn.s32.f32 d22, d0 │ │ + vcvt.f32.u32 d20, d4 │ │ vqmovun.s64 d31, │ │ @ instruction: 0xfffac995 │ │ - vuzp.32 d22, d16 │ │ + vrintm.f32 d20, d20 │ │ vqmovun.s64 d31, │ │ vsri.64 d22, d14, #6 │ │ movs r5, r2 │ │ bmi.n e7ca0 const&, cv::_InputArray const&, cv::TermCriteria)@@Base+0x904> │ │ bmi.n e7ca2 const&, cv::_InputArray const&, cv::TermCriteria)@@Base+0x906> │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -97530,16 +97530,16 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ str r6, [r2, #56] @ 0x38 │ │ movs r5, r2 │ │ strb r0, [r0, r3] │ │ vsra.u64 , , #5 │ │ vcvt.f16.u16 d30, d19, #6 │ │ - vdup.16 q10, d28[2] │ │ - vcvt.u16.f16 d19, d14, #6 │ │ + vsra.u64 , q8, #6 │ │ + vqmovn.s64 d18, q9 │ │ vtbx.8 d30, {d26-d29}, d31 │ │ vcvt.f32.u32 , q12, #6 │ │ movs r5, r2 │ │ strb r6, [r3, r2] │ │ vsra.u64 , , #5 │ │ vcvt.f16.u16 d30, d1, #6 │ │ @ instruction: 0xfffa5b10 │ │ @@ -98929,19 +98929,19 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ b.n e96b0 │ │ movs r4, r2 │ │ str r2, [r6, r1] │ │ movs r5, r2 │ │ - movs r1, #180 @ 0xb4 │ │ - @ instruction: 0xfffa2e0b │ │ + lsls r0, r7, #28 │ │ + sha1su1.32 , │ │ vqrdmulh.s , q5, d5[0] │ │ - vtbx.8 d20, {d26-d29}, d7 │ │ - @ instruction: 0xfffa2e2d │ │ + vuzp.32 , │ │ + vrsra.u64 d17, d17, #6 │ │ vqrdmulh.s , q5, d23[0] │ │ @ instruction: 0xfffa4f02 │ │ movs r5, r2 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ ldr r5, [r0, #4] │ │ mov r4, r0 │ │ @@ -101449,16 +101449,16 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #272 @ 0x110 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #96 @ 0x60 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ - lsls r0, r3, #14 │ │ - vtbx.8 d28, {d26-d28}, d4 │ │ + ldmdb ip, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ + ldmia r2, {r2, r6, r7} │ │ @ instruction: 0xfffabf29 │ │ vtrn.32 , q2 │ │ movs r5, r2 │ │ │ │ 000eb074 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -101711,16 +101711,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ stmia r0!, {r1, r2, r3, r4, r5, r6, r7} │ │ movs r4, r2 │ │ cmp r7, #2 │ │ movs r5, r2 │ │ str r7, [r0, #116] @ 0x74 │ │ - vsra.u32 d16, d5, #7 │ │ - vdup.16 , d21[2] │ │ + vqshlu.s64 d30, d9, #57 @ 0x39 │ │ + vdup.8 , d21[4] │ │ @ instruction: 0xfffa2e00 │ │ movs r5, r2 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ ldr r5, [r0, #4] │ │ mov r4, r0 │ │ cbz r5, eb360 │ │ @@ -102068,15 +102068,15 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ b.n eb6ae │ │ add r0, sp, #172 @ 0xac │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ cmp r2, #248 @ 0xf8 │ │ movs r5, r2 │ │ - movs r7, #79 @ 0x4f │ │ + lsrs r3, r2, #19 │ │ vcvt.u32.f32 d30, d27, #6 │ │ @ instruction: 0xfffab8b9 │ │ @ instruction: 0xfffa2a54 │ │ movs r5, r2 │ │ │ │ 000eb6cc : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -102167,16 +102167,16 @@ │ │ b.n eb7ac │ │ add r0, sp, #100 @ 0x64 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ cmp r1, #198 @ 0xc6 │ │ movs r5, r2 │ │ - str r2, [r7, #72] @ 0x48 │ │ - vqshlu.s32 q9, q8, #26 │ │ + ldr r2, [pc, #248] @ (eb8b8 ) │ │ + @ instruction: 0xfffa0bf4 │ │ vqshl.u64 d27, d19, #58 @ 0x3a │ │ vtbx.8 d18, {d10-d11}, d14 │ │ movs r5, r2 │ │ │ │ 000eb7cc : │ │ movw r1, #38303 @ 0x959f │ │ movt r1, #32436 @ 0x7eb4 │ │ @@ -102812,22 +102812,22 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #76] @ 0x4c │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ movs r7, #222 @ 0xde │ │ movs r5, r2 │ │ - bkpt 0x0039 │ │ - @ instruction: 0xfff9d9d5 │ │ + add r3, pc, #756 @ (adr r3, ec1e4 ) │ │ + vcvt.u32.f32 , , #7 │ │ vshr.u64 d27, d3, #7 │ │ vshll.i32 q10, d13, #32 │ │ vcvtp.u32.f32 d20, d19 │ │ vrshr.u32 d20, d0, #5 │ │ - vdup.8 q14, d11[5] │ │ - @ instruction: 0xfff9d9b3 │ │ + vcvtn.u32.f32 , │ │ + vcvt.u32.f32 d27, d23, #7 │ │ vshr.u32 , , #7 │ │ vrshr.u32 d18, d16, #6 │ │ movs r5, r2 │ │ b.w ebf2c │ │ b.w ed190 │ │ b.w ed4b8 │ │ b.w ed8dc │ │ @@ -103848,30 +103848,30 @@ │ │ ldrne r0, [sp, #136] @ 0x88 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ movs r1, #96 @ 0x60 │ │ movs r5, r2 │ │ b.n ec70e │ │ - vrintn.f32 d25, d29 │ │ + @ instruction: 0xfffa79b1 │ │ vcge.f32 d26, d3, #0 │ │ vtbx.8 d29, {d10-d13}, d24 │ │ - vsri.32 , , #6 │ │ + @ instruction: 0xfffa79f9 │ │ vcge.f32 q13, , #0 │ │ vtbl.8 d29, {d26-d29}, d12 │ │ - vsri.64 d25, d9, #6 │ │ + vshll.u32 , d13, #26 │ │ vcge.f32 q13, , #0 │ │ @ instruction: 0xfffadb11 │ │ - sha256su0.32 , │ │ + vtbx.8 d23, {d10-d11}, d25 │ │ vsri.32 d26, d27, #7 │ │ vqshlu.s64 d25, d7, #58 @ 0x3a │ │ - vsri.32 , , #6 │ │ + @ instruction: 0xfffa79d5 │ │ vcge.f32 d26, d23, #0 │ │ - vqshrn.u64 d30, , #6 │ │ - vcgt.f32 d25, d9, #0 │ │ + @ instruction: 0xfffacea3 │ │ + vtbl.8 d23, {d25-d26}, d13 │ │ vsri.32 q13, , #7 │ │ vrintm.f32 , q8 │ │ movs r5, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #8 │ │ @@ -104573,15 +104573,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsrs r4, r0, #28 │ │ movs r5, r2 │ │ - add r0, sp, #388 @ 0x184 │ │ + ldrh r5, [r4, #46] @ 0x2e │ │ vsra.u64 d28, d27, #7 │ │ @ instruction: 0xfffa9ab3 │ │ vcvt.f16.u16 q8, q4, #6 │ │ movs r5, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -104900,19 +104900,19 @@ │ │ ldrne r0, [sp, #24] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ movs r0, r0 │ │ movs r0, r0 │ │ lsrs r2, r3, #15 │ │ movs r5, r2 │ │ - add r4, pc, #460 @ (adr r4, eda90 ) │ │ - vqshrun.s64 d25, q8, #7 │ │ + ldrh r7, [r6, #14] │ │ + @ instruction: 0xfff97db4 │ │ vmlsl.u , d25, d5[0] │ │ vrintx.f32 d31, d1 │ │ - vtbl.8 d25, {d10}, d12 │ │ + @ instruction: 0xfffa7d90 │ │ vrsubhn.i d25, , │ │ vtbx.8 d16, {d10}, d26 │ │ movs r5, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ @@ -105898,30 +105898,30 @@ │ │ ldrne r0, [sp, #136] @ 0x88 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsls r0, r6, #30 │ │ movs r5, r2 │ │ ldmia r4!, {r0, r1, r2, r5, r7} │ │ - vtbx.8 d23, {d26-d28}, d21 │ │ + vmla.i q11, q5, d25[0] │ │ @ instruction: 0xfff98b3b │ │ vmovn.i64 d28, q8 │ │ - vtbl.8 d23, {d10-d13}, d29 │ │ + vshr.u64 d22, d17, #6 │ │ vtbl.8 d24, {d25-d28}, d3 │ │ vqmovun.s64 d28, q2 │ │ - @ instruction: 0xfffa7b51 │ │ + vshr.u64 q11, , #6 │ │ vtbl.8 d24, {d25-d28}, d23 │ │ vzip.32 q14, │ │ - @ instruction: 0xfffa7a9d │ │ + vaddl.u q11, d10, d17 │ │ @ instruction: 0xfff98af3 │ │ vqrdmulh.s , q5, d15[0] │ │ - vtbl.8 d23, {d10-d13}, d9 │ │ + vtrn.32 d22, d13 │ │ @ instruction: 0xfff98b5f │ │ - @ instruction: 0xfffacfd7 │ │ - vtbx.8 d23, {d25-d27}, d1 │ │ + vsli.32 , , #26 │ │ + vcgt.s32 q11, , #0 │ │ @ instruction: 0xfff98b17 │ │ @ instruction: 0xfffafd94 │ │ movs r4, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #8 │ │ @@ -106627,15 +106627,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ rsbs r0, r4, #9699328 @ 0x940000 │ │ - ldrh r3, [r4, #56] @ 0x38 │ │ + strb r7, [r4, #18] │ │ vqrshrun.s64 d26, , #7 │ │ vsra.u32 q12, , #6 │ │ vrinta.f32 , q0 │ │ movs r4, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -106945,19 +106945,19 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #24] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ @ instruction: 0xf29c0014 │ │ - ldrh r1, [r2, #26] │ │ - @ instruction: 0xfff97f0e │ │ + strb r5, [r2, #3] │ │ + vsri.64 d22, d2, #7 │ │ @ instruction: 0xfff97da3 │ │ @ instruction: 0xfffadb5f │ │ - vqrdmlah.s , q13, d26[0] │ │ + vrintn.f32 q11, q15 │ │ vcvt.u16.f16 , , #7 │ │ vqrdmlsh.s q15, q5, d8[0] │ │ movs r4, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #16 │ │ @@ -109313,23 +109313,23 @@ │ │ cmpne r0, #0 │ │ blxne 230900 <__emutls_get_address@@Base+0x3a78> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ blt.n f0bd4 │ │ movs r4, r2 │ │ bpl.n f0b80 │ │ movs r4, r2 │ │ - @ instruction: 0xfa60fff9 │ │ - ldrh r3, [r3, #26] │ │ + svc 228 @ 0xe4 │ │ + @ instruction: 0xfff98b5b │ │ vsri.32 q11, , #6 │ │ vqrdmlsh.s q8, q5, d4[0] │ │ vtbx.8 d24, {d9-d12}, d12 │ │ vsri.32 d22, d23, #6 │ │ vqshlu.s32 d31, d6, #26 │ │ vqrshrun.s64 d31, q5, #6 │ │ - vqrdmlsh.s , q13, d31[0] │ │ + vsli.32 q11, , #26 │ │ vtbl.8 d24, {d9-d12}, d26 │ │ vsri.32 d22, d5, #6 │ │ vsli.64 d27, d16, #58 @ 0x3a │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ ldr.w r0, [r0, #1256] @ 0x4e8 │ │ add.w r5, r4, #1264 @ 0x4f0 │ │ @@ -110406,16 +110406,16 @@ │ │ bl a8d68 │ │ nop │ │ ldmia r4!, {r1, r3, r6} │ │ movs r4, r2 │ │ ldmia r2!, {r3, r4} │ │ movs r4, r2 │ │ str r7, [r2, #64] @ 0x40 │ │ - vsri.32 , , #6 │ │ - vtbx.8 d27, {d9}, d16 │ │ + @ instruction: 0xfffa59d9 │ │ + vqrdmulh.s , , d20[0] │ │ Address 0xf1776 is out of bounds. │ │ │ │ │ │ 000f1778 , std::__ndk1::allocator > const&, std::__ndk1::basic_string, std::__ndk1::allocator > const&, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > >&, bool, bool)@@Base>: │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #16 │ │ @@ -110823,24 +110823,24 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrh r0, [r4, r2] │ │ movs r4, r2 │ │ stmia r7!, {r1, r2, r6} │ │ movs r4, r2 │ │ - ldrh r5, [r2, #14] │ │ + ldr r1, [r3, #116] @ 0x74 │ │ vcle.f32 , q0, #0 │ │ - vrshr.u32 d22, d20, #6 │ │ + vqshl.u64 d20, d24, #58 @ 0x3a │ │ vtbx.8 d21, {d9-d11}, d26 │ │ movs r4, r2 │ │ ldrh r6, [r4, r0] │ │ movs r4, r2 │ │ cmp r1, #131 @ 0x83 │ │ vrintz.f32 d25, d16 │ │ - vrshr.u32 d22, d4, #6 │ │ + vqshl.u64 d20, d8, #58 @ 0x3a │ │ vsli.64 q14, q8, #57 @ 0x39 │ │ movs r4, r2 │ │ │ │ 000f1b90 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -112393,33 +112393,33 @@ │ │ bl a8d68 │ │ nop │ │ nop │ │ nop │ │ ... │ │ @ instruction: 0xffffffff │ │ vqrdmlsh.s , , d31[0] │ │ - b.n f2824 │ │ + ldmia r2!, {r4, r5, r6, r7} │ │ @ instruction: 0xfff91ad4 │ │ - vrsra.u32 , , #6 │ │ + @ instruction: 0xfffa18d7 │ │ @ instruction: 0xfff9489e │ │ movs r4, r2 │ │ ldr r5, [r1, #44] @ 0x2c │ │ vtbl.8 d17, {d26-d28}, d24 │ │ - vshll.i32 , d23, #32 │ │ - vsli.64 d30, d27, #57 @ 0x39 │ │ + vtbl.8 d17, {d26}, d27 │ │ + @ instruction: 0xfff9cb3f │ │ @ instruction: 0xfff91af6 │ │ - vrsra.u32 , , #6 │ │ + @ instruction: 0xfffa18f9 │ │ vmlsl.u , d25, d28[0] │ │ movs r4, r2 │ │ - ldmia r4, {r0, r1, r2, r4} │ │ - vsri.64 d25, d27, #7 │ │ - vrsra.u64 d19, d13, #7 │ │ - @ instruction: 0xfff9bed6 │ │ + cbz r3, f2d9e │ │ + vshll.u32 , d31, #25 │ │ + vtbl.8 d17, {d9-d10}, d17 │ │ + vsri.32 q13, q5, #7 │ │ vtbx.8 d17, {d9-d12}, d6 │ │ - sha256su0.32 , │ │ + vtbx.8 d17, {d10-d11}, d9 │ │ vcle.f32 d27, d0, #0 │ │ mov r7, sp │ │ blx 231000 <__emutls_get_address@@Base+0x4178> │ │ ldmia.w sp!, {r7, lr} │ │ b.w 2300a8 <__emutls_get_address@@Base+0x3220> │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -112713,15 +112713,15 @@ │ │ mov.w r1, #1000 @ 0x3e8 │ │ add r0, pc │ │ blx 2319f0 <__emutls_get_address@@Base+0x4b68> │ │ ldr r1, [pc, #8] @ (f30c0 ) │ │ add r1, pc │ │ str r0, [r1, #0] │ │ pop {r7, pc} │ │ - ldrh r6, [r7, r1] │ │ + ands r2, r0 │ │ vtbl.8 d29, {d9-d12}, d10 │ │ movs r4, r2 │ │ │ │ 000f30c4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -114798,19 +114798,19 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ adds r1, #42 @ 0x2a │ │ movs r4, r2 │ │ ldr r4, [sp, #480] @ 0x1e0 │ │ movs r4, r2 │ │ bcc.n f47fa │ │ vcvt.u16.f16 q8, q2, #8 │ │ - vqrshrun.s64 d17, q6, #6 │ │ - vtbx.8 d23, {d25}, d11 │ │ + vqrdmulh.s , q13, d16[0] │ │ + vqrdmlah.s , q4, d15[0] │ │ vcvt.u16.f16 d16, d18, #7 │ │ - vqshrun.s64 d17, q13, #6 │ │ - vtbl.8 d25, {d25-d26}, d28 │ │ + @ instruction: 0xfffafdbe │ │ + vtbl.8 d25, {d24-d25}, d28 │ │ movs r4, r2 │ │ │ │ 000f47d8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ @@ -115654,25 +115654,25 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r0, [sp, #704] @ 0x2c0 │ │ movs r4, r2 │ │ ldr r1, [r4, #76] @ 0x4c │ │ vqshlu.s32 d20, d30, #26 │ │ - @ instruction: 0xfffa0eb6 │ │ - @ instruction: 0xfff92cb1 │ │ + vsri.32 d31, d26, #6 │ │ + vrshr.u32 d17, d21, #8 │ │ vqshlu.s32 d20, d12, #25 │ │ - @ instruction: 0xfffa0e94 │ │ - vtbx.8 d19, {d25-d27}, d15 │ │ + vsri.32 d31, d8, #6 │ │ + vshr.u32 q9, , #8 │ │ vsli.64 q10, q13, #57 @ 0x39 │ │ - vcvt.f32.u32 q8, q9, #6 │ │ - vtbl.8 d29, {d9-d12}, d25 │ │ + vrsra.u64 , q11, #6 │ │ + vtbl.8 d29, {d8-d11}, d25 │ │ vsli.64 q10, q4, #57 @ 0x39 │ │ - vcvt.f32.u32 q8, q0, #6 │ │ - vcgt.s32 d25, d8, #0 │ │ + vrsra.u64 , q2, #6 │ │ + vrev64.32 d25, d8 │ │ movs r4, r2 │ │ │ │ 000f5248 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #16 │ │ @@ -116066,26 +116066,26 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ sub.w r0, r7, #88 @ 0x58 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrh r6, [r2, #46] @ 0x2e │ │ movs r4, r2 │ │ bhi.n f578a │ │ - vcge.f32 d20, d29, #0 │ │ - vtbx.8 d16, {d9-d12}, d18 │ │ - vrshr.u32 d31, d1, #7 │ │ - vsri.32 q10, , #7 │ │ - vtbl.8 d16, {d9-d12}, d24 │ │ - vtbx.8 d24, {d9}, d23 │ │ - vrshr.u64 q10, , #7 │ │ - @ instruction: 0xfff909b4 │ │ - vtbl.8 d21, {d25-d26}, d27 │ │ - vrshr.u64 q10, , #7 │ │ - @ instruction: 0xfff90992 │ │ - @ instruction: 0xfff98afa │ │ + vshll.u32 q9, d17, #25 │ │ + vcge.s32 , q11, #0 │ │ + vrshr.u32 d31, d1, #8 │ │ + @ instruction: 0xfff929f7 │ │ + vcge.s32 d31, d28, #0 │ │ + vqrdmulh.s q11, q12, d27[0] │ │ + vtbl.8 d18, {d25}, d3 │ │ + vcvt.u32.f32 d30, d24, #7 │ │ + @ instruction: 0xfff83f2f │ │ + vtbx.8 d18, {d9}, d17 │ │ + vcvt.u32.f32 d30, d6, #7 │ │ + @ instruction: 0xfff88afa │ │ movs r4, r2 │ │ │ │ 000f56c0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ subw sp, sp, #1316 @ 0x524 │ │ @@ -116321,21 +116321,21 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ subs r4, r3, #3 │ │ movs r4, r2 │ │ ldrh r0, [r2, #14] │ │ movs r4, r2 │ │ - bl f2958 │ │ - lsrs r0, r6, #3 │ │ - vqshlu.s64 q8, q0, #58 @ 0x3a │ │ - vsri.64 q11, , #7 │ │ + ble.n f5868 │ │ + @ instruction: 0xfff808f0 │ │ + vcvt.f16.u16 q15, q2, #6 │ │ + vsri.64 q11, , #8 │ │ vtbx.8 d16, {d26}, d14 │ │ - vrintm.f32 d16, d30 │ │ - vqshrun.s64 d24, q4, #7 │ │ + vcvt.f16.u16 d30, d18, #6 │ │ + vqshrun.s64 d24, q4, #8 │ │ movs r4, r2 │ │ │ │ 000f5980 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #40 @ 0x28 │ │ @@ -117478,29 +117478,29 @@ │ │ b.n f66d4 │ │ add r0, sp, #136 @ 0x88 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strh r2, [r3, #52] @ 0x34 │ │ movs r4, r2 │ │ lsls r7, r1 │ │ - vqshlu.s32 q9, q8, #26 │ │ - vtbx.8 d31, {d25-d26}, d30 │ │ + @ instruction: 0xfffa0bf4 │ │ + vcvt.u32.f32 , q9, #7 │ │ vqrdmlsh.s q8, q12, d20[0] │ │ movs r4, r2 │ │ - adds r2, #159 @ 0x9f │ │ - vclt.f32 d18, d18, #0 │ │ - vtbl.8 d31, {d25-d26}, d16 │ │ - vqneg.s32 d17, d18 │ │ - vclt.f32 d18, d0, #0 │ │ - vqrshrn.u64 d31, q15, #7 │ │ + adds r3, r4, r0 │ │ + vtbl.8 d16, {d25-d28}, d22 │ │ + @ instruction: 0xfff9df24 │ │ + @ instruction: 0xfff8fd26 │ │ + vtbl.8 d16, {d24-d27}, d4 │ │ + @ instruction: 0xfff9df02 │ │ @ instruction: 0xfff87b36 │ │ movs r4, r2 │ │ - ldrb r2, [r7, #0] │ │ - vclt.f32 q9, q2, #0 │ │ - vtbx.8 d31, {d25-d26}, d2 │ │ + ldrb r6, [r7, r6] │ │ + vtbx.8 d16, {d25-d28}, d8 │ │ + vqrdmlsh.s , , d6[0] │ │ vsli.64 , q8, #56 @ 0x38 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8-d10} │ │ sub sp, #64 @ 0x40 │ │ str r2, [sp, #28] │ │ @@ -118427,15 +118427,15 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strb r0, [r0, #14] │ │ movs r4, r2 │ │ ldr r4, [pc, #996] @ (f7520 ) │ │ vsli.64 d19, d14, #58 @ 0x3a │ │ - vqrdmlah.s q15, q13, d14[0] │ │ + vsri.32 , q1, #6 │ │ vshr.u32 d23, d4, #8 │ │ movs r4, r2 │ │ │ │ 000f7148 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -118908,16 +118908,16 @@ │ │ add r0, sp, #28 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r6, [r7, #76] @ 0x4c │ │ movs r4, r2 │ │ @ instruction: 0xebf2fff9 │ │ @ instruction: 0xfa0efff9 │ │ - strd pc, pc, [r0, #992] @ 0x3e0 │ │ - ldr r6, [r2, #68] @ 0x44 │ │ + ldmia r7!, {r2, r6} │ │ + vcvt.f16.u16 q11, q3, #8 │ │ movs r4, r2 │ │ ldr r0, [r0, #60] @ 0x3c │ │ movs r4, r2 │ │ ldr r4, [r1, #64] @ 0x40 │ │ movs r4, r2 │ │ ldr r4, [r5, #48] @ 0x30 │ │ movs r4, r2 │ │ @@ -119031,17 +119031,17 @@ │ │ add r0, sp, #44 @ 0x2c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #100 @ 0x64 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r4, [r6, #36] @ 0x24 │ │ movs r4, r2 │ │ - subs r5, #251 @ 0xfb │ │ - vcvt.f32.u32 d19, d24, #7 │ │ - vtbl.8 d30, {d9-d10}, d12 │ │ + movs r3, #127 @ 0x7f │ │ + vrsra.u64 d18, d28, #7 │ │ + @ instruction: 0xfff9ce90 │ │ vtbx.8 d22, {d24-d25}, d0 │ │ movs r4, r2 │ │ │ │ 000f773c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -119163,17 +119163,17 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #172 @ 0xac │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r4, [r2, #20] │ │ movs r4, r2 │ │ - strb r3, [r1, #9] │ │ - @ instruction: 0xfff94896 │ │ - vqshl.u64 q15, q3, #57 @ 0x39 │ │ + ldrsb r7, [r1, r7] │ │ + vcvt.f32.u32 d18, d10, #7 │ │ + vcvt.u16.f16 q14, q5, #7 │ │ vqrshrun.s64 d22, q11, #8 │ │ movs r4, r2 │ │ │ │ 000f788c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -119434,18 +119434,18 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r2, [r0, #0] │ │ movs r4, r2 │ │ stmia r1!, {r4, r5, r6} │ │ vcvt.f16.u16 d28, d2, #7 │ │ - vsri.64 d30, d26, #7 │ │ - vsubw.u q8, q4, d14 │ │ - vcvt.f16.u16 d28, d20, #7 │ │ - vsri.64 q15, q6, #7 │ │ + vshll.u32 q14, d30, #25 │ │ + @ instruction: 0xfff8e892 │ │ + vcvt.f16.u16 d28, d20, #8 │ │ + vtbx.8 d28, {d9-d11}, d16 │ │ vpadal.s32 d22, d18 │ │ movs r4, r2 │ │ │ │ 000f7b74 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -119894,29 +119894,29 @@ │ │ add r0, sp, #408 @ 0x198 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #464 @ 0x1d0 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ str r2, [r3, #80] @ 0x50 │ │ movs r4, r2 │ │ - bne.n f7fb6 │ │ - vqrdmulh.s q8, q4, d26[0] │ │ - vshr.u64 d30, d0, #7 │ │ + @ instruction: 0xb755 │ │ + vpaddl.u32 , q15 │ │ + vqshlu.s32 d28, d4, #24 │ │ @ instruction: 0xfff83eba │ │ - vqrdmulh.s q8, q5, d8[0] │ │ - vcgt.s32 q15, q15, #0 │ │ + vqmovn.u64 d31, q6 │ │ + vsli.64 q14, q9, #56 @ 0x38 │ │ vqshl.u64 d28, d26, #56 @ 0x38 │ │ - @ instruction: 0xfff90d26 │ │ - vcgt.s32 q15, q6, #0 │ │ - vrev16.32 q13, │ │ - @ instruction: 0xfff90d04 │ │ - vcgt.s32 d30, d26, #0 │ │ + vsubl.u , d25, d26 │ │ + vsli.64 q14, q0, #56 @ 0x38 │ │ + vpadal.u32 q12, │ │ + vsubl.u , d25, d8 │ │ + vabal.u q14, d24, d30 │ │ vpaddl.s32 q15, q6 │ │ - vqdmulh.s q8, , d18[0] │ │ - vcgt.s32 d30, d8, #0 │ │ + vclt.s32 , q11, #0 │ │ + vabal.u q14, d24, d12 │ │ vsra.u64 q11, q3, #8 │ │ movs r4, r2 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ adds r0, #112 @ 0x70 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ @@ -120127,16 +120127,16 @@ │ │ add r0, sp, #408 @ 0x198 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ str r0, [r4, #0] │ │ movs r4, r2 │ │ stc 15, cr15, [r3, #996]! @ 0x3e4 │ │ - lsrs r6, r0, #9 │ │ - vqrdmulh.s , , d22[0] │ │ + @ instruction: 0xefcafff8 │ │ + stmia r2!, {r1, r3, r5, r6, r7} │ │ @ instruction: 0xfff85eaa │ │ movs r4, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #60 @ 0x3c │ │ mov fp, r0 │ │ @@ -121519,20 +121519,20 @@ │ │ add r0, sp, #304 @ 0x130 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #360 @ 0x168 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ str r2, [r5, r2] │ │ movs r4, r2 │ │ - udf #184 @ 0xb8 │ │ - vtbl.8 d21, {d8}, d30 │ │ - @ instruction: 0xfff93da0 │ │ + stmia r4!, {r2, r3, r4, r5} │ │ + @ instruction: 0xfff83db2 │ │ + vabs.s32 d18, d20 │ │ vqrshrun.s64 d23, q14, #7 │ │ - vtbl.8 d21, {d8}, d4 │ │ - vcvt.u16.f16 , q11, #7 │ │ + @ instruction: 0xfff83d88 │ │ + vrshr.u64 q9, q13, #7 │ │ @ instruction: 0xfff94ed6 │ │ movs r4, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ mov r5, r0 │ │ mov r0, r1 │ │ @@ -121804,20 +121804,20 @@ │ │ add r0, sp, #304 @ 0x130 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #360 @ 0x168 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r5, [pc, #664] @ (f983c ) │ │ movs r4, r2 │ │ - blt.n f94f8 │ │ - vrev64.32 , │ │ - @ instruction: 0xfff93a92 │ │ + stmia r1!, {r2, r3, r5} │ │ + vsli.64 , , #56 @ 0x38 │ │ + vshr.u32 d18, d6, #8 │ │ vceq.f32 q12, , #0 │ │ - vrev64.32 , │ │ - vtbx.8 d19, {d9-d11}, d22 │ │ + @ instruction: 0xfff8f5c7 │ │ + vqrdmlsh.s , q12, d26[0] │ │ vtbx.8 d20, {d25-d28}, d6 │ │ movs r4, r2 │ │ │ │ 000f95c0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -122326,32 +122326,32 @@ │ │ add r0, sp, #608 @ 0x260 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #72 @ 0x48 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r2, [pc, #824] @ (f9e70 ) │ │ movs r4, r2 │ │ - @ instruction: 0xb706 │ │ - vqshl.u64 d27, d13, #56 @ 0x38 │ │ - vsli.64 , q9, #56 @ 0x38 │ │ + ldr r4, [sp, #552] @ 0x228 │ │ + @ instruction: 0xfff89d21 │ │ + @ instruction: 0xfff81b76 │ │ vneg.s32 q9, │ │ - vqshl.u32 , , #26 │ │ - vsli.64 , q0, #56 @ 0x38 │ │ + @ instruction: 0xfffa9cff │ │ + @ instruction: 0xfff81b54 │ │ vsra.u64 q15, q5, #7 │ │ - vqshl.u32 , , #25 │ │ - vabal.u , d24, d30 │ │ - vsli.32 q13, q13, #25 │ │ - vqabs.s32 d27, d27 │ │ - vabal.u , d24, d0 │ │ - @ instruction: 0xfff90b5b │ │ - vabs.f32 d27, d9 │ │ - vsli.32 , q7, #24 │ │ + @ instruction: 0xfff99cdd │ │ + @ instruction: 0xfff81b32 │ │ + @ instruction: 0xfff98afe │ │ + vmull.u , d24, d31 │ │ + vtbl.8 d17, {d8-d11}, d4 │ │ + vshr.u64 , , #7 │ │ + vmull.u , d24, d13 │ │ + vtbx.8 d17, {d24-d26}, d18 │ │ vceq.i32 , q9, #0 │ │ - vqneg.s32 , │ │ - vqshlu.s32 d19, d8, #24 │ │ + vqrdmulh.s , q4, d7[0] │ │ + @ instruction: 0xfff81b9c │ │ vabs.f32 q10, q3 │ │ movs r4, r2 │ │ bmi.n f9b30 │ │ bmi.n f9b32 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -123291,25 +123291,25 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #64 @ 0x40 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ subs r6, #126 @ 0x7e │ │ movs r4, r2 │ │ - strh r4, [r5, r2] │ │ - @ instruction: 0xfff99ab4 │ │ - vtbl.8 d18, {d24-d26}, d20 │ │ + subs r0, #48 @ 0x30 │ │ + vshr.u32 d24, d24, #7 │ │ + vrev64.32 d17, d24 │ │ vtbx.8 d17, {d9-d10}, d29 │ │ - vtbl.8 d25, {d10-d13}, d2 │ │ - @ instruction: 0xfff82af2 │ │ + vtrn.32 d24, d6 │ │ + vshr.u32 , q11, #8 │ │ vcvt.f16.u16 d19, d26, #7 │ │ movs r4, r2 │ │ - pop {r3, r4, r5} │ │ - vrshr.u64 d21, d28, #8 │ │ - vtbx.8 d18, {d25-d27}, d8 │ │ + add r1, pc, #752 @ (adr r1, fa898 ) │ │ + vtbx.8 d19, {d8}, d0 │ │ + vcgt.s32 , q6, #0 │ │ Address 0xfa5ae is out of bounds. │ │ │ │ │ │ 000fa5b0 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ @@ -123391,16 +123391,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r0, sp, #24 │ │ blx 2306f0 <__emutls_get_address@@Base+0x3868> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ subs r2, #214 @ 0xd6 │ │ movs r4, r2 │ │ asrs r3, r5, #30 │ │ - @ instruction: 0xfffacab7 │ │ - vtbx.8 d18, {d8-d9}, d22 │ │ + vshr.u32 d27, d27, #6 │ │ + vqrdmlah.s q8, q12, d26[0] │ │ vtbl.8 d19, {d25-d27}, d14 │ │ movs r4, r2 │ │ │ │ 000fa690 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -123640,23 +123640,23 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ subs r2, #8 │ │ movs r4, r2 │ │ adds r5, #2 │ │ vrint?.f32 , q7 │ │ - vqshl.u32 , q11, #26 │ │ + @ instruction: 0xfffa3cfa │ │ vshr.u64 d17, d29, #7 │ │ vrintx.f32 d19, d22 │ │ vrint?.f32 d19, d10 │ │ - vqshl.u32 d21, d18, #26 │ │ + @ instruction: 0xfffa3cb6 │ │ vshr.u32 , , #7 │ │ vrint?.f32 d19, d10 │ │ vrintm.f32 , q3 │ │ - vrintm.f32 , q15 │ │ + vcvt.f16.u16 , q9, #6 │ │ vshr.u32 d17, d21, #7 │ │ @ instruction: 0xfffa38bc │ │ movs r4, r2 │ │ │ │ 000fa924 , std::__ndk1::allocator > const&)@@Base>: │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -123727,16 +123727,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r0, sp, #24 │ │ blx 2306f0 <__emutls_get_address@@Base+0x3868> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ adds r7, #122 @ 0x7a │ │ movs r4, r2 │ │ stmia r6!, {r0, r1, r4, r7} │ │ - vtbl.8 d16, {d9-d12}, d23 │ │ - vclt.f32 d18, d10, #0 │ │ + vcge.s32 d31, d27, #0 │ │ + vtbl.8 d16, {d24-d27}, d14 │ │ vqshl.u32 d19, d18, #25 │ │ movs r4, r2 │ │ │ │ 000fa9ec : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -124262,15 +124262,15 @@ │ │ cmp r6, #1 │ │ bge.n faf90 │ │ b.n fafe4 │ │ nop │ │ adds r2, #250 @ 0xfa │ │ movs r4, r2 │ │ stmia r2!, {r0, r1, r3, r4} │ │ - vsubl.u , d25, d22 │ │ + vtbl.8 d21, {d9}, d26 │ │ vsubl.u , d25, d22 │ │ movs r4, r2 │ │ movs r0, #0 │ │ strd r1, r1, [sp, #92] @ 0x5c │ │ str r0, [sp, #44] @ 0x2c │ │ str r1, [sp, #88] @ 0x58 │ │ ldr r6, [sp, #32] │ │ @@ -125152,23 +125152,23 @@ │ │ add r0, sp, #812 @ 0x32c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ adds r5, #232 @ 0xe8 │ │ movs r4, r2 │ │ strb r0, [r5, #24] │ │ - vrshr.u32 d30, d5, #7 │ │ - @ instruction: 0xfff818d8 │ │ - @ instruction: 0xfff95ab3 │ │ - vsra.u64 q15, , #7 │ │ - @ instruction: 0xfff818b4 │ │ - vtbx.8 d16, {d9-d10}, d14 │ │ - vmlsl.u q8, d25, d29[0] │ │ - @ instruction: 0xfffa1892 │ │ - vshll.u32 q9, d8, #25 │ │ + vqshl.u64 d28, d9, #57 @ 0x39 │ │ + vcvt.f32.u32 , q6, #8 │ │ + vshr.u32 d20, d23, #8 │ │ + vqshl.u32 q14, , #25 │ │ + vcvt.f32.u32 d31, d24, #8 │ │ + @ instruction: 0xfff8eed2 │ │ + vpadal.u32 q8, │ │ + vcvt.f32.u32 d31, d6, #6 │ │ + vshll.u32 q9, d8, #24 │ │ movs r4, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #28 │ │ mov r9, r1 │ │ ldr r1, [pc, #556] @ (fbb44 ) │ │ @@ -125592,17 +125592,17 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ ldr r0, [sp, #16] │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ movs r5, #74 @ 0x4a │ │ movs r4, r2 │ │ str r7, [sp, #836] @ 0x344 │ │ - vrshr.u64 , , #7 │ │ - vsubl.u , d25, d8 │ │ - vrsra.u64 d18, d20, #7 │ │ + vqrshrun.s64 d31, , #7 │ │ + vtbl.8 d31, {d8}, d12 │ │ + vrsra.u64 d18, d20, #8 │ │ movs r4, r2 │ │ │ │ 000fbd9c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #96 @ 0x60 │ │ @@ -127399,20 +127399,20 @@ │ │ ldrb.w r0, [sp, #84] @ 0x54 │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #92] @ 0x5c │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ - b.n fd640 │ │ + stmia r6!, {r3, r6, r7} │ │ vrshr.u64 , q5, #8 │ │ - vcvt.f16.u16 d31, d6, #7 │ │ - vtbx.8 d26, {d8-d10}, d22 │ │ + vsra.u64 d30, d10, #7 │ │ + vqrdmlsh.s q12, q12, d26[0] │ │ vrshr.u64 , q15, #8 │ │ - vcvt.f16.u16 d31, d26, #7 │ │ + vsra.u64 d30, d30, #7 │ │ vcls.s32 d17, d24 │ │ movs r4, r2 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ ldr r0, [r0, #4] │ │ cmp r0, #0 │ │ @@ -127463,15 +127463,15 @@ │ │ str r5, [r4, #16] │ │ pop {r4, r5, r7, pc} │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (fd454 ) │ │ add r0, pc │ │ bl a91f8 │ │ - movs r0, #85 @ 0x55 │ │ + lsls r1, r3, #23 │ │ vsli.64 , q0, #57 @ 0x39 │ │ add r7, sp, #8 │ │ subs r2, r1, r0 │ │ clz r2, r2 │ │ mov.w r2, r2, lsr #5 │ │ strb r2, [r1, #12] │ │ beq.n fd4f0 │ │ @@ -127623,15 +127623,15 @@ │ │ ldmia.w sp!, {r4, r5, r7, lr} │ │ b.w 2300a8 <__emutls_get_address@@Base+0x3220> │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (fd5f8 ) │ │ add r0, pc │ │ bl a91f8 │ │ - subs r1, r6, #2 │ │ + lsls r5, r6, #16 │ │ vsli.64 , q8, #57 @ 0x39 │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ ldr r5, [pc, #88] @ (fd660 ) │ │ mov r4, r0 │ │ add r5, pc │ │ ldrb r0, [r5, #16] │ │ @@ -127730,15 +127730,15 @@ │ │ blx 2307d0 <__emutls_get_address@@Base+0x3948> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ adds r5, #162 @ 0xa2 │ │ movs r4, r2 │ │ lsrs r4, r6, #8 │ │ movs r4, r2 │ │ - ldmia r6, {r0, r1, r3, r4, r5, r6, r7} │ │ + push {r0, r1, r2, r3, r4, r5, r6} │ │ vshll.u32 q8, d12, #24 │ │ movs r4, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ ldr r6, [pc, #80] @ (fd76c ) │ │ add r6, pc │ │ @@ -128541,27 +128541,27 @@ │ │ nop │ │ adds r0, #152 @ 0x98 │ │ movs r4, r2 │ │ ldrb r7, [r1, #5] │ │ vqshlu.s64 d29, d5, #57 @ 0x39 │ │ @ instruction: 0xe8262e0b │ │ subs r6, #17 │ │ - pop {r0, pc} │ │ + add r2, pc, #532 @ (adr r2, fe140 ) │ │ vsra.u32 , q0, #8 │ │ vsri.64 q8, q3, #7 │ │ movs r4, r2 │ │ lsls r6, r6, #18 │ │ movs r4, r2 │ │ lsls r2, r7, #17 │ │ movs r4, r2 │ │ strh r4, [r0, #42] @ 0x2a │ │ @ instruction: 0xfff96a7d │ │ vcgt.f32 d16, d10, #0 │ │ movs r4, r2 │ │ - cmp r0, #47 @ 0x2f │ │ + lsrs r3, r6, #22 │ │ @ instruction: 0xfff969f3 │ │ vneg.s32 d16, d0 │ │ movs r4, r2 │ │ mov r0, sl │ │ blx 2306c0 <__emutls_get_address@@Base+0x3838> │ │ mov r2, r0 │ │ add r0, sp, #32 │ │ @@ -128744,33 +128744,33 @@ │ │ ldrne r0, [sp, #176] @ 0xb0 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsls r6, r7, #20 │ │ movs r4, r2 │ │ add r0, sp, #800 @ 0x320 │ │ - vceq.f32 d28, d8, #0 │ │ + vtbl.8 d26, {d25-d27}, d12 │ │ @ instruction: 0xfff8fffc │ │ movs r3, r2 │ │ cmp r5, #77 @ 0x4d │ │ vqrshrn.u64 d22, , #8 │ │ vabs.s32 d16, d2 │ │ movs r4, r2 │ │ - revsh r5, r1 │ │ + add r0, pc, #324 @ (adr r0, fe294 ) │ │ @ instruction: 0xfff868f7 │ │ vsubl.u q8, d25, d4 │ │ movs r4, r2 │ │ - ldr r7, [sp, #356] @ 0x164 │ │ + strh r5, [r3, #38] @ 0x26 │ │ vqrshrun.s64 d22, , #8 │ │ vclt.s32 d16, d6, #0 │ │ movs r4, r2 │ │ lsls r2, r7, #5 │ │ movs r4, r2 │ │ - strh r1, [r7, #10] │ │ - @ instruction: 0xfff8b5ec │ │ + str r5, [r7, #108] @ 0x6c │ │ + @ instruction: 0xfff89b70 │ │ vrev16.32 q8, q1 │ │ movs r4, r2 │ │ lsls r4, r0, #5 │ │ movs r4, r2 │ │ lsls r6, r7, #2 │ │ movs r4, r2 │ │ lsls r6, r0, #1 │ │ @@ -129032,15 +129032,15 @@ │ │ bl 1a5c7c │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ movs r2, #102 @ 0x66 │ │ movs r4, r2 │ │ stc2 0, cr0, [r4, #-76] @ 0xffffffb4 │ │ add r5, pc, #540 @ (adr r5, fe638 ) │ │ - @ instruction: 0xfff9cbd9 │ │ + vsra.u32 , , #7 │ │ vqdmulh.s , q12, d8[0] │ │ movs r3, r2 │ │ ldr r0, [pc, #4] @ (fe42c ) │ │ add r0, pc │ │ b.w fd5fc │ │ movs r7, #234 @ 0xea │ │ movs r4, r2 │ │ @@ -130407,19 +130407,19 @@ │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ subs r3, #158 @ 0x9e │ │ @ instruction: 0xfff97ed2 │ │ vceq.f32 q13, , #0 │ │ - vcvt.u32.f32 d23, d26, #7 │ │ + vsri.64 d22, d30, #7 │ │ @ instruction: 0xfff87eb0 │ │ vceq.f32 q13, , #0 │ │ - vqshlu.s64 d16, d19, #57 @ 0x39 │ │ - @ instruction: 0xfff97ef4 │ │ + vcvt.f16.u16 d30, d23, #7 │ │ + @ instruction: 0xfff87ef4 │ │ vsli.64 d26, d1, #57 @ 0x39 │ │ vcvt.u32.f32 q15, q3, #7 │ │ movs r3, r2 │ │ strh r6, [r2, #34] @ 0x22 │ │ movs r3, r2 │ │ bmi.n ff2f8 │ │ bmi.n ff2fa │ │ @@ -130868,19 +130868,19 @@ │ │ lsls r0, r0, #31 │ │ beq.n ff7f8 │ │ ldr r0, [sp, #72] @ 0x48 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldc 0, cr0, [r4, #-76]! @ 0xffffffb4 │ │ b.n ff46c │ │ - vqshlu.s64 d24, d5, #57 @ 0x39 │ │ - vqrdmlah.s , q4, d1[0] │ │ + vcvt.f16.u16 d22, d9, #7 │ │ + @ instruction: 0xfff883c5 │ │ vsli.64 q15, q8, #56 @ 0x38 │ │ - vqshlu.s32 q12, , #25 │ │ - @ instruction: 0xfff89dfd │ │ + @ instruction: 0xfff96bd5 │ │ + vsubw.u q12, q12, d1 │ │ vqrshrn.u64 d30, q8, #8 │ │ movs r3, r2 │ │ │ │ 000ff81c : │ │ push {r7, lr} │ │ mov r7, sp │ │ sub sp, #8 │ │ @@ -131201,16 +131201,16 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ b.n ff6e0 │ │ movs r3, r2 │ │ b.n fffe0 │ │ - vclt.s32 q12, , #0 │ │ - vtbl.8 d25, {d8-d10}, d19 │ │ + vneg.f32 q11, │ │ + @ instruction: 0xfff87fa7 │ │ vsli.32 d30, d28, #24 │ │ movs r3, r2 │ │ │ │ 000ffbcc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -132212,15 +132212,15 @@ │ │ nop │ │ strb r2, [r4, #10] │ │ movs r3, r2 │ │ bgt.n 100578 │ │ movs r3, r2 │ │ strh r5, [r4, #38] @ 0x26 │ │ vclt.f32 d17, d30, #0 │ │ - vqdmulh.s , q12, d14[0] │ │ + vrshr.u32 q10, q1, #8 │ │ vtbx.8 d29, {d24-d26}, d24 │ │ movs r3, r2 │ │ │ │ 0010067c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -132482,15 +132482,15 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb r6, [r0, #1] │ │ movs r3, r2 │ │ bge.n 10096c │ │ movs r3, r2 │ │ strh r7, [r6, #18] │ │ vtbl.8 d26, {d25-d26}, d31 │ │ - vtbx.8 d21, {d9-d11}, d16 │ │ + vqrdmlsh.s , , d20[0] │ │ vqshrun.s64 d29, q2, #8 │ │ movs r3, r2 │ │ │ │ 00100950 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -132832,18 +132832,18 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r6, [r0, #88] @ 0x58 │ │ movs r3, r2 │ │ bvc.n 100d68 │ │ movs r3, r2 │ │ ldr r3, [pc, #576] @ (100f28 ) │ │ @ instruction: 0xfff98e29 │ │ - vneg.f32 , q1 │ │ + vqrdmulh.s , , d6[0] │ │ @ instruction: 0xfff8fead │ │ @ instruction: 0xfff78b71 │ │ - vceq.f32 d21, d10, #0 │ │ + vtbl.8 d19, {d25-d27}, d14 │ │ vsri.32 , q13, #8 │ │ movs r3, r2 │ │ │ │ 00100d00 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -133085,15 +133085,15 @@ │ │ str r0, [sp, #40] @ 0x28 │ │ b.n 101044 │ │ nop │ │ ldr r0, [r4, #28] │ │ movs r3, r2 │ │ blxns sl │ │ vshr.u32 d18, d3, #7 │ │ - vcgt.f32 d21, d6, #0 │ │ + vtbl.8 d19, {d25-d26}, d10 │ │ vtbl.8 d28, {d24}, d3 │ │ ldr r1, [r1, #92] @ 0x5c │ │ ldrsh r0, [r6, r4] │ │ ands r4, r4 │ │ ldr r7, [r2, #64] @ 0x40 │ │ asrs r1, r0, #27 │ │ stmia r1!, {r2, r3, r5, r6} │ │ @@ -133523,18 +133523,18 @@ │ │ add r0, sp, #80 @ 0x50 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bcc.n 1013e8 │ │ movs r3, r2 │ │ ldrb r0, [r1, r4] │ │ vqrshrn.u64 d17, , #7 │ │ - vqrdmulh.s q10, , d24[0] │ │ + sha1h.32 , q14 │ │ vtbl.8 d27, {d24-d25}, d10 │ │ vqrshrn.u64 d17, , #7 │ │ - vqrdmulh.s q10, , d6[0] │ │ + sha1h.32 , q5 │ │ vqdmulh.s q14, q12, d18[0] │ │ movs r3, r2 │ │ │ │ 001014f4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -133693,15 +133693,15 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ str r2, [r1, #32] │ │ movs r3, r2 │ │ ldmia r3!, {r5, r7} │ │ movs r3, r2 │ │ @ instruction: 0xb786 │ │ vcgt.s32 d25, d25, #0 │ │ - @ instruction: 0xfff94b1c │ │ + vcge.s32 d19, d16, #0 │ │ vtbl.8 d28, {d24-d26}, d12 │ │ movs r3, r2 │ │ │ │ 001016a8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -133859,16 +133859,16 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ str r2, [r5, #4] │ │ movs r3, r2 │ │ ldmia r1!, {r2, r3, r5, r6, r7} │ │ movs r3, r2 │ │ push {r1, r4, r6, r7, lr} │ │ - @ instruction: 0xfff9f9f3 │ │ - vtbx.8 d20, {d8-d9}, d24 │ │ + vcvt.u32.f32 , , #7 │ │ + vqrdmlah.s q9, q12, d28[0] │ │ @ instruction: 0xfff8c8d8 │ │ movs r3, r2 │ │ bmi.n 101808 │ │ bmi.n 10180a │ │ │ │ 00101860 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -134607,18 +134607,18 @@ │ │ ldrb r0, [r0, #30] │ │ ldmia r0!, {r3, r5} │ │ movs r3, r2 │ │ stmia r1!, {r3, r5, r6} │ │ movs r3, r2 │ │ add r6, sp, #352 @ 0x160 │ │ @ instruction: 0xfff91cd7 │ │ - vcle.s32 q10, q15, #0 │ │ + vqshl.u32 q9, q9, #25 │ │ vsri.64 q9, , #8 │ │ @ instruction: 0xfff91cb5 │ │ - vcle.s32 q10, q6, #0 │ │ + vqshl.u32 q9, q0, #25 │ │ Address 0x10204e is out of bounds. │ │ │ │ │ │ 00102050 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #16 │ │ @@ -135510,22 +135510,22 @@ │ │ movs r0, r0 │ │ stmia r1!, {r5, r6, r7} │ │ movs r0, r0 │ │ @ instruction: 0xffc0ffff │ │ rors r7, r3 │ │ cbnz r2, 1029e6 *, double, double)@@Base+0x506> │ │ movs r3, r2 │ │ - cmp r1, #3 │ │ + lsrs r7, r0, #26 │ │ vcvt.u16.f16 d18, d29, #8 │ │ - @ instruction: 0xfff938f6 │ │ + vcvt.f32.u32 , q13, #7 │ │ @ instruction: 0xfff8def8 │ │ movs r3, r2 │ │ str r5, [sp, #508] @ 0x1fc │ │ vqdmulh.s q9, , d7[0] │ │ - vtbl.8 d19, {d25}, d0 │ │ + @ instruction: 0xfff91e04 │ │ vtbl.8 d27, {d24}, d0 │ │ movs r3, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #36 @ 0x24 │ │ mov r8, r0 │ │ @@ -135858,16 +135858,16 @@ │ │ movs r0, r0 │ │ ldrb r0, [r0, #30] │ │ ldr r4, [pc, #424] @ (102e9c ) │ │ movs r3, r2 │ │ push {r1, r3, r4, r5, r6, lr} │ │ movs r3, r2 │ │ lsls r7, r5, #3 │ │ - vsri.32 d25, d18, #7 │ │ - vclz.i32 , q5 │ │ + @ instruction: 0xfff979b6 │ │ + vtbx.8 d17, {d8-d10}, d14 │ │ vcls.s32 , q2 │ │ movs r3, r2 │ │ │ │ 00102d08 : │ │ b.w 230234 <__emutls_get_address@@Base+0x33ac> │ │ │ │ 00102d0c : │ │ @@ -136107,19 +136107,19 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #280 @ 0x118 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ cbz r0, 102fcc │ │ movs r3, r2 │ │ str r0, [sp, #820] @ 0x334 │ │ - vqshl.u32 q12, , #25 │ │ - vsubw.u , q12, d28 │ │ + @ instruction: 0xfff96cfb │ │ + vqshrn.u64 d17, q8, #8 │ │ vcvt.u16.f16 , , #8 │ │ - vcvt.s16.f16 d24, d13 │ │ - @ instruction: 0xfff83342 │ │ + @ instruction: 0xfff76c91 │ │ + vtbx.8 d17, {d24}, d6 │ │ vaddw.u , q12, d20 │ │ movs r3, r2 │ │ │ │ 00102f88 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -136351,23 +136351,23 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #280 @ 0x118 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ cbz r6, 1031d6 │ │ movs r3, r2 │ │ - bpl.n 1032ca │ │ - vsra.u64 d19, d29, #8 │ │ - vrev16.32 , q2 │ │ - vrev32.32 d31, d8 │ │ - vsra.u32 , , #8 │ │ - vrev32.32 , q9 │ │ + revsh r5, r7 │ │ + vqabs.s32 , │ │ + vpadal.u32 , q4 │ │ + vpadal.s32 d29, d12 │ │ + vqshlu.s64 , , #56 @ 0x38 │ │ + vpadal.s32 , q11 │ │ vqrdmulh.s q12, q12, d14[0] │ │ - vshr.u64 , , #7 │ │ - vshr.u32 , q14, #8 │ │ + vqshlu.s32 , , #25 │ │ + vpadal.s32 d17, d0 │ │ vqrdmlsh.s q13, q4, d10[0] │ │ movs r3, r2 │ │ │ │ 001031fc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -136455,15 +136455,15 @@ │ │ add r0, sp, #100 @ 0x64 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r6, sp, #600 @ 0x258 │ │ movs r3, r2 │ │ ldrh r3, [r7, #32] │ │ vdup.8 q12, d16[4] │ │ - @ instruction: 0xfff92eb4 │ │ + vsri.32 d17, d24, #7 │ │ @ instruction: 0xfff8ae24 │ │ movs r3, r2 │ │ │ │ 001032f4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -136550,16 +136550,16 @@ │ │ b.n 1033ce │ │ add r0, sp, #100 @ 0x64 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r5, sp, #632 @ 0x278 │ │ movs r3, r2 │ │ ldrh r3, [r0, #26] │ │ - vsli.64 d22, d14, #57 @ 0x39 │ │ - @ instruction: 0xfff82dbc │ │ + vtbl.8 d20, {d9-d12}, d18 │ │ + @ instruction: 0xfff81340 │ │ @ instruction: 0xfff8ad2c │ │ movs r3, r2 │ │ │ │ 001033ec : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -136653,15 +136653,15 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ add r4, sp, #664 @ 0x298 │ │ movs r3, r2 │ │ ldrh r1, [r0, #18] │ │ @ instruction: 0xfff92db1 │ │ - @ instruction: 0xfff92cba │ │ + vrshr.u32 d17, d30, #7 │ │ vmull.u q13, d8, d26 │ │ movs r3, r2 │ │ │ │ 001034f0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -137351,20 +137351,20 @@ │ │ nop │ │ strb r5, [r2, r5] │ │ strb r5, [r2, r5] │ │ strb r5, [r2, r5] │ │ subs r7, #213 @ 0xd5 │ │ add r2, sp, #888 @ 0x378 │ │ movs r3, r2 │ │ - add r5, sp, #840 @ 0x348 │ │ + str r3, [sp, #344] @ 0x158 │ │ vqrdmlsh.s , q4, d19[0] │ │ - vcge.f32 q9, q10, #0 │ │ - vsri.64 , q5, #8 │ │ - vqrdmlsh.s , q4, d1[0] │ │ - vcge.f32 q9, q1, #0 │ │ + vtbx.8 d16, {d9-d11}, d24 │ │ + @ instruction: 0xfff8fa5e │ │ + vqrdmlsh.s , , d1[0] │ │ + vtbx.8 d16, {d9-d11}, d6 │ │ vclz.i32 q13, q12 │ │ movs r3, r2 │ │ │ │ 00103d08 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -138030,20 +138030,20 @@ │ │ strb r5, [r2, r5] │ │ subs r7, #213 @ 0xd5 │ │ lsls r0, r6, #20 │ │ b.n 103dea │ │ vqrdmulh.s32 d2, d14, d27 │ │ add r3, pc, #512 @ (adr r3, 1046d4 ) │ │ movs r3, r2 │ │ - push {r0, r1, r3, r4, r6, r7} │ │ + ldr r2, [sp, #380] @ 0x17c │ │ @ instruction: 0xfff889d9 │ │ - vcvt.u16.f16 , q4, #7 │ │ - vtbl.8 d31, {d24-d27}, d18 │ │ + vrshr.u64 q8, q6, #7 │ │ + vrev16.32 d30, d22 │ │ @ instruction: 0xfff789b7 │ │ - vcvt.u16.f16 d17, d22, #7 │ │ + vrshr.u64 d16, d26, #7 │ │ vqdmulh.s , q12, d20[0] │ │ movs r3, r2 │ │ │ │ 001044f0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -138135,17 +138135,17 @@ │ │ b.n 1045d4 │ │ add r0, sp, #156 @ 0x9c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r3, [sp, #648] @ 0x288 │ │ movs r3, r2 │ │ - str r0, [r0, #4] │ │ - @ instruction: 0xfff87b30 │ │ - @ instruction: 0xfff81bbe │ │ + cmp ip, r8 │ │ + vshr.u64 d22, d20, #8 │ │ + vrev16.32 q8, q1 │ │ @ instruction: 0xfff89b30 │ │ movs r3, r2 │ │ │ │ 001045f4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -138237,17 +138237,17 @@ │ │ b.n 1046d8 │ │ add r0, sp, #156 @ 0x9c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r2, [sp, #632] @ 0x278 │ │ movs r3, r2 │ │ - lsrs r5, r2, #13 │ │ - vpadal.u32 q15, q12 │ │ - @ instruction: 0xfff81aba │ │ + bl 1de6da > >::do_get(std::__ndk1::istreambuf_iterator >, std::__ndk1::istreambuf_iterator >, std::__ndk1::ios_base&, unsigned int&, long long&) const@@Base+0x82> │ │ + b.n 1044c0 │ │ + vshr.u32 d16, d30, #8 │ │ vtbl.8 d25, {d8-d10}, d26 │ │ movs r3, r2 │ │ ldr r0, [pc, #4] @ (104700 ) │ │ add r0, pc │ │ bx lr │ │ nop │ │ ittt eq │ │ @@ -145186,17 +145186,17 @@ │ │ movs r0, r0 │ │ ldr r5, [pc, #468] @ (1099e0 ) │ │ movs r0, r0 │ │ ldrb r1, [r0, r3] │ │ movs r0, r0 │ │ ldrsb r7, [r6, r6] │ │ movs r0, r0 │ │ - cbnz r4, 109862 │ │ + add r0, pc, #704 @ (adr r0, 109ad8 ) │ │ vrsra.u64 d24, d2, #9 │ │ - vrsqrte.f16 , │ │ + vtbx.8 d29, {d7-d10}, d23 │ │ vsli.64 , q8, #55 @ 0x37 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ subw sp, sp, #1124 @ 0x464 │ │ ldr.w r3, [pc, #1700] @ 109ed4 │ │ mov.w fp, #0 │ │ add r3, pc │ │ @@ -145758,17 +145758,17 @@ │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 230900 <__emutls_get_address@@Base+0x3a78> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r0, [pc, #464] @ (10a0a8 ) │ │ movs r3, r2 │ │ - ldr r4, [pc, #332] @ (10a028 ) │ │ - vpaddl.u32 q9, │ │ - vcvt.f32.u32 q15, , #8 │ │ + adds r1, #215 @ 0xd7 │ │ + vtbx.8 d16, {d8}, d25 │ │ + vrsra.u64 , , #8 │ │ vrshr.u32 d20, d16, #9 │ │ movs r3, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8} │ │ @@ -146713,17 +146713,17 @@ │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 230900 <__emutls_get_address@@Base+0x3a78> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ subs r4, #204 @ 0xcc │ │ movs r3, r2 │ │ - adcs r3, r4 │ │ - vqshl.u64 , , #56 @ 0x38 │ │ - vsubw.u q15, q12, d9 │ │ + movs r6, #231 @ 0xe7 │ │ + vcvt.u16.f16 , , #8 │ │ + vtbl.8 d28, {d7-d8}, d13 │ │ vcvt.s16.f16 , q0 │ │ movs r3, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8} │ │ @@ -147656,17 +147656,17 @@ │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 230900 <__emutls_get_address@@Base+0x3a78> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ adds r2, #36 @ 0x24 │ │ movs r3, r2 │ │ - adds r6, #135 @ 0x87 │ │ - vcvt.u16.f16 d16, d9, #8 │ │ - vtbl.8 d29, {d24}, d29 │ │ + adds r3, r1, #0 │ │ + vrshr.u64 d31, d13, #8 │ │ + vcvt.f32.u32 d27, d17, #9 │ │ vdup.8 q9, d22[3] │ │ movs r3, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8} │ │ @@ -148583,17 +148583,17 @@ │ │ cmp r0, r4 │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 230900 <__emutls_get_address@@Base+0x3a78> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ movs r6, #162 @ 0xa2 │ │ movs r3, r2 │ │ - cmp r3, #229 @ 0xe5 │ │ - vrshr.u32 q8, , #8 │ │ - @ instruction: 0xfff8ce0b │ │ + asrs r1, r5, #5 │ │ + vqshl.u64 q15, , #56 @ 0x38 │ │ + vcvtm.u16.f16 d27, d15 │ │ vcvtn.u16.f16 q9, q1 │ │ movs r3, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8} │ │ @@ -149548,17 +149548,17 @@ │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 230900 <__emutls_get_address@@Base+0x3a78> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ adds r4, r1, #1 │ │ movs r3, r2 │ │ - movs r0, #147 @ 0x93 │ │ - vqabs.s32 d31, d21 │ │ - vrshr.u64 d28, d25, #9 │ │ + lsls r7, r2, #24 │ │ + vmull.u , d24, d25 │ │ + vqshrun.s64 d26, , #9 │ │ vqshlu.s32 , q8, #23 │ │ movs r3, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8} │ │ @@ -150487,17 +150487,17 @@ │ │ cmp r0, r9 │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 230900 <__emutls_get_address@@Base+0x3a78> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ asrs r4, r4, #2 │ │ movs r3, r2 │ │ - asrs r5, r0, #23 │ │ - vcvt.f16.u16 q15, , #8 │ │ - vcvt.u16.f16 , │ │ + @ instruction: 0xfb49fff7 │ │ + bne.n 10d522 │ │ + vqrdmulh.s , , d31[0] │ │ vtbl.8 d16, {d23-d26}, d18 │ │ movs r3, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8} │ │ @@ -151429,17 +151429,17 @@ │ │ cmp r0, r4 │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 230900 <__emutls_get_address@@Base+0x3a78> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsls r0, r4, #24 │ │ movs r3, r2 │ │ - lsrs r1, r5, #11 │ │ - vsra.u32 q15, , #8 │ │ - @ instruction: 0xfff7ad0f │ │ + bl 17c032 │ │ + stmia r6!, {r0, r1, r2, r3, r4, r5, r6, r7} │ │ + vrshr.u64 d25, d3, #9 │ │ vcvta.u16.f16 q8, q3 │ │ movs r3, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8} │ │ @@ -152293,17 +152293,17 @@ │ │ cmp r0, r4 │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 230900 <__emutls_get_address@@Base+0x3a78> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ @ instruction: 0xfb8a0012 │ │ - lsls r3, r6, #3 │ │ - vqneg.s32 d29, d5 │ │ - vrsra.u32 d26, d9, #9 │ │ + b.n 10e72a │ │ + @ instruction: 0xfff7bd09 │ │ + @ instruction: 0xfff7889d │ │ vqshlu.s64 , q1, #55 @ 0x37 │ │ movs r2, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8} │ │ @@ -153135,17 +153135,17 @@ │ │ cmp r0, r4 │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 230900 <__emutls_get_address@@Base+0x3a78> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ rsb r0, r6, #18 │ │ - bl 733ba │ │ - ldmia r5, {r0, r2, r4, r5, r6, r7} │ │ - vtbl.8 d25, {d23-d24}, d9 │ │ + bgt.n 10f39a │ │ + vrsra.u32 , , #9 │ │ + @ instruction: 0xfff77f0d │ │ vqrdmulh.s q15, , d2[0] │ │ movs r2, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8} │ │ @@ -154298,40 +154298,40 @@ │ │ add r0, sp, #340 @ 0x154 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ b.n 10fb44 │ │ movs r2, r2 │ │ adds r7, r1, #1 │ │ - vqshlu.s64 , , #55 @ 0x37 │ │ - vrsra.u64 q11, q15, #9 │ │ - vsra.u64 d20, d22, #9 │ │ - vcvt.f16.u16 d27, d31 │ │ - vrsra.u64 q11, q6, #9 │ │ - vsra.u64 d29, d26, #9 │ │ - vcvt.f16.s16 d27, d23 │ │ - vrsra.u32 q11, q2, #9 │ │ - vtbl.8 d30, {d7-d10}, d9 │ │ - vcvt.f16.s16 d27, d5 │ │ - vrsra.u32 d22, d18, #9 │ │ - vsra.u64 , q15, #9 │ │ - vcvt.f16.s16 , │ │ - vrsra.u64 d22, d8, #9 │ │ - vtbx.8 d30, {d7-d10}, d13 │ │ - vcvt.f16.s16 , │ │ - vrsra.u32 q11, q11, #9 │ │ + vcvt.f16.u16 , , #9 │ │ + vtbl.8 d20, {d23-d24}, d2 │ │ + vqshl.u32 d18, d26, #23 │ │ + vcvt.f16.u16 d25, d19, #9 │ │ + vtbx.8 d20, {d7-d8}, d16 │ │ + vqshl.u32 d27, d30, #23 │ │ + vtbl.8 d25, {d23-d26}, d27 │ │ + @ instruction: 0xfff748d8 │ │ + vcvta.u16.f16 d29, d13 │ │ + vtbl.8 d25, {d23-d26}, d9 │ │ + @ instruction: 0xfff748b6 │ │ + vcvt.u16.f16 d27, d2 │ │ + vtbx.8 d25, {d23-d26}, d31 │ │ + vqshrn.u64 d20, q6, #9 │ │ + vshr.u64 , , #9 │ │ + vtbx.8 d25, {d23-d26}, d13 │ │ + @ instruction: 0xfff748fa │ │ @ instruction: 0xfff798ff │ │ - vpadal.u32 d27, d13 │ │ - vrsra.u64 d22, d26, #9 │ │ - vtbx.8 d16, {d7}, d16 │ │ - vqshl.u64 , , #56 @ 0x38 │ │ - vrecpe.f16 d22, d28 │ │ - @ instruction: 0xfff7eafc │ │ - vrsqrte.f16 , │ │ - vrsra.u32 d22, d0, #9 │ │ + vcvt.f16.u16 d25, d1, #8 │ │ + vqshrn.u64 d20, q15, #9 │ │ + vqrdmulh.s q15, , d20[0] │ │ + @ instruction: 0xfff79d83 │ │ + @ instruction: 0xfff74ab0 │ │ + vcvta.u16.f16 d29, d0 │ │ + vtbx.8 d25, {d7-d10}, d23 │ │ + @ instruction: 0xfff74894 │ │ vrshr.u32 d30, d28, #9 │ │ movs r2, r2 │ │ │ │ 00110090 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -154889,31 +154889,31 @@ │ │ subs r6, #128 @ 0x80 │ │ movs r0, r0 │ │ movs r0, r0 │ │ movs r0, r0 │ │ subs r4, #176 @ 0xb0 │ │ svc 254 @ 0xfe │ │ movs r2, r2 │ │ - add r7, sp, #960 @ 0x3c0 │ │ - vcvt.f16.u16 d22, d5, #9 │ │ - @ instruction: 0xfff75d0c │ │ - vshr.u32 q13, , #9 │ │ - @ instruction: 0xfff76bd1 │ │ - vqdmulh.s , , d8[0] │ │ + str r5, [sp, #464] @ 0x1d0 │ │ + vsra.u64 d21, d9, #9 │ │ + vrshr.u64 d20, d0, #9 │ │ + vsli.64 q12, , #55 @ 0x37 │ │ + vsra.u32 , , #9 │ │ + vcvtp.s16.f16 q10, q6 │ │ vqshlu.s64 d23, d6, #55 @ 0x37 │ │ movs r2, r2 │ │ strb r6, [r4, #21] │ │ movs r2, r2 │ │ strb r4, [r5, #29] │ │ movs r2, r2 │ │ strb r0, [r1, #24] │ │ movs r2, r2 │ │ subs r6, #215 @ 0xd7 │ │ - @ instruction: 0xfff86bf3 │ │ - vqdmulh.s , , d26[0] │ │ + vsra.u32 , , #8 │ │ + vcvtp.s16.f16 q10, q15 │ │ vdup.8 d29, d6[3] │ │ movs r2, r2 │ │ │ │ 001106d4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -155204,27 +155204,27 @@ │ │ add r0, sp, #24 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb r0, [r2, #15] │ │ movs r2, r2 │ │ bls.n 110984 │ │ movs r2, r2 │ │ - ldc2 15, cr15, [sp, #-988]! @ 0xfffffc24 │ │ - ldr r5, [sp, #80] @ 0x50 │ │ - vtbx.8 d21, {d7-d8}, d26 │ │ + b.n 110f92 │ │ + vrshr.u64 d24, d8, #9 │ │ + vqrdmlah.s , , d30[0] │ │ vsri.32 q14, q12, #9 │ │ - @ instruction: 0xfff89cf2 │ │ - vtbx.8 d21, {d7-d8}, d8 │ │ + vrshr.u32 q12, q11, #8 │ │ + vqrdmlah.s , , d12[0] │ │ vrsra.u32 d23, d20, #9 │ │ movs r2, r2 │ │ strh r3, [r2, #34] @ 0x22 │ │ vqshrun.s64 d24, , #1 │ │ vmla.i , , d0[0] │ │ vrshr.u64 q8, , #8 │ │ - vcvtm.u16.f16 d24, d23 │ │ + vtbl.8 d22, {d7-d8}, d27 │ │ vcvt.u16.f16 d29, d18 │ │ movs r2, r2 │ │ │ │ 00110a40 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -155508,29 +155508,29 @@ │ │ add r0, sp, #72 @ 0x48 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb r2, [r6, #1] │ │ movs r2, r2 │ │ bvs.n 110de4 │ │ movs r2, r2 │ │ - add r1, sp, #124 @ 0x7c │ │ + ldrh r3, [r4, #52] @ 0x34 │ │ vrshr.u32 q9, q12, #9 │ │ - vqshlu.s32 d21, d8, #24 │ │ - vrshr.u32 d29, d6, #9 │ │ + @ instruction: 0xfff83b9c │ │ + vqshl.u64 d27, d10, #55 @ 0x37 │ │ vrshr.u32 q9, q3, #9 │ │ - vsli.64 , q11, #56 @ 0x38 │ │ + @ instruction: 0xfff83b7a │ │ vcvta.s16.f16 d23, d18 │ │ movs r2, r2 │ │ ldrh r3, [r6, #0] │ │ vtbx.8 d24, {d15}, d19 │ │ vsri.32 , q3, #1 │ │ movs r2, r2 │ │ ldmia r4!, {r1, r2, r3, r5, r6, r7} │ │ @ instruction: 0xfff87db3 │ │ - vshr.u32 q12, , #8 │ │ + vsli.64 q11, , #56 @ 0x38 │ │ Address 0x110d82 is out of bounds. │ │ │ │ │ │ 00110d84 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -155860,29 +155860,29 @@ │ │ add r0, sp, #72 @ 0x48 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r6, [r0, #84] @ 0x54 │ │ movs r2, r2 │ │ bcc.n 1110f0 │ │ movs r2, r2 │ │ - add r5, pc, #688 @ (adr r5, 11138c ) │ │ - @ instruction: 0xfff77e24 │ │ - vrshr.u64 d21, d0, #9 │ │ - vcvt.f32.u32 d23, d14, #9 │ │ - @ instruction: 0xfff77e02 │ │ - vcvtp.s16.f16 , q15 │ │ + ldrh r0, [r6, #24] │ │ + vcvtm.u16.f16 d22, d24 │ │ + vqshrun.s64 d19, q2, #9 │ │ + vcvtm.u16.f16 d22, d18 │ │ + vcvtm.u16.f16 d22, d6 │ │ + vqshl.u64 , q9, #55 @ 0x37 │ │ vcvt.s16.f16 , q3 │ │ - vqrdmulh.s , q12, d16[0] │ │ - vcvtp.s16.f16 , q6 │ │ - @ instruction: 0xfff7dad1 │ │ - vqrdmlah.s , , d24[0] │ │ - vrshr.u64 , q2, #9 │ │ - vcvtm.s16.f16 d20, d24 │ │ - vqrdmlah.s , , d6[0] │ │ - vrshr.u64 d21, d18, #9 │ │ + @ instruction: 0xfff86364 │ │ + vqshl.u64 , q0, #55 @ 0x37 │ │ + vshr.u32 q14, , #9 │ │ + vcvtm.u16.f16 q11, q14 │ │ + vqrshrun.s64 d19, q4, #9 │ │ + vtbl.8 d18, {d23}, d28 │ │ + vcvtm.u16.f16 q11, q5 │ │ + vqshrun.s64 d19, q11, #9 │ │ vcvtn.s16.f16 d29, d10 │ │ movs r2, r2 │ │ │ │ 00111118 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -156527,34 +156527,34 @@ │ │ add r0, sp, #48 @ 0x30 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldmia r7!, {r3, r4, r5, r6} │ │ movs r2, r2 │ │ strb r7, [r2, #16] │ │ - vqshl.u64 d23, d16, #56 @ 0x38 │ │ - vcvt.f16.u16 d20, d12, #9 │ │ + vcvt.u16.f16 d21, d20, #8 │ │ + vcvtn.u16.f16 d19, d16 │ │ vrecpe.u16 , q13 │ │ - vqshl.u64 , q10, #56 @ 0x38 │ │ - vdup.8 q10, d16[3] │ │ - vrsra.u32 q15, , #9 │ │ - vqshl.u64 , q1, #55 @ 0x37 │ │ - vcvt.f16.u16 d20, d30, #9 │ │ + vcvt.u16.f16 , q12, #8 │ │ + vcvtn.u16.f16 , q10 │ │ + @ instruction: 0xfff7c8d7 │ │ + vcvt.u16.f16 , q3, #9 │ │ + vcvtn.u16.f16 , q1 │ │ vshr.u64 , q10, #9 │ │ - vqneg.s32 d23, d14 │ │ - @ instruction: 0xfff74bfa │ │ + vcvt.u16.f16 d21, d2, #8 │ │ + vsra.u32 , q15, #9 │ │ vcvta.u16.f16 , │ │ - vqabs.s32 , q14 │ │ - @ instruction: 0xfff74bd8 │ │ - vcvt.s16.f16 , q11 │ │ - vcvt.s16.f16 , q5 │ │ - @ instruction: 0xfff74bb6 │ │ + @ instruction: 0xfff85cf0 │ │ + vsra.u32 , q6, #9 │ │ + vqdmulh.s , , d26[0] │ │ + vqdmulh.s , , d14[0] │ │ + vsra.u32 d19, d26, #9 │ │ vcvta.u16.f16 q12, q13 │ │ - vqabs.s32 d23, d24 │ │ - @ instruction: 0xfff74b94 │ │ + vmull.u , d24, d28 │ │ + vsra.u32 d19, d8, #9 │ │ @ instruction: 0xfff7ca96 │ │ movs r2, r2 │ │ │ │ 00111844 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -156948,26 +156948,26 @@ │ │ b.n 111c4a │ │ add r0, sp, #92 @ 0x5c │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldmia r0!, {r1, r2, r6} │ │ movs r2, r2 │ │ - @ instruction: 0x47a3 │ │ - vqshlu.s32 , q2, #23 │ │ - vqshl.u32 d20, d8, #23 │ │ - @ instruction: 0xfff7cf0a │ │ - vqshlu.s32 d21, d18, #23 │ │ - vqshlu.s64 q10, q11, #55 @ 0x37 │ │ + cmp r5, #39 @ 0x27 │ │ + @ instruction: 0xfff73bd8 │ │ + @ instruction: 0xfff72c9c │ │ + vrsqrte.u16 d27, d14 │ │ + @ instruction: 0xfff73bb6 │ │ + vcvt.f16.u16 q9, q13, #9 │ │ @ instruction: 0xfff76ef5 │ │ - vqshlu.s32 d21, d0, #24 │ │ - vqshlu.s64 q10, q2, #55 @ 0x37 │ │ - vqshl.u32 d19, d31, #23 │ │ - vrsqrte.f16 , q15 │ │ - vqshlu.s64 d20, d18, #55 @ 0x37 │ │ + @ instruction: 0xfff83b94 │ │ + vcvt.f16.u16 q9, q4, #9 │ │ + vqdmulh.s , , d3[0] │ │ + @ instruction: 0xfff73b72 │ │ + vcvt.f16.u16 d18, d22, #9 │ │ vsli.32 q14, q3, #23 │ │ movs r2, r2 │ │ │ │ 00111ca0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -157227,33 +157227,33 @@ │ │ add r0, sp, #4 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrsh r4, [r2, r1] │ │ movs r2, r2 │ │ stmia r3!, {r4, r5, r6, r7} │ │ movs r2, r2 │ │ - bl ffdf9f6e <__cxa_new_handler@@Base+0xffbb637e> │ │ - bl ffdfff72 <__cxa_new_handler@@Base+0xffbbc382> │ │ - add r2, r9 │ │ - vcvta.s16.f16 d22, d28 │ │ - vrsqrte.u16 , │ │ - vrecpe.u16 d20, d24 │ │ + bge.n 112056 │ │ + @ instruction: 0xfff7da71 │ │ + vtbx.8 d18, {d23-d24}, d14 │ │ + vsli.64 d20, d16, #55 @ 0x37 │ │ + vtbx.8 d29, {d7-d9}, d15 │ │ + vtbl.8 d18, {d23-d24}, d28 │ │ vqrdmulh.s , , d5[0] │ │ - vclz.i32 d31, d25 │ │ - vrecpe.u16 d20, d6 │ │ - vcvtm.s16.f16 d21, d3 │ │ - vrsqrte.u16 d31, d7 │ │ - vcvtm.u16.f16 q10, q10 │ │ + vtbl.8 d29, {d8-d10}, d29 │ │ + vtbl.8 d18, {d23-d24}, d10 │ │ + vtbl.8 d19, {d23}, d7 │ │ + vtbl.8 d29, {d7-d9}, d11 │ │ + vtbx.8 d18, {d7-d8}, d24 │ │ vcvt.f16.s16 , │ │ vabdl.u , d31, d17 │ │ vrshr.u64 d28, d0, #1 │ │ movs r2, r2 │ │ revsh r4, r1 │ │ vrsra.u32 q10, , #8 │ │ - vcvt.f32.u32 d22, d21, #8 │ │ + vrsra.u64 d21, d25, #8 │ │ Address 0x111fc2 is out of bounds. │ │ │ │ │ │ 00111fc4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -157421,23 +157421,23 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrh r6, [r2, r5] │ │ movs r2, r2 │ │ stmia r0!, {r2, r3, r6, r7} │ │ movs r2, r2 │ │ lsrs r3, r3, #24 │ │ vqabs.s32 d23, d4 │ │ - vaddw.u q10, q12, d22 │ │ + vqabs.s32 d18, d26 │ │ vtbl.8 d21, {d23-d26}, d4 │ │ movs r2, r2 │ │ - ldrb r6, [r3, #4] │ │ + ldrsh r2, [r4, r2] │ │ vcvt.f16.u16 , q9 │ │ - vaddw.u q10, q12, d4 │ │ + vqabs.s32 d18, d8 │ │ vcvtm.s16.f16 q9, │ │ vpadal.u32 , q0 │ │ - vrev16.32 q10, q9 │ │ + vpadal.u32 q9, q11 │ │ vqrdmlsh.s , , d22[0] │ │ movs r2, r2 │ │ │ │ 001121b0 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #72 @ 0x48 │ │ @@ -157523,17 +157523,17 @@ │ │ add r0, sp, #4 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r6, [r0, r6] │ │ movs r2, r2 │ │ bkpt 0x00e8 │ │ movs r2, r2 │ │ - b.n 111af6 │ │ + ldmia r1!, {r0, r2, r4, r5, r7} │ │ vrsqrte.f16 d23, d26 │ │ - vrev64.32 q10, q6 │ │ + vsli.64 q9, q0, #56 @ 0x38 │ │ @ instruction: 0xfff7be82 │ │ movs r2, r2 │ │ │ │ 001122a0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -157718,22 +157718,22 @@ │ │ add r0, sp, #304 @ 0x130 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ pop {r4, r5, r6, r7, pc} │ │ movs r2, r2 │ │ movs r4, #3 │ │ - vrshr.u64 d30, d21, #8 │ │ - @ instruction: 0xfff73eb4 │ │ - vqshlu.s64 d28, d28, #55 @ 0x37 │ │ - vrshr.u64 d30, d3, #9 │ │ - @ instruction: 0xfff73e92 │ │ - vqrdmulh.s q10, , d6[0] │ │ - vrshr.u32 q15, , #9 │ │ - vcvt.f32.u32 , q8, #9 │ │ + vqshrun.s64 d28, , #8 │ │ + vsri.32 d18, d24, #9 │ │ + vdup.8 q13, d0[3] │ │ + vqshrun.s64 d28, , #9 │ │ + vsri.32 d18, d6, #9 │ │ + vcvtm.s16.f16 , q5 │ │ + vqshl.u64 q14, , #55 @ 0x37 │ │ + vrsra.u64 q9, q10, #9 │ │ vqdmulh.s , , d26[0] │ │ movs r2, r2 │ │ │ │ 001124b4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -157953,18 +157953,18 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ cbnz r2, 112780 │ │ movs r2, r2 │ │ ldr r2, [pc, #912] @ (112a9c ) │ │ vsri.32 q11, , #8 │ │ - vcvt.f16.u16 d19, d16, #8 │ │ - @ instruction: 0xfff77fd9 │ │ + vsra.u64 d18, d20, #8 │ │ + vsli.32 q11, , #23 │ │ vrecpe.u16 q11, │ │ - vmull.u , d8, d14 │ │ + vsra.u64 d18, d2, #8 │ │ vtbx.8 d27, {d7-d9}, d22 │ │ movs r2, r2 │ │ │ │ 00112724 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -158084,18 +158084,18 @@ │ │ add r0, sp, #172 @ 0xac │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ cbnz r0, 11287c │ │ movs r2, r2 │ │ add r6, pc, #252 @ (adr r6, 112960 ) │ │ vpadal.s32 q13, q6 │ │ - vtbl.8 d19, {d24-d26}, d16 │ │ + vrev64.32 d18, d20 │ │ vcvt.s16.f16 d16, d8 │ │ vpadal.s32 d26, d26 │ │ - @ instruction: 0xfff83a7e │ │ + vrev64.32 d18, d2 │ │ @ instruction: 0xfff7b8d6 │ │ movs r2, r2 │ │ │ │ 0011287c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -158216,20 +158216,20 @@ │ │ b.n 1129b0 │ │ add r0, sp, #172 @ 0xac │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ @ instruction: 0xb81a │ │ movs r2, r2 │ │ - ble.n 112a70 │ │ - vtbl.8 d25, {d7}, d20 │ │ - vtbx.8 d19, {d7-d8}, d2 │ │ + stmia r2!, {r1, r3, r4, r6, r7} │ │ + @ instruction: 0xfff77da8 │ │ + vqrdmlah.s , , d6[0] │ │ vqrdmulh.s , , d3[0] │ │ - vtbl.8 d25, {d8}, d2 │ │ - vtbl.8 d19, {d7-d8}, d16 │ │ + @ instruction: 0xfff87d86 │ │ + @ instruction: 0xfff71ea4 │ │ vqshl.u32 , q12, #23 │ │ movs r2, r2 │ │ │ │ 001129dc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -158499,18 +158499,18 @@ │ │ add r0, sp, #288 @ 0x120 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ @ instruction: 0xb6ba │ │ movs r2, r2 │ │ strh r4, [r3, #44] @ 0x2c │ │ vrev64.32 , q15 │ │ - vpadal.u32 d19, d0 │ │ - vtbx.8 d23, {d7-d9}, d2 │ │ + vmull.u , d8, d4 │ │ + vqrdmlsh.s , , d6[0] │ │ vcvta.s16.f16 , q6 │ │ - vqshlu.s32 , q7, #24 │ │ + vtbx.8 d17, {d24-d27}, d18 │ │ vsri.64 d27, d22, #9 │ │ movs r2, r2 │ │ │ │ 00112cd0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -159222,28 +159222,28 @@ │ │ add r0, sp, #664 @ 0x298 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ sub sp, #448 @ 0x1c0 │ │ movs r2, r2 │ │ str r2, [r2, #80] @ 0x50 │ │ - vqabs.s32 q11, │ │ - @ instruction: 0xfff72fa4 │ │ - @ instruction: 0xfff7ee23 │ │ - vcvt.s16.f16 d22, d17 │ │ - @ instruction: 0xfff72f82 │ │ + vqdmulh.s q10, q12, d7[0] │ │ + vrecpe.f16 d17, d24 │ │ + vcvtm.u16.f16 d29, d23 │ │ + vmull.u q10, d23, d21 │ │ + vrecpe.f16 d17, d6 │ │ vtbl.8 d25, {d7-d10}, d31 │ │ - vqshlu.s64 q11, , #56 @ 0x38 │ │ - vqrdmlsh.s q9, , d16[0] │ │ - @ instruction: 0xfff73ea9 │ │ - vqshlu.s64 q11, , #55 @ 0x37 │ │ - vcvt.u32.f32 d18, d30, #9 │ │ - @ instruction: 0xfff70e01 │ │ - vqshlu.s64 d22, d27, #55 @ 0x37 │ │ - vcvt.u32.f32 d18, d12, #9 │ │ + vmull.u q10, d24, d3 │ │ + vrsqrte.u16 , q10 │ │ + vrecpe.u16 d18, d29 │ │ + vdup.8 q10, d17[3] │ │ + vrsqrte.u16 , q1 │ │ + vcvtm.u16.f16 d31, d5 │ │ + vcvt.f16.u16 d20, d31, #10 │ │ + vrsqrte.u16 d17, d16 │ │ @ instruction: 0xfff7addc │ │ movs r2, r2 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ adds r0, #112 @ 0x70 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ @@ -159524,29 +159524,29 @@ │ │ b.n 11372c │ │ b.n 113732 │ │ add r0, sp, #532 @ 0x214 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r4, sp, #8 │ │ movs r2, r2 │ │ - strb r3, [r1, #0] │ │ + strb r7, [r1, r6] │ │ vcvt.f16.s16 d29, d9 │ │ - vcvt.f16.u16 d18, d12, #10 │ │ - @ instruction: 0xfff7a999 │ │ + vzip.16 d17, d16 │ │ + vcvt.u32.f32 d24, d13, #9 │ │ vcvt.s16.f16 , │ │ - vqrdmulh.s q9, q3, d18[0] │ │ + vqmovn.u32 d17, q11 │ │ vqrdmlsh.s , , d24[0] │ │ @ instruction: 0xfff8d5e7 │ │ - @ instruction: 0xfff62bfa │ │ + vsra.u32 , q15, #10 │ │ vrsqrte.f16 q10, q10 │ │ @ instruction: 0xfff8d5c5 │ │ - @ instruction: 0xfff62bd8 │ │ - vrsra.u64 q11, , #9 │ │ + vsra.u32 , q6, #10 │ │ + vqrshrn.u64 d20, , #9 │ │ vcvt.f16.s16 d29, d27 │ │ - vcvt.f16.u16 d18, d30, #10 │ │ + vzip.16 , q1 │ │ @ instruction: 0xfff7aa76 │ │ movs r2, r2 │ │ │ │ 00113798 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -159800,27 +159800,27 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ add r0, sp, #984 @ 0x3d8 │ │ movs r2, r2 │ │ str r5, [sp, #124] @ 0x7c │ │ vqrdmulh.s q11, q4, d21[0] │ │ - vqshrn.u64 d18, q10, #8 │ │ - vcvt.f16.u16 d26, d13 │ │ + @ instruction: 0xfff80eb8 │ │ + vcvt.f16.u16 d24, d1, #9 │ │ @ instruction: 0xfff76e87 │ │ - @ instruction: 0xfff82a56 │ │ + @ instruction: 0xfff80fda │ │ vsli.32 d25, d6, #23 │ │ vqrdmulh.s q11, q4, d3[0] │ │ - vqshrn.u64 d18, q1, #8 │ │ + @ instruction: 0xfff80e96 │ │ vrshr.u64 q10, q14, #9 │ │ @ instruction: 0xfff86d21 │ │ - @ instruction: 0xfff828f0 │ │ - vcvtn.s16.f16 d22, d11 │ │ + vcvt.f32.u32 q8, q10, #8 │ │ + vcvt.f16.u16 d20, d15 │ │ @ instruction: 0xfff76d87 │ │ - vqrshrn.u64 d18, q3, #8 │ │ + @ instruction: 0xfff80eda │ │ vcvt.u16.f16 d26, d14 │ │ movs r2, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ vpush {d8} │ │ sub sp, #16 │ │ @@ -162201,20 +162201,20 @@ │ │ cmpne r0, #0 │ │ blxne 230900 <__emutls_get_address@@Base+0x3a78> │ │ add r0, sp, #280 @ 0x118 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ str r1, [sp, #424] @ 0x1a8 │ │ movs r2, r2 │ │ - str r5, [sp, #440] @ 0x1b8 │ │ + ldrb r2, [r6, #11] │ │ vcvtn.u16.f16 , q2 │ │ - vtbl.8 d19, {d8}, d3 │ │ - vtbx.8 d30, {d7}, d11 │ │ - vcvt.f32.u32 q8, , #10 │ │ - vtbl.8 d19, {d7}, d19 │ │ + @ instruction: 0xfff81d87 │ │ + vqrdmulh.s q14, , d15[0] │ │ + vrsra.u64 , , #10 │ │ + @ instruction: 0xfff61da7 │ │ vsli.64 , q8, #55 @ 0x37 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ vpush {d8-d9} │ │ subw sp, sp, #2248 @ 0x8c8 │ │ mov ip, r0 │ │ @@ -168335,15 +168335,15 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #116 @ 0x74 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ mov sl, pc │ │ movs r2, r2 │ │ - bvc.n 119bc6 │ │ + pop {r0, r1, r2, r3, r5, r6, r7} │ │ vrintn.f16 q9, q8 │ │ vrshr.u32 d23, d12, #8 │ │ vcvt.f16.f32 d20, q8 │ │ movs r2, r2 │ │ │ │ 00119afc : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -168469,16 +168469,16 @@ │ │ add r0, sp, #60 @ 0x3c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #116 @ 0x74 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ cmp lr, r3 │ │ movs r2, r2 │ │ - bvs.n 119c6a │ │ - vrshr.u64 d30, d12, #10 │ │ + cbnz r5, 119cac │ │ + vtbl.8 d28, {d6}, d16 │ │ vtrn.16 , q1 │ │ vrintx.f16 q10, q3 │ │ movs r2, r2 │ │ │ │ 00119c54 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -168673,16 +168673,16 @@ │ │ add r0, sp, #40 @ 0x28 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ b.n 119f90 │ │ movs r1, r2 │ │ add r6, r7 │ │ movs r2, r2 │ │ - bmi.n 119e7e │ │ - vsli.32 q14, , #22 │ │ + cbnz r1, 119e7a │ │ + vtbx.8 d26, {d22-d24}, d19 │ │ vqrdmlah.s q11, q11, d6[0] │ │ vsri.32 d20, d10, #10 │ │ movs r2, r2 │ │ │ │ 00119e60 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -169102,26 +169102,26 @@ │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ands r6, r3 │ │ movs r2, r2 │ │ ldr r2, [r0, #48] @ 0x30 │ │ - vqrshrun.s64 d31, q2, #10 │ │ + @ instruction: 0xfff6ddd8 │ │ vtbl.8 d22, {d22-d24}, d0 │ │ - vsra.u32 q14, q8, #10 │ │ - @ instruction: 0xfff6f89a │ │ + vqshlu.s64 q13, q10, #54 @ 0x36 │ │ + vcvt.f32.u32 d29, d14, #10 │ │ vtbx.8 d22, {d22-d24}, d6 │ │ vqrdmlsh.s , q11, d4[0] │ │ movs r2, r2 │ │ add r6, pc, #632 @ (adr r6, 11a510 ) │ │ - vtbl.8 d31, {d7-d8}, d18 │ │ + @ instruction: 0xfff7dea6 │ │ vtbx.8 d22, {d6-d9}, d14 │ │ - vdup.16 d30, d29[1] │ │ - vqrshrun.s64 d31, q12, #10 │ │ + vsra.u64 d29, d17, #10 │ │ + @ instruction: 0xfff6ddfc │ │ vtbl.8 d22, {d22-d24}, d20 │ │ vsli.64 , q8, #54 @ 0x36 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ mov.w ip, #0 │ │ cmp r1, #1 │ │ blt.n 11a2ce │ │ @@ -169956,24 +169956,24 @@ │ │ lsls r0, r0, #31 │ │ beq.n 11ab38 │ │ ldr r0, [sp, #40] @ 0x28 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ subs r0, #188 @ 0xbc │ │ movs r2, r2 │ │ - ldrb r4, [r7, r2] │ │ + negs r0, r0 │ │ vcvtp.u16.f16 q9, q2 │ │ vrshr.u64 d22, d0, #8 │ │ vqshl.u32 q8, q7, #22 │ │ vrshr.u32 q9, q15, #8 │ │ vpaddl.s32 q11, q5 │ │ vrintm.f16 q8, q10 │ │ vpaddl.s32 d18, d4 │ │ vsra.u64 q11, q0, #8 │ │ - vtbl.8 d26, {d6-d7}, d2 │ │ + @ instruction: 0xfff68e86 │ │ vqmovn.s32 d18, q8 │ │ vpaddl.s32 q11, q14 │ │ vqshlu.s64 d19, d4, #54 @ 0x36 │ │ movs r2, r2 │ │ │ │ 0011ab74 const&)@@Base>: │ │ push {r4, r6, r7, lr} │ │ @@ -170328,20 +170328,20 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ adds r3, #58 @ 0x3a │ │ movs r2, r2 │ │ - strb r4, [r7, #10] │ │ + ldr r0, [r0, r1] │ │ vshr.u32 , , #9 │ │ @ instruction: 0xfff85e04 │ │ vmovn.i32 d19, q5 │ │ movs r2, r2 │ │ - add r4, pc, #404 @ (adr r4, 11b0c0 , int, void*, unsigned int)@@Base+0x120>) │ │ + ldrh r1, [r5, #14] │ │ vaddl.u , d6, d29 │ │ vqrdmulh.s , q12, d16[0] │ │ vsubw.u q8, q11, d30 │ │ vrev16.32 d17, d7 │ │ @ instruction: 0xfff85eba │ │ Address 0x11af3e is out of bounds. │ │ │ │ @@ -170533,15 +170533,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ adds r0, #246 @ 0xf6 │ │ movs r2, r2 │ │ - strb r6, [r5, #1] │ │ + strb r2, [r6, r7] │ │ @ instruction: 0xfff70e03 │ │ @ instruction: 0xfff85bb6 │ │ @ instruction: 0xfff62fbc │ │ movs r2, r2 │ │ lsls r0, r4, #5 │ │ @ instruction: 0xfff80eb9 │ │ vqdmulh.s , q4, d28[0] │ │ @@ -171080,16 +171080,16 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ cmp r2, #214 @ 0xd6 │ │ movs r2, r2 │ │ - ldmia r0, {r0, r1, r2, r3, r4, r6} │ │ - vtbx.8 d17, {d22-d24}, d10 │ │ + add r5, sp, #908 @ 0x38c │ │ + vmla.i q8, q3, d14[0] │ │ vcvt.f16.s16 , q10 │ │ vtbx.8 d18, {d6-d8}, d20 │ │ movs r2, r2 │ │ │ │ 0011b6a0 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -171316,15 +171316,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ cmp r1, #12 │ │ movs r2, r2 │ │ strb r0, [r6, r2] │ │ - vqdmulh.s , q11, d29[0] │ │ + vrshr.u32 q14, , #10 │ │ vrintn.f16 d21, d12 │ │ vqshrun.s64 d18, q1, #10 │ │ movs r2, r2 │ │ │ │ 0011b8f8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -171679,15 +171679,15 @@ │ │ movs r2, r2 │ │ stmia r0!, {r2, r3, r4, r7} │ │ vrshr.u64 q8, , #9 │ │ vrev32.32 d21, d30 │ │ vtrn.16 d28, d6 │ │ vrshr.u64 q8, , #9 │ │ vrev32.32 d21, d12 │ │ - vqshl.u32 d26, d11, #22 │ │ + @ instruction: 0xfff68c9f │ │ vrshr.u64 d16, d23, #10 │ │ vrev64.32 , q13 │ │ vsri.64 d18, d22, #10 │ │ movs r2, r2 │ │ │ │ 0011bd04 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ @@ -171919,19 +171919,19 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ movs r3, #148 @ 0x94 │ │ movs r2, r2 │ │ - cmp r3, #185 @ 0xb9 │ │ + asrs r5, r7, #4 │ │ vqrdmlsh.s , , d15[0] │ │ @ instruction: 0xfff74d82 │ │ - vshr.u64 d17, d1, #10 │ │ - vcvtn.s16.f16 q8, │ │ + vqshlu.s32 d31, d5, #22 │ │ + vuzp.16 q8, │ │ @ instruction: 0xfff84efa │ │ vzip.16 d18, d8 │ │ movs r2, r2 │ │ │ │ 0011bf90 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -172188,18 +172188,18 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ movs r0, #52 @ 0x34 │ │ movs r2, r2 │ │ - str r5, [r5, r4] │ │ + adds r6, #177 @ 0xb1 │ │ @ instruction: 0xfff7fcf3 │ │ vtbl.8 d20, {d23-d25}, d22 │ │ - vrshr.u64 d25, d6, #10 │ │ + vqshrun.s64 d23, q5, #10 │ │ @ instruction: 0xfff6fe21 │ │ @ instruction: 0xfff74bd4 │ │ @ instruction: 0xfff61eaa │ │ movs r2, r2 │ │ │ │ 0011c26c > const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ @@ -172386,18 +172386,18 @@ │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ subs r0, r5, #0 │ │ movs r2, r2 │ │ - subs r6, r4, r3 │ │ + lsls r2, r5, #1 │ │ vtbx.8 d31, {d23-d25}, d17 │ │ @ instruction: 0xfff74894 │ │ - vtrn.16 d25, d10 │ │ + vcvt.f16.f32 d23, q7 │ │ vcvt.f16.u16 d31, d5, #10 │ │ vtbx.8 d20, {d23-d24}, d8 │ │ @ instruction: 0xfff61c98 │ │ movs r2, r2 │ │ │ │ 0011c480 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -172548,15 +172548,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ adds r2, r3, #0 │ │ movs r2, r2 │ │ - adds r4, #19 │ │ + adds r7, r2, r6 │ │ vrshr.u32 , , #9 │ │ vcvt.f16.u16 q10, q8 │ │ vtbx.8 d17, {d22-d24}, d20 │ │ movs r2, r2 │ │ │ │ 0011c624 : │ │ push {r4, r5, r7, lr} │ │ @@ -172635,16 +172635,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #28] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ subs r2, r7, r1 │ │ movs r2, r2 │ │ - @ instruction: 0xfaf2fff6 │ │ - ldrh r1, [r4, #40] @ 0x28 │ │ + b.n 11c7d4 │ │ + vqmovn.s32 d23, │ │ vqshlu.s32 d20, d14, #22 │ │ vshll.u32 , d14, #22 │ │ movs r2, r2 │ │ │ │ 0011c6f4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -172937,15 +172937,15 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #92] @ 0x5c │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ adds r6, r1, r0 │ │ movs r2, r2 │ │ ble.n 11caf8 │ │ - vrsqrte.u16 , │ │ + vtbx.8 d25, {d7-d9}, d21 │ │ vqmovn.u32 d20, q7 │ │ vqshlu.s64 , q6, #54 @ 0x36 │ │ movs r2, r2 │ │ │ │ 0011ca4c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -173133,15 +173133,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ asrs r2, r4, #20 │ │ movs r2, r2 │ │ blt.n 11cce4 │ │ - vcvtp.u16.f16 d28, d1 │ │ + vtbl.8 d26, {d7}, d5 │ │ vshr.u64 q10, q0, #10 │ │ vsri.64 , q2, #10 │ │ movs r2, r2 │ │ │ │ 0011cc34 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -173447,19 +173447,19 @@ │ │ ldrne r0, [sp, #40] @ 0x28 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ asrs r0, r4, #15 │ │ movs r2, r2 │ │ asrs r0, r6, #9 │ │ movs r2, r2 │ │ - subs r0, #22 │ │ - vrecpe.u16 q10, q4 │ │ + adds r2, r3, #6 │ │ + vtbx.8 d18, {d23-d24}, d12 │ │ vqrdmulh.s , , d6[0] │ │ - @ instruction: 0xfff62adf │ │ - vrecpe.u16 d20, d20 │ │ + vmla.i , q3, d19[0] │ │ + vtbl.8 d18, {d23-d24}, d24 │ │ @ instruction: 0xfff73da2 │ │ vsra.u64 , q5, #10 │ │ movs r2, r2 │ │ │ │ 0011cf84 &, cv::Point_&) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -173567,16 +173567,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ asrs r6, r2, #4 │ │ movs r2, r2 │ │ - cmp r1, #201 @ 0xc9 │ │ - @ instruction: 0xfff71a91 │ │ + lsrs r5, r1, #29 │ │ + vshr.u32 d16, d5, #9 │ │ vcvt.f16.u16 , q5, #9 │ │ vshr.u32 , q7, #10 │ │ movs r2, r2 │ │ │ │ 0011d0ac : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -173749,15 +173749,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsrs r6, r5, #31 │ │ movs r2, r2 │ │ - movs r7, #221 @ 0xdd │ │ + lsrs r1, r4, #21 │ │ vcvt.u32.f32 , , #9 │ │ vtbx.8 d19, {d7-d9}, d30 │ │ vcvt.f32.u32 q8, q10, #10 │ │ movs r2, r2 │ │ │ │ 0011d298 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -174034,27 +174034,27 @@ │ │ b.n 11d578 │ │ add r0, sp, #16 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsrs r6, r7, #23 │ │ movs r2, r2 │ │ - movs r5, #71 @ 0x47 │ │ + lsrs r3, r1, #11 │ │ vtbl.8 d24, {d23-d26}, d23 │ │ vqshrun.s64 d19, q2, #9 │ │ vrintm.f16 d30, d27 │ │ vtbx.8 d24, {d7-d10}, d19 │ │ vqshl.u64 , q0, #55 @ 0x37 │ │ vrintm.f16 d25, d18 │ │ vtbx.8 d24, {d7-d10}, d1 │ │ vcvt.u16.f16 d19, d30 │ │ @ instruction: 0xfff6ced9 │ │ @ instruction: 0xfff78b1f │ │ vcvt.u16.f16 d19, d12 │ │ - @ instruction: 0xfff61edb │ │ + vsri.32 q8, , #10 │ │ vtbl.8 d24, {d23-d26}, d5 │ │ vqshl.u64 , q9, #55 @ 0x37 │ │ vcvt.f16.u16 d16, d6, #10 │ │ movs r2, r2 │ │ │ │ 0011d5c8 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -174330,24 +174330,24 @@ │ │ lsrs r4, r1, #11 │ │ movs r2, r2 │ │ lsrs r4, r2, #5 │ │ movs r2, r2 │ │ bl fffef886 <__cxa_new_handler@@Base+0xffdabc96> │ │ ldrh r3, [r7, #2] │ │ vrsqrte.u16 , q12 │ │ - vtbl.8 d24, {d22-d25}, d23 │ │ + vuzp.16 d23, d27 │ │ vqshrun.s64 d24, , #10 │ │ vrsqrte.u16 d19, d18 │ │ vrsra.u64 d27, d15, #10 │ │ vtbx.8 d24, {d23}, d21 │ │ vsli.32 , q1, #23 │ │ vtbx.8 d24, {d22-d25}, d31 │ │ vqrshrun.s64 d24, , #9 │ │ vrsqrte.u16 , q3 │ │ - vdup.16 q12, d6[1] │ │ + vzip.16 , q5 │ │ vtbx.8 d24, {d22}, d3 │ │ vsli.32 d19, d16, #23 │ │ @ instruction: 0xfff6b368 │ │ @ instruction: 0xfff7889f │ │ vrecpe.f16 d19, d12 │ │ Address 0x11d8da is out of bounds. │ │ │ │ @@ -174438,15 +174438,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsls r0, r0, #31 │ │ movs r2, r2 │ │ - movs r0, #180 @ 0xb4 │ │ + lsls r0, r7, #24 │ │ vqshlu.s64 d24, d31, #55 @ 0x37 │ │ vcvtm.s16.f16 d19, d28 │ │ vqshl.u32 d16, d16, #22 │ │ movs r2, r2 │ │ │ │ 0011d9d8 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -174545,15 +174545,15 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #48] @ 0x30 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsls r0, r0, #27 │ │ movs r2, r2 │ │ - cbz r4, 11db5c │ │ + ldr r1, [sp, #480] @ 0x1e0 │ │ vqrdmulh.s , q11, d1[0] │ │ vrshr.u32 d19, d16, #9 │ │ vqshlu.s32 d16, d20, #22 │ │ movs r2, r2 │ │ │ │ 0011daec : │ │ push {r7, lr} │ │ @@ -174854,22 +174854,22 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsls r2, r2, #18 │ │ movs r2, r2 │ │ str r3, [sp, #732] @ 0x2dc │ │ - vqrdmulh.s q8, , d22[0] │ │ - vcvt.u32.f32 d18, d12, #9 │ │ - vuzp.16 q8, q13 │ │ - vqrdmulh.s q8, , d2[0] │ │ - @ instruction: 0xfff72ef8 │ │ + vcvtp.u16.f16 , q13 │ │ + vcvt.u32.f32 d18, d12, #10 │ │ + vrintm.f16 q15, q15 │ │ + vqmovn.u32 d31, q3 │ │ + @ instruction: 0xfff62ef8 │ │ vzip.16 , │ │ - @ instruction: 0xfff70d9c │ │ - vcvt.u32.f32 q9, q1, #9 │ │ + vcvtm.s16.f16 d31, d16 │ │ + vcvt.u32.f32 q9, q1, #10 │ │ @ instruction: 0xfff6036a │ │ movs r2, r2 │ │ ldr r7, [sp, #1008] @ 0x3f0 │ │ movs r1, r2 │ │ add r0, pc, #56 @ (adr r0, 11de74 ) │ │ movs r1, r2 │ │ ldr r7, [sp, #976] @ 0x3d0 │ │ @@ -175140,25 +175140,25 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsls r2, r3, #9 │ │ movs r2, r2 │ │ str r0, [sp, #852] @ 0x354 │ │ - vtbl.8 d16, {d23-d25}, d4 │ │ - vcvt.f16.u16 d18, d26, #9 │ │ - @ instruction: 0xfff6fe88 │ │ - vtbx.8 d16, {d6-d8}, d16 │ │ - vcvt.f16.u16 d18, d6, #9 │ │ - vshll.i16 , d10, #16 │ │ - vshll.u32 q8, d28, #22 │ │ - @ instruction: 0xfff72bf2 │ │ + vcvta.s16.f16 d31, d8 │ │ + vcvt.f16.u16 d18, d26, #10 │ │ + vrintn.f16 d30, d12 │ │ + vqrdmlsh.s q15, q11, d20[0] │ │ + vcvt.f16.u16 d18, d6, #10 │ │ + vtbl.8 d21, {d22}, d14 │ │ + vqrdmlsh.s q15, q11, d0[0] │ │ + @ instruction: 0xfff62bf2 │ │ @ instruction: 0xfff64fbe │ │ - vtbx.8 d16, {d7-d10}, d30 │ │ - @ instruction: 0xfff72d24 │ │ + vshr.u64 , q9, #9 │ │ + @ instruction: 0xfff62d24 │ │ vtrn.16 d16, d0 │ │ movs r2, r2 │ │ ldr r5, [sp, #408] @ 0x198 │ │ movs r1, r2 │ │ ldr r5, [sp, #480] @ 0x1e0 │ │ movs r1, r2 │ │ ldr r5, [sp, #552] @ 0x228 │ │ @@ -175307,15 +175307,15 @@ │ │ beq.n 11e2de │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ vqadd.u8 d0, d4, d1 │ │ ldcl 15, cr15, [r6], #988 @ 0x3dc │ │ - @ instruction: 0xb8da │ │ + ldr r6, [sp, #376] @ 0x178 │ │ vtbx.8 d18, {d22-d24}, d14 │ │ @ instruction: 0xfff6fdf4 │ │ movs r1, r2 │ │ mov r0, r1 │ │ cmp r1, #0 │ │ it ne │ │ movne r0, #1 │ │ @@ -175399,18 +175399,18 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldc2 0, cr0, [ip, #68] @ 0x44 │ │ add r7, pc, #984 @ (adr r7, 11e7a0 *)@@Base+0x298>) │ │ - vtbx.8 d25, {d7-d10}, d29 │ │ + vshr.u64 q12, , #9 │ │ vqrshrn.u64 d18, q1, #10 │ │ - vrsra.u32 q14, q1, #10 │ │ - vtbx.8 d25, {d6-d9}, d11 │ │ + @ instruction: 0xfff6a8d6 │ │ + vtrn.16 q12, │ │ vqshrn.u64 d18, q8, #10 │ │ vqrdmulh.s , q3, d30[0] │ │ movs r1, r2 │ │ ldc2l 0, cr0, [r2, #-68] @ 0xffffffbc │ │ │ │ 0011e3e4 : │ │ push {r4, r5, r7, lr} │ │ @@ -175517,17 +175517,17 @@ │ │ ldrb.w r0, [sp, #16] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #24] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ stc2l 0, cr0, [lr], #-68 @ 0xffffffbc │ │ - lsls r1, r6, #24 │ │ - vsli.32 , q15, #23 │ │ - vrshr.u32 q9, , #9 │ │ + @ instruction: 0xebb5fff6 │ │ + @ instruction: 0xfb02fff6 │ │ + lsls r7, r6, #31 │ │ @ instruction: 0xfff7fbfe │ │ movs r1, r2 │ │ │ │ 0011e508 *)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -175844,17 +175844,17 @@ │ │ ldr.w r0, [fp, #48] @ 0x30 │ │ subs r2, #1 │ │ muls r0, r2 │ │ ldr r2, [r5, #44] @ 0x2c │ │ mul.w ip, r0, r2 │ │ b.n 11e8d4 *)@@Base+0x3cc> │ │ nop │ │ - subs r4, #57 @ 0x39 │ │ - vqshrn.u64 d26, , #9 │ │ - vsra.u64 q9, , #10 │ │ + movs r1, #189 @ 0xbd │ │ + vqrdmlah.s q12, , d3[0] │ │ + vrint?.f16 q8, │ │ vcvta.s16.f16 , │ │ lsrs r0, r0, #16 │ │ ldr r4, [sp, #12] │ │ ldr.w r0, [sl] │ │ ldrd r2, r1, [r1, #4] │ │ add r4, ip │ │ mla r1, r0, r1, r4 │ │ @@ -176052,25 +176052,25 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #224] @ 0xe0 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ @ instruction: 0xfb8e0011 │ │ @ instruction: 0xf6bc0011 │ │ ldrb r6, [r7, #6] │ │ - vsri.32 d26, d17, #9 │ │ - vqdmulh.s , q11, d15[0] │ │ - @ instruction: 0xfff7699d │ │ - vqrdmulh.s , q3, d25[0] │ │ - @ instruction: 0xfff71cf1 │ │ - vshr.u32 d17, d19, #9 │ │ - @ instruction: 0xfff71d89 │ │ - vcvt.u16.f16 d17, d1, #9 │ │ - vrsqrte.u16 , q13 │ │ - vsri.64 d26, d3, #10 │ │ - vcvt.u16.f16 d17, d17, #10 │ │ + @ instruction: 0xfff789b5 │ │ + vrshr.u32 q8, , #10 │ │ + @ instruction: 0xfff74f21 │ │ + vqmovn.u32 d16, │ │ + vrshr.u32 q8, , #9 │ │ + vsli.64 d31, d23, #55 @ 0x37 │ │ + vshll.i16 q8, d13, #16 │ │ + vrshr.u64 d16, d5, #9 │ │ + vtbx.8 d23, {d7-d9}, d30 │ │ + vshll.u32 q12, d7, #22 │ │ + vrshr.u64 d16, d21, #10 │ │ Address 0x11eb16 is out of bounds. │ │ │ │ │ │ 0011eb18 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -176196,19 +176196,19 @@ │ │ b.n 11ec54 │ │ add r0, sp, #84 @ 0x54 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ sbcs.w r0, lr, #9502720 @ 0x910000 │ │ bcc.n 11ec76 │ │ - vrsqrte.f16 , │ │ - vtbl.8 d17, {d6-d9}, d19 │ │ - vqrdmlah.s q13, , d27[0] │ │ - vrintz.f16 , │ │ - vtbx.8 d17, {d6-d9}, d3 │ │ + vtbx.8 d27, {d7-d10}, d9 │ │ + vtrn.16 d16, d23 │ │ + vrecpe.u16 , │ │ + vtbx.8 d27, {d6-d9}, d25 │ │ + vtrn.16 q8, │ │ vrsqrte.u16 , q6 │ │ movs r1, r2 │ │ │ │ 0011ec80 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -176337,20 +176337,20 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #76 @ 0x4c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ands.w r0, r6, #9502720 @ 0x910000 │ │ bne.n 11ed12 │ │ - vcvt.u16.f16 q13, q15, #9 │ │ - vtbx.8 d17, {d22-d23}, d1 │ │ - vcvtn.u16.f16 d30, d17 │ │ - @ instruction: 0xfff7ad9e │ │ - vtbx.8 d17, {d22-d23}, d17 │ │ - vcvtm.s16.f16 , q13 │ │ + vcvtm.s16.f16 d25, d2 │ │ + vqrdmlsh.s , q3, d5[0] │ │ + vzip.16 d30, d17 │ │ + vcvtm.s16.f16 d25, d18 │ │ + vqrdmlsh.s , q3, d21[0] │ │ + @ instruction: 0xfff6f36a │ │ movs r1, r2 │ │ │ │ 0011ede0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #120 @ 0x78 │ │ @@ -176543,16 +176543,16 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #100 @ 0x64 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ sub.w r0, r6, #17 │ │ add r1, sp, #184 @ 0xb8 │ │ vrshr.u64 d28, d13, #9 │ │ - vqshl.u64 , , #55 @ 0x37 │ │ - vsra.u32 d31, d2, #9 │ │ + @ instruction: 0xfff7fd81 │ │ + vsra.u32 d31, d2, #10 │ │ movs r1, r2 │ │ │ │ 0011efe4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #88 @ 0x58 │ │ @@ -176713,18 +176713,18 @@ │ │ b.n 11f170 │ │ add r0, sp, #156 @ 0x9c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #212 @ 0xd4 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bics.w r0, r6, #17 │ │ - @ instruction: 0xb641 │ │ + ldr r3, [sp, #788] @ 0x314 │ │ @ instruction: 0xfff61cbd │ │ - vrintm.f16 d17, d7 │ │ - vcvt.u32.f32 q15, q9, #9 │ │ + vdup.16 d31, d11[1] │ │ + vcvt.u32.f32 q15, q9, #10 │ │ movs r1, r2 │ │ │ │ 0011f194 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #160 @ 0xa0 │ │ @@ -176879,24 +176879,24 @@ │ │ b.n 11f310 │ │ add r0, sp, #44 @ 0x2c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #100 @ 0x64 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ mrc 0, 7, r0, cr12, cr1, {0} │ │ - udf #98 @ 0x62 │ │ - vshr.u32 q9, q11, #10 │ │ - vrecpe.u16 , │ │ - vcvt.u32.f32 , q10, #9 │ │ - vshr.u64 d18, d8, #10 │ │ - vrsqrte.u16 d17, d5 │ │ - vtbx.8 d25, {d7-d8}, d6 │ │ - vsra.u32 d18, d12, #9 │ │ - vrecpe.f16 d17, d9 │ │ - @ instruction: 0xfff7ee0e │ │ + stmia r3!, {r1, r2, r5, r6, r7} │ │ + vsli.64 q8, q13, #54 @ 0x36 │ │ + vtbx.8 d31, {d23-d24}, d23 │ │ + vsri.64 q11, q12, #10 │ │ + vqshlu.s32 d16, d12, #22 │ │ + vtbl.8 d31, {d7-d9}, d9 │ │ + vtbx.8 d25, {d6-d7}, d6 │ │ + vcvt.f16.u16 d16, d16 │ │ + vtbl.8 d31, {d23-d25}, d13 │ │ + @ instruction: 0xfff6ee0e │ │ movs r1, r2 │ │ bmi.n 11f2f8 │ │ bmi.n 11f2fa │ │ │ │ 0011f350 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -177106,16 +177106,16 @@ │ │ movs r0, r0 │ │ movs r3, r0 │ │ ... │ │ subs r4, #176 @ 0xb0 │ │ ldc 0, cr0, [lr, #-68]! @ 0xffffffbc │ │ sbcs.w r0, ip, r1, lsr #32 │ │ ldrb r2, [r1, #16] │ │ - vcvta.s16.f16 q14, │ │ - vsra.u64 , , #10 │ │ + vrsqrte.f16 q13, │ │ + vqshl.u32 , , #22 │ │ Address 0x11f5ba is out of bounds. │ │ │ │ │ │ 0011f5bc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -177328,27 +177328,27 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #100 @ 0x64 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #156 @ 0x9c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ @ instruction: 0xead40011 │ │ - stmdb sp, {r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ - subs r1, #113 @ 0x71 │ │ - vcvtn.s16.f16 d17, d7 │ │ - vqrdmlsh.s q13, , d24[0] │ │ + ldmia r6!, {r0, r4, r7} │ │ + vqrshrn.u64 d19, , #10 │ │ + vcvt.f16.u16 d31, d11 │ │ + vrinta.f16 , q14 │ │ vtbx.8 d19, {d6}, d17 │ │ - @ instruction: 0xfff70ff7 │ │ - vrecpe.u16 , q12 │ │ + vsli.32 , , #23 │ │ + vtbx.8 d29, {d22-d23}, d28 │ │ vtbx.8 d19, {d22}, d17 │ │ - vshr.u32 , , #9 │ │ - vrshr.u64 q13, , #9 │ │ + vsli.64 , , #55 @ 0x37 │ │ + vtbx.8 d24, {d6}, d17 │ │ vqshrun.s64 d19, , #10 │ │ - @ instruction: 0xfff70fd5 │ │ - vtbl.8 d30, {d23-d24}, d0 │ │ + vsli.32 , , #23 │ │ + vtbl.8 d30, {d22-d23}, d0 │ │ movs r1, r2 │ │ │ │ 0011f810 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #292 @ 0x124 │ │ @@ -177596,28 +177596,28 @@ │ │ add r0, sp, #232 @ 0xe8 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ stmia.w r0, {r0, r4} │ │ strb r1, [r3, #31] │ │ vrsra.u64 d17, d26, #9 │ │ - vcvt.u16.f16 q8, , #10 │ │ - vrshr.u32 q10, , #9 │ │ + vrshr.u64 , , #10 │ │ + vrshr.u32 q10, , #10 │ │ vrsra.u64 d17, d8, #9 │ │ - vcvt.u16.f16 q8, , #10 │ │ - vcvt.u16.f16 d20, d3 │ │ + vrshr.u64 , , #10 │ │ + @ instruction: 0xfff62d07 │ │ vrsra.u32 , q11, #10 │ │ - vcvt.u16.f16 d16, d17, #10 │ │ - vrecpe.f16 d28, d4 │ │ + vrshr.u64 d31, d21, #10 │ │ + vrinta.f16 d28, d4 │ │ vrsra.u32 , q2, #9 │ │ - @ instruction: 0xfff60d0f │ │ - vsli.32 q12, , #23 │ │ + vrshr.u64 d31, d3, #10 │ │ + vtbl.8 d22, {d6-d9}, d1 │ │ vrsra.u64 , q6, #10 │ │ - @ instruction: 0xfff60d97 │ │ - vcvt.s16.f16 d30, d18 │ │ + vrsra.u32 d31, d11, #10 │ │ + vcvt.f32.f16 q15, d18 │ │ movs r1, r2 │ │ │ │ 0011fadc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #24 │ │ @@ -183561,16 +183561,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #32] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r7, pc, #632 @ (adr r7, 123c50 ) │ │ movs r1, r2 │ │ lsrs r4, r6, #27 │ │ - vtbl.8 d19, {d7-d8}, d21 │ │ - vsra.u64 d27, d23, #10 │ │ + @ instruction: 0xfff71ea9 │ │ + vqshl.u32 d25, d27, #22 │ │ vcvt.f32.f16 q13, d26 │ │ movs r1, r2 │ │ │ │ 001239e8 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -183649,16 +183649,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #28] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r6, pc, #696 @ (adr r6, 123d84 ) │ │ movs r1, r2 │ │ str r5, [sp, #348] @ 0x15c │ │ - vqshrun.s64 d19, , #9 │ │ - vtrn.16 , │ │ + @ instruction: 0xfff71dbb │ │ + vcvt.bf16.f32 d25, │ │ vqshlu.s32 d26, d28, #22 │ │ movs r1, r2 │ │ │ │ 00123adc const&, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -183737,16 +183737,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #28] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r5, pc, #744 @ (adr r5, 123ea8 ) │ │ movs r1, r2 │ │ str r4, [sp, #396] @ 0x18c │ │ - vcvt.s16.f16 , │ │ - @ instruction: 0xfff6afd5 │ │ + vqdmulh.s , , d7[0] │ │ + vsli.32 , , #22 │ │ vrinta.f16 q13, q4 │ │ movs r1, r2 │ │ │ │ 00123bd0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -183898,16 +183898,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ add r4, pc, #72 @ (adr r4, 123dc0 const&)@@Base+0x38>) │ │ movs r1, r2 │ │ str r2, [sp, #700] @ 0x2bc │ │ - vrsqrte.f16 d19, d15 │ │ - @ instruction: 0xfff6ae21 │ │ + @ instruction: 0xfff71b13 │ │ + vsubw.u , q11, d21 │ │ vrsra.u64 d26, d4, #10 │ │ movs r1, r2 │ │ │ │ 00123d88 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -184089,16 +184089,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #32] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r1, pc, #968 @ (adr r1, 124354 ) │ │ movs r1, r2 │ │ lsrs r0, r0, #5 │ │ - vrsra.u32 , , #9 │ │ - vdup.16 d26, d3[1] │ │ + @ instruction: 0xfff718f5 │ │ + vzip.16 d25, d7 │ │ vsra.u32 q13, q11, #10 │ │ movs r1, r2 │ │ │ │ 00123f9c const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -184186,16 +184186,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #68] @ 0x44 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r0, pc, #1000 @ (adr r0, 124484 const&, cv::MatExpr const&)@@Base+0x3c>) │ │ movs r1, r2 │ │ ldrh r7, [r0, #60] @ 0x3c │ │ - vcvtp.s16.f16 , │ │ - @ instruction: 0xfff6aaf9 │ │ + vcvt.u16.f16 , │ │ + vshr.u32 , , #10 │ │ vmla.i q13, q3, d28[0] │ │ movs r1, r2 │ │ │ │ 001240ac const&, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -184274,16 +184274,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #28] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r7, [sp, #936] @ 0x3a8 │ │ movs r1, r2 │ │ ldrh r3, [r2, #52] @ 0x34 │ │ - vsra.u32 , , #9 │ │ - vtbl.8 d26, {d6-d8}, d5 │ │ + vqshlu.s64 , , #55 @ 0x37 │ │ + @ instruction: 0xfff68f89 │ │ vcvt.u32.f32 , q12, #10 │ │ movs r1, r2 │ │ │ │ 001241a0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -184369,16 +184369,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r6, [sp, #984] @ 0x3d8 │ │ movs r1, r2 │ │ ldrh r3, [r2, #44] @ 0x2c │ │ - vshr.u32 , , #9 │ │ - vtbl.8 d26, {d6-d7}, d5 │ │ + vsli.64 , , #55 @ 0x37 │ │ + @ instruction: 0xfff68e89 │ │ vcvt.f32.u32 , q12, #10 │ │ movs r1, r2 │ │ │ │ 001242a4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -184464,16 +184464,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r5, [sp, #968] @ 0x3c8 │ │ movs r1, r2 │ │ ldrh r7, [r1, #36] @ 0x24 │ │ - vqrdmlsh.s q9, , d31[0] │ │ - vtbl.8 d26, {d6}, d1 │ │ + vsri.64 , , #9 │ │ + @ instruction: 0xfff68d85 │ │ vcvt.u16.f16 , q10, #10 │ │ movs r1, r2 │ │ │ │ 001243a8 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -184684,16 +184684,16 @@ │ │ ldr r0, [sp, #68] @ 0x44 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r3, [sp, #576] @ 0x240 │ │ movs r1, r2 │ │ ldrh r1, [r5, #16] │ │ - @ instruction: 0xfff72d09 │ │ - vsli.64 d26, d11, #54 @ 0x36 │ │ + vcvtp.u16.f16 d17, d13 │ │ + @ instruction: 0xfff68b1f │ │ @ instruction: 0xfff69b12 │ │ movs r1, r2 │ │ │ │ 0012460c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -184830,16 +184830,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #36] @ 0x24 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r1, [sp, #1000] @ 0x3e8 │ │ movs r1, r2 │ │ lsls r6, r1, #5 │ │ - @ instruction: 0xfff72b7f │ │ - vsri.32 d26, d1, #10 │ │ + vcvtn.s16.f16 d17, d3 │ │ + @ instruction: 0xfff68995 │ │ vtbl.8 d25, {d22-d23}, d4 │ │ movs r1, r2 │ │ │ │ 00124794 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -184928,16 +184928,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #68] @ 0x44 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #1000] @ 0x3e8 │ │ movs r1, r2 │ │ strh r7, [r1, #60] @ 0x3c │ │ - vtbx.8 d18, {d7-d9}, d31 │ │ - vshll.i16 q13, d1, #16 │ │ + @ instruction: 0xfff70ff3 │ │ + vtbl.8 d24, {d22}, d5 │ │ vqrshrun.s64 d25, q15, #10 │ │ movs r1, r2 │ │ │ │ 001248a4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -185027,16 +185027,16 @@ │ │ ldr r0, [sp, #68] @ 0x44 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ str r7, [sp, #928] @ 0x3a0 │ │ movs r1, r2 │ │ strh r5, [r7, #50] @ 0x32 │ │ - vqrshrn.u64 d18, , #9 │ │ - vzip.16 q13, │ │ + vqrdmlah.s q8, , d17[0] │ │ + vqshl.u32 q12, , #22 │ │ vrint?.f16 , q14 │ │ movs r1, r2 │ │ │ │ 001249b8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -185188,16 +185188,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ str r6, [sp, #168] @ 0xa8 │ │ movs r1, r2 │ │ strh r7, [r0, #38] @ 0x26 │ │ - vcvt.u16.f16 d18, d23 │ │ - vshr.u32 d26, d25, #10 │ │ + @ instruction: 0xfff70d2b │ │ + vsli.64 d24, d29, #54 @ 0x36 │ │ vrintz.f16 d25, d28 │ │ movs r1, r2 │ │ │ │ 00124b70 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -185377,16 +185377,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ str r3, [sp, #1016] @ 0x3f8 │ │ movs r1, r2 │ │ @ instruction: 0xfb64fff6 │ │ - movs r5, #149 @ 0x95 │ │ - @ instruction: 0xfff69e27 │ │ + lsrs r1, r3, #12 │ │ + vsubw.u q12, q11, d27 │ │ vrsra.u64 d25, d10, #10 │ │ movs r1, r2 │ │ │ │ 00124d78 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -185477,16 +185477,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #68] @ 0x44 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ str r3, [sp, #88] @ 0x58 │ │ movs r1, r2 │ │ strh r3, [r4, #12] │ │ - vrsqrte.u16 d18, d3 │ │ - vcvt.u16.f16 d25, d5, #10 │ │ + vtbl.8 d16, {d7-d9}, d7 │ │ + vrshr.u64 d24, d9, #10 │ │ vrshr.u64 d25, d2, #10 │ │ movs r1, r2 │ │ │ │ 00124e90 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -185567,16 +185567,16 @@ │ │ ldr r0, [sp, #20] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ str r2, [sp, #0] │ │ movs r1, r2 │ │ strh r5, [r5, #4] │ │ - vcvtm.u16.f16 d18, d13 │ │ - vcvt.f16.u16 d25, d15, #10 │ │ + vqshrn.u64 d16, , #9 │ │ + vzip.16 d24, d19 │ │ vsra.u64 d25, d6, #10 │ │ movs r1, r2 │ │ │ │ 00124f88 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -185735,16 +185735,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ str r0, [sp, #296] @ 0x128 │ │ movs r1, r2 │ │ ldrb r3, [r3, #27] │ │ - vsra.u64 d18, d27, #9 │ │ - vtbx.8 d25, {d6-d8}, d13 │ │ + vqshl.u32 d16, d31, #23 │ │ + @ instruction: 0xfff67fd1 │ │ vqrdmlsh.s q12, q11, d0[0] │ │ movs r1, r2 │ │ │ │ 0012515c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -185929,16 +185929,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrh r6, [r6, #46] @ 0x2e │ │ movs r1, r2 │ │ bl ffe8c358 <__cxa_new_handler@@Base+0xffc48768> │ │ - subs r7, r2, #6 │ │ - vtbl.8 d25, {d6}, d25 │ │ + lsls r3, r3, #20 │ │ + @ instruction: 0xfff67dad │ │ @ instruction: 0xfff68d9c │ │ movs r1, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #288 @ 0x120 │ │ mov r5, r0 │ │ @@ -186111,16 +186111,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrh r6, [r7, #30] │ │ movs r1, r2 │ │ ldrb r3, [r7, #10] │ │ - @ instruction: 0xfff71d9b │ │ - vcvt.f16.f32 d25, │ │ + vrsra.u32 d16, d15, #9 │ │ + @ instruction: 0xfff67bb1 │ │ vtbl.8 d24, {d22-d25}, d20 │ │ movs r1, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ sub sp, #344 @ 0x158 │ │ mov r5, r0 │ │ @@ -186297,16 +186297,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrh r4, [r5, #14] │ │ movs r1, r2 │ │ ldrb r1, [r5, #2] │ │ - vtbl.8 d17, {d23-d26}, d9 │ │ - vsri.32 d25, d11, #10 │ │ + vcvtn.s16.f16 d16, d13 │ │ + @ instruction: 0xfff6799f │ │ @ instruction: 0xfff68992 │ │ movs r1, r2 │ │ │ │ 00125784 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -186378,16 +186378,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrh r2, [r2, #8] │ │ movs r1, r2 │ │ bl 1a883c , cv::_OutputArray const&)@@Base+0x454> │ │ - subs r3, r6, r2 │ │ - @ instruction: 0xfff69345 │ │ + movs r7, r6 │ │ + vtbx.8 d23, {d22}, d9 │ │ @ instruction: 0xfff688b8 │ │ movs r1, r2 │ │ │ │ 0012585c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -186460,16 +186460,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrh r6, [r6, #0] │ │ movs r1, r2 │ │ strb r3, [r6, #27] │ │ - @ instruction: 0xfff719d3 │ │ - vqmovun.s32 d25, │ │ + vcvt.u32.f32 , , #9 │ │ + vneg.f16 , │ │ vqshl.u64 q12, q6, #54 @ 0x36 │ │ movs r1, r2 │ │ │ │ 0012593c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -186541,16 +186541,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strh r4, [r2, #58] @ 0x3a │ │ movs r1, r2 │ │ strb r1, [r2, #24] │ │ - @ instruction: 0xfff718f1 │ │ - vzip.16 d25, d3 │ │ + vcvt.f32.u32 , , #9 │ │ + vabs.f16 d23, d7 │ │ vqshlu.s64 q12, q13, #54 @ 0x36 │ │ movs r1, r2 │ │ │ │ 00125a1c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -186622,16 +186622,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strh r2, [r7, #50] @ 0x32 │ │ movs r1, r2 │ │ stcl 15, cr15, [sl, #984]! @ 0x3d8 │ │ - adds r3, r3, r0 │ │ - vtrn.16 d25, d29 │ │ + ldc2 15, cr15, [pc, #980] @ 125ec0 │ │ + strb r1, [r6, #24] │ │ vcvt.f16.f32 d24, q8 │ │ movs r1, r2 │ │ │ │ 00125af4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -186704,16 +186704,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strh r6, [r3, #44] @ 0x2c │ │ movs r1, r2 │ │ strb r3, [r3, #17] │ │ - vqshl.u32 d17, d27, #23 │ │ - vqrdmlsh.s q12, q11, d13[0] │ │ + @ instruction: 0xfff7fcbf │ │ + vsli.32 , , #21 │ │ vrinta.f16 q12, q2 │ │ movs r1, r2 │ │ │ │ 00125bd4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -186785,16 +186785,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strh r4, [r7, #36] @ 0x24 │ │ movs r1, r2 │ │ strb r1, [r7, #13] │ │ - vqshlu.s32 , , #23 │ │ - vqrdmlah.s q12, q11, d27[0] │ │ + @ instruction: 0xfff7fbdd │ │ + vcgt.f16 , , #0 │ │ vrintn.f16 q12, q9 │ │ movs r1, r2 │ │ │ │ 00125cb4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -186866,16 +186866,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strh r2, [r4, #30] │ │ movs r1, r2 │ │ @ instruction: 0xeb52fff6 │ │ - asrs r3, r0, #22 │ │ - vcvt.f32.u32 d24, d5, #10 │ │ + @ instruction: 0xfb07fff5 │ │ + strb r1, [r3, #14] │ │ vsubw.u q12, q11, d8 │ │ movs r1, r2 │ │ │ │ 00125d8c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -186948,16 +186948,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strh r6, [r0, #24] │ │ movs r1, r2 │ │ strb r3, [r0, #7] │ │ - vrsqrte.u16 d17, d19 │ │ - vcvt.u16.f16 d24, d21, #10 │ │ + vtbl.8 d31, {d7-d9}, d23 │ │ + vrshr.u64 d23, d25, #11 │ │ vqmovn.s32 d24, q14 │ │ movs r1, r2 │ │ │ │ 00125e6c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -187029,16 +187029,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strh r4, [r4, #16] │ │ movs r1, r2 │ │ strb r1, [r4, #3] │ │ - vcvtm.u16.f16 , │ │ - vcvt.f16.u16 q12, , #10 │ │ + vtbx.8 d31, {d7-d8}, d5 │ │ + vsra.u64 , , #11 │ │ vzip.16 q12, q5 │ │ movs r1, r2 │ │ │ │ 00125f4c =(cv::Mat const&, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -187110,16 +187110,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strh r2, [r1, #10] │ │ movs r1, r2 │ │ ldmia.w sl!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ - asrs r3, r5, #11 │ │ - @ instruction: 0xfff68b7d │ │ + str??.w pc, [pc, #-4085] @ 125027 │ │ + strb r1, [r0, #4] │ │ vshr.u64 q12, q8, #10 │ │ movs r1, r2 │ │ │ │ 00126024 =(cv::Mat const&, double)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -187192,16 +187192,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strh r6, [r5, #2] │ │ movs r1, r2 │ │ ldr r3, [r5, #112] @ 0x70 │ │ - vcvtp.s16.f16 d17, d11 │ │ - @ instruction: 0xfff68a9d │ │ + vcvt.u16.f16 d31, d15 │ │ + vcgt.s16 d23, d17, #0 │ │ vshr.u32 d24, d4, #10 │ │ movs r1, r2 │ │ │ │ 00126104 =(double, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -187273,16 +187273,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrb r4, [r1, #30] │ │ movs r1, r2 │ │ ldr r1, [r1, #100] @ 0x64 │ │ - vcvtn.s16.f16 d17, d25 │ │ - @ instruction: 0xfff689bb │ │ + vcvt.f16.u16 d31, d29 │ │ + vcvt.u32.f32 d22, d31, #11 │ │ vcvt.u32.f32 d23, d18, #10 │ │ movs r1, r2 │ │ │ │ 001261e4 (cv::Mat const&, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -187354,16 +187354,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrb r2, [r6, #26] │ │ movs r1, r2 │ │ b.n 125ef4 │ │ - vshr.u32 , , #10 │ │ - vtbx.8 d24, {d22}, d21 │ │ + vsli.64 , , #54 @ 0x36 │ │ + vqrdmlah.s q11, , d25[0] │ │ vcvt.f32.u32 , q4, #10 │ │ movs r1, r2 │ │ │ │ 001262bc (cv::Mat const&, double)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -187436,16 +187436,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrb r6, [r2, #23] │ │ movs r1, r2 │ │ ldr r3, [r2, #72] @ 0x48 │ │ - vcvt.u32.f32 q8, , #9 │ │ - vtbl.8 d24, {d6}, d5 │ │ + vsri.64 , , #9 │ │ + @ instruction: 0xfff56d89 │ │ vcvt.u16.f16 , q14, #10 │ │ movs r1, r2 │ │ │ │ 0012639c (double, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -187517,16 +187517,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrb r4, [r6, #19] │ │ movs r1, r2 │ │ ldr r1, [r6, #56] @ 0x38 │ │ - @ instruction: 0xfff70e91 │ │ - vcvt.f32.f16 q12, d19 │ │ + vsri.32 d31, d5, #9 │ │ + vmull.u q11, d21, d23 │ │ @ instruction: 0xfff67c9a │ │ movs r1, r2 │ │ │ │ 0012647c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -187613,16 +187613,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ adds r6, r3, #0 │ │ movs r1, r2 │ │ ldrb r6, [r2, #16] │ │ movs r1, r2 │ │ b.n 126c4c │ │ - @ instruction: 0xfff60d9f │ │ - vqshlu.s32 d24, d17, #22 │ │ + vshll.i16 , d19, #16 │ │ + @ instruction: 0xfff56bb5 │ │ vtbl.8 d23, {d22-d25}, d18 │ │ movs r1, r2 │ │ │ │ 0012657c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -187712,16 +187712,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ subs r6, r5, r4 │ │ movs r1, r2 │ │ ldrb r2, [r2, #12] │ │ movs r1, r2 │ │ ldr r3, [r6, #24] │ │ - @ instruction: 0xfff70c93 │ │ - vrinta.f16 d24, d21 │ │ + vrshr.u32 d31, d7, #9 │ │ + vtbl.8 d22, {d21-d23}, d25 │ │ @ instruction: 0xfff67a9a │ │ movs r1, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ sub sp, #344 @ 0x158 │ │ mov r5, r0 │ │ @@ -187915,16 +187915,16 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ adds r6, r1, r4 │ │ movs r1, r2 │ │ ldrb r6, [r3, #3] │ │ movs r1, r2 │ │ str r5, [r7, #116] @ 0x74 │ │ - @ instruction: 0xfff70a5d │ │ - vqmovn.u32 d24, │ │ + vqrdmlsh.s q15, , d17[0] │ │ + vqrshrun.s64 d22, , #11 │ │ vtbx.8 d23, {d6}, d20 │ │ movs r1, r2 │ │ │ │ 001268bc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -188011,16 +188011,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ adds r2, r3, r0 │ │ movs r1, r2 │ │ strb r6, [r2, #31] │ │ movs r1, r2 │ │ svc 46 @ 0x2e │ │ - vqrshrn.u64 d16, , #10 │ │ - vsra.u64 q12, , #10 │ │ + vqrdmlah.s q15, q11, d19[0] │ │ + vqshl.u32 q11, , #21 │ │ vrint?.f16 , q9 │ │ movs r1, r2 │ │ │ │ 001269bc : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -188110,16 +188110,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ asrs r2, r5, #28 │ │ movs r1, r2 │ │ strb r2, [r2, #27] │ │ movs r1, r2 │ │ str r3, [r6, #84] @ 0x54 │ │ - vqrshrun.s64 d16, , #9 │ │ - vtrn.16 q12, │ │ + @ instruction: 0xfff7edd7 │ │ + vclt.f16 q11, , #0 │ │ vqshlu.s32 , q5, #22 │ │ movs r1, r2 │ │ │ │ 00126ac8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -188208,16 +188208,16 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ asrs r2, r6, #24 │ │ movs r1, r2 │ │ strb r6, [r0, #23] │ │ movs r1, r2 │ │ str r5, [r4, #68] @ 0x44 │ │ - vcvt.s16.f16 q8, │ │ - @ instruction: 0xfff67fd7 │ │ + vqdmulh.s q15, , d9[0] │ │ + vsli.32 q11, , #21 │ │ vrinta.f16 , q6 │ │ movs r1, r2 │ │ │ │ 00126bd4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -188291,16 +188291,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb r2, [r0, #19] │ │ movs r1, r2 │ │ bgt.n 126cf8 const&)@@Base+0x44> │ │ - vqshlu.s32 q8, , #22 │ │ - vqrdmlah.s , q11, d27[0] │ │ + @ instruction: 0xfff6ebdd │ │ + vcgt.f16 q11, , #0 │ │ vsri.32 , q7, #10 │ │ movs r1, r2 │ │ │ │ 00126cb4 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -188369,16 +188369,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strb r2, [r4, #15] │ │ movs r1, r2 │ │ str r3, [r5, #40] @ 0x28 │ │ - vrsqrte.f16 d16, d11 │ │ - vcvt.f32.u32 d23, d13, #10 │ │ + vtbl.8 d30, {d7-d10}, d15 │ │ + vneg.s16 d22, d17 │ │ vrsra.u64 d23, d0, #10 │ │ movs r1, r2 │ │ │ │ 00126d84 const&, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -188447,16 +188447,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strb r2, [r2, #12] │ │ movs r1, r2 │ │ str r3, [r3, #28] │ │ - vsri.64 d16, d27, #9 │ │ - vqrdmulh.s , q3, d13[0] │ │ + vshll.u32 q15, d31, #23 │ │ + vrshr.u64 q11, , #11 │ │ vqmovn.u32 d23, q0 │ │ movs r1, r2 │ │ │ │ 00126e54 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -188530,16 +188530,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb r2, [r0, #9] │ │ movs r1, r2 │ │ bls.n 126e78 │ │ - vrsra.u64 q8, , #10 │ │ - vdup.16 , d27[1] │ │ + vqrshrn.u64 d30, , #10 │ │ + vcle.s16 q11, , #0 │ │ vsra.u64 , q7, #10 │ │ movs r1, r2 │ │ │ │ 00126f34 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -188608,16 +188608,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strb r2, [r4, #5] │ │ movs r1, r2 │ │ str r3, [r5, #0] │ │ - vcvtm.s16.f16 d16, d11 │ │ - @ instruction: 0xfff67b9d │ │ + vtbl.8 d30, {d23}, d15 │ │ + vceq.i16 d22, d17, #0 │ │ vsra.u32 d23, d0, #10 │ │ movs r1, r2 │ │ │ │ 00127004 const&, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -188686,16 +188686,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ strb r2, [r2, #2] │ │ movs r1, r2 │ │ ldrsh r3, [r3, r5] │ │ - vrshr.u32 d16, d27, #9 │ │ - vtbx.8 d23, {d22-d24}, d13 │ │ + vqshl.u64 d30, d31, #55 @ 0x37 │ │ + vshr.u32 q11, , #11 │ │ vmla.i , q3, d0[0] │ │ movs r1, r2 │ │ │ │ 001270d4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -188769,16 +188769,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r2, [r0, #124] @ 0x7c │ │ movs r1, r2 │ │ bvc.n 1271f8 const&)@@Base+0x44> │ │ - vsra.u32 q8, , #10 │ │ - vtbx.8 d23, {d22-d23}, d27 │ │ + vqshlu.s64 q15, , #54 @ 0x36 │ │ + vqrdmlsh.s , , d31[0] │ │ vcvt.u32.f32 q11, q7, #10 │ │ movs r1, r2 │ │ │ │ 001271b4 const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -188847,16 +188847,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r2, [r4, #108] @ 0x6c │ │ movs r1, r2 │ │ ldrb r3, [r5, r6] │ │ - vcvta.u16.f16 d16, d11 │ │ - vqshrn.u64 d23, , #10 │ │ + vcvt.f16.s16 d30, d15 │ │ + @ instruction: 0xfff55ea1 │ │ @ instruction: 0xfff66e90 │ │ movs r1, r2 │ │ │ │ 00127284 const&, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -188925,16 +188925,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r2, [r2, #96] @ 0x60 │ │ movs r1, r2 │ │ ldrb r3, [r3, r3] │ │ - @ instruction: 0xfff7ffbb │ │ - vtbx.8 d23, {d5}, d13 │ │ + vsli.32 d30, d31, #23 │ │ + @ instruction: 0xfff55dd1 │ │ vqrdmulh.s q11, q11, d0[0] │ │ movs r1, r2 │ │ │ │ 00127354 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #48 @ 0x30 │ │ @@ -189003,16 +189003,16 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r0, [r1, #84] @ 0x54 │ │ movs r1, r2 │ │ ldrb r3, [r1, r0] │ │ - vqrdmlah.s , , d27[0] │ │ - vqshl.u32 , , #21 │ │ + vrecpe.u16 q15, │ │ + @ instruction: 0xfff55d01 │ │ vqdmulh.s q11, q11, d28[0] │ │ movs r1, r2 │ │ │ │ 00127424 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #56 @ 0x38 │ │ @@ -189092,16 +189092,16 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsrs r2, r6, #19 │ │ movs r1, r2 │ │ ldr r4, [r6, #68] @ 0x44 │ │ movs r1, r2 │ │ ldrh r1, [r5, r4] │ │ - @ instruction: 0xfff7fe09 │ │ - vqshlu.s64 d23, d11, #53 @ 0x35 │ │ + vcvtm.u16.f16 d30, d13 │ │ + vcvt.f16.u16 d21, d15, #11 │ │ vdup.16 d22, d8[1] │ │ movs r1, r2 │ │ │ │ 00127510 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #16 │ │ @@ -189426,17 +189426,17 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r4, [r7, #16] │ │ movs r1, r2 │ │ ldr r4, [r3, #16] │ │ movs r1, r2 │ │ - @ instruction: 0xfab2fff5 │ │ - vld4.32 {d15[],d17[],d19[],d21[]}, [ip :128], r6 │ │ - strb r3, [r3, #13] │ │ + b.n 1278a0 │ │ + vtbl.8 d31, {d21-d22}, d28 │ │ + @ instruction: 0xfff658df │ │ vtbx.8 d22, {d22}, d10 │ │ movs r1, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #300 @ 0x12c │ │ ldr.w r0, [pc, #1888] @ 127fac │ │ @@ -189904,15 +189904,15 @@ │ │ str r6, [r2, #108] @ 0x6c │ │ movs r1, r2 │ │ str r6, [r2, #108] @ 0x6c │ │ movs r1, r2 │ │ push {r0, r2, r3, r4, r6, lr} │ │ vqshlu.s32 q11, q10, #22 │ │ movs r1, r2 │ │ - strb r1, [r5, #2] │ │ + ldrsb r5, [r5, r0] │ │ vqshlu.s64 , q11, #54 @ 0x36 │ │ vrintz.f16 q11, q14 │ │ movs r1, r2 │ │ ldr r3, [sp, #544] @ 0x220 │ │ movs r1, r2 │ │ add.w sl, r5, #16777216 @ 0x1000000 │ │ movs r4, #0 │ │ @@ -190088,15 +190088,15 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r4, [r2, #4] │ │ movs r1, r2 │ │ str r0, [r7, #20] │ │ movs r1, r2 │ │ cbz r5, 128020 │ │ - @ instruction: 0xfff66ef3 │ │ + vsri.32 , , #10 │ │ vrinta.f16 , q0 │ │ vsra.u32 q11, q10, #10 │ │ movs r1, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ mov r4, r0 │ │ @@ -191093,17 +191093,17 @@ │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ b.n 128af2 │ │ add r0, sp, #68 @ 0x44 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrh r4, [r3, r1] │ │ movs r1, r2 │ │ - ldrb r3, [r6, #24] │ │ + str r7, [r6, #56] @ 0x38 │ │ vtbl.8 d30, {d6}, d10 │ │ - vsra.u64 d22, d25, #10 │ │ + vqshl.u32 d20, d29, #22 │ │ vsli.64 , q14, #54 @ 0x36 │ │ movs r1, r2 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ vpush {d8} │ │ sub sp, #16 │ │ @@ -192664,17 +192664,17 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ cmp sl, r1 │ │ movs r1, r2 │ │ add lr, sl │ │ movs r1, r2 │ │ - strh r4, [r2, #48] @ 0x30 │ │ + ldr r0, [r3, #56] @ 0x38 │ │ vsli.64 d29, d20, #54 @ 0x36 │ │ - vqrdmlsh.s q10, q3, d19[0] │ │ + vrintx.f16 , │ │ vsli.64 , q8, #54 @ 0x36 │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #16 │ │ mov r4, r1 │ │ ldr r1, [pc, #180] @ (129cf8 ) │ │ ldr r0, [pc, #184] @ (129cfc ) │ │ @@ -192819,16 +192819,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ b.n 1298cc │ │ movs r0, r2 │ │ bics r4, r2 │ │ movs r1, r2 │ │ adds r2, #79 @ 0x4f │ │ - vrecpe.f16 d29, d31 │ │ - vqrdmulh.s q10, , d1[0] │ │ + @ instruction: 0xfff7bab3 │ │ + vabs.s16 , │ │ vshll.i16 q10, d30, #16 │ │ movs r1, r2 │ │ │ │ 00129dec : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -193958,17 +193958,17 @@ │ │ add r0, sp, #236 @ 0xec │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrb r6, [r1, r5] │ │ movs r1, r2 │ │ adds r7, #212 @ 0xd4 │ │ movs r1, r2 │ │ - mcr2 15, 0, pc, cr6, cr5, {7} @ │ │ - bcc.n 12a9b4 │ │ - vzip.16 d20, d9 │ │ + b.n 12b12c │ │ + vneg.s16 , q6 │ │ + vcvt.f32.f16 q9, d13 │ │ vqshlu.s64 , q15, #54 @ 0x36 │ │ movs r1, r2 │ │ b.w 2300a8 <__emutls_get_address@@Base+0x3220> │ │ movs r0, #1 │ │ bx lr │ │ b.w 2300a8 <__emutls_get_address@@Base+0x3220> │ │ movs r0, #1 │ │ @@ -194401,30 +194401,30 @@ │ │ ldr r0, [sp, #24] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ adds r5, #194 @ 0xc2 │ │ movs r1, r2 │ │ ldrh r1, [r6, #52] @ 0x34 │ │ vcvt.u32.f32 q14, q6, #10 │ │ - vcvt.u16.f16 d30, d2, #10 │ │ - @ instruction: 0xfff53dbf │ │ + vrshr.u64 d29, d6, #10 │ │ + vabs.s16 q9, │ │ vcvt.u32.f32 d28, d26, #10 │ │ - @ instruction: 0xfff6ecf0 │ │ - vqshlu.s32 q13, , #21 │ │ + vrshr.u32 , q10, #10 │ │ + vdup.8 d24, d1[2] │ │ vqrdmlsh.s q14, , d20[0] │ │ - @ instruction: 0xfff6ed9a │ │ + vrsra.u32 d29, d14, #10 │ │ vrsra.u64 q14, , #11 │ │ @ instruction: 0xfff6cfa0 │ │ - vcvt.u16.f16 q15, q3, #10 │ │ + vrshr.u64 , q5, #10 │ │ vclt.s16 d17, d27, #0 │ │ vcvt.u32.f32 q14, q15, #9 │ │ - vcvt.u16.f16 d30, d20, #10 │ │ - vqshlu.s32 q13, , #21 │ │ + vrshr.u64 d29, d24, #10 │ │ + @ instruction: 0xfff58bdf │ │ vqrdmlsh.s q14, , d2[0] │ │ - vcvt.u16.f16 q15, q12, #10 │ │ + vrshr.u64 , q14, #10 │ │ vabs.s16 d19, d8 │ │ movs r1, r2 │ │ │ │ 0012aefc : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #8 │ │ @@ -194694,17 +194694,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ cmp r7, #162 @ 0xa2 │ │ movs r1, r2 │ │ - add r2, pc, #872 @ (adr r2, 12b50c ) │ │ - @ instruction: 0xfff53abb │ │ - vtbx.8 d30, {d22-d23}, d24 │ │ + ldrh r6, [r3, #2] │ │ + vshr.u32 d18, d31, #11 │ │ + vqrdmlsh.s q14, q3, d28[0] │ │ vcvt.u32.f32 q9, q3, #11 │ │ movs r1, r2 │ │ │ │ 0012b1b0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -195253,15 +195253,15 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bcs.n 12b77c │ │ movs r0, r2 │ │ cmp r2, #206 @ 0xce │ │ movs r1, r2 │ │ b.n 12bb6a │ │ vdup.16 d31, d10[1] │ │ - vtbl.8 d17, {d22-d24}, d23 │ │ + vaddl.u q8, d6, d27 │ │ vtbx.8 d18, {d22-d23}, d14 │ │ movs r1, r2 │ │ │ │ 0012b75c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -195561,18 +195561,18 @@ │ │ add r0, sp, #32 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldmia r7!, {r1, r3, r4, r5} │ │ movs r0, r2 │ │ movs r7, #178 @ 0xb2 │ │ movs r1, r2 │ │ - ldc2 15, cr15, [r8], {245} @ 0xf5 │ │ - bpl.n 12ba80 │ │ - vneg.f16 d17, d15 │ │ - vqshlu.s64 d18, d22, #54 @ 0x36 │ │ + b.n 12bda0 const&)@@Base+0x1a8> │ │ + vtbl.8 d27, {d21-d23}, d14 │ │ + vcvt.u16.f16 d31, d3, #11 │ │ + vqshlu.s64 d18, d22, #53 @ 0x35 │ │ movs r1, r2 │ │ │ │ 0012ba74 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #128 @ 0x80 │ │ @@ -195917,18 +195917,18 @@ │ │ movs r0, r0 │ │ movs r1, r0 │ │ movs r0, r0 │ │ ldmia r4, {r3, r4, r6} │ │ movs r0, r2 │ │ movs r4, #150 @ 0x96 │ │ movs r1, r2 │ │ - subs r5, #181 @ 0xb5 │ │ + movs r3, #57 @ 0x39 │ │ vtbl.8 d29, {d22-d25}, d30 │ │ - vrintn.f16 d17, d3 │ │ - vrsra.u32 d18, d18, #10 │ │ + vtbl.8 d31, {d22-d23}, d7 │ │ + vrsra.u32 d18, d18, #11 │ │ movs r1, r2 │ │ │ │ 0012be08 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #64 @ 0x40 │ │ mov r5, r0 │ │ @@ -196172,18 +196172,18 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldmia r1, {r1, r2, r3, r5, r6} │ │ movs r0, r2 │ │ movs r1, #152 @ 0x98 │ │ movs r1, r2 │ │ - cmp r2, #217 @ 0xd9 │ │ - @ instruction: 0xfff6cf00 │ │ - vsra.u32 , , #11 │ │ - vtrn.16 d18, d20 │ │ + asrs r5, r3, #1 │ │ + vrintx.f16 d27, d4 │ │ + vabs.f16 d31, d1 │ │ + vcge.s16 d18, d20, #0 │ │ movs r1, r2 │ │ │ │ 0012c084 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #108 @ 0x6c │ │ @@ -196314,17 +196314,17 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ stmia r7!, {r1, r3, r4, r5, r6, r7} │ │ movs r0, r2 │ │ movs r0, #16 │ │ movs r1, r2 │ │ str r4, [sp, #980] @ 0x3d4 │ │ - vtbl.8 d18, {d22-d24}, d23 │ │ - vshr.u32 d17, d5, #10 │ │ - vqrdmlsh.s , q3, d6[0] │ │ + vaddl.u , d6, d27 │ │ + vsli.64 d31, d9, #54 @ 0x36 │ │ + vqrdmlsh.s , , d6[0] │ │ movs r1, r2 │ │ │ │ 0012c1e4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #80 @ 0x50 │ │ @@ -196508,17 +196508,17 @@ │ │ add r0, sp, #20 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ subs r2, r6, #2 │ │ movs r1, r2 │ │ bvc.n 12c404 │ │ - @ instruction: 0xfff6d9b3 │ │ - vqrdmlsh.s q8, , d3[0] │ │ - @ instruction: 0xfff61cfc │ │ + vcvt.u32.f32 d27, d23, #10 │ │ + vcge.f16 , , #0 │ │ + @ instruction: 0xfff51cfc │ │ movs r1, r2 │ │ │ │ 0012c404 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #268 @ 0x10c │ │ @@ -197215,28 +197215,28 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #216 @ 0xd8 │ │ blx 230a40 <__emutls_get_address@@Base+0x3bb8> │ │ add r0, sp, #40 @ 0x28 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ - ldrb r5, [r4, #9] │ │ - @ instruction: 0xfff5fa51 │ │ - vtbl.8 d16, {d21-d22}, d9 │ │ - vtrn.16 d18, d13 │ │ + ldrsh r1, [r5, r7] │ │ + @ instruction: 0xfff5dfd5 │ │ + @ instruction: 0xfff5ef0d │ │ + vcge.s16 d18, d13, #0 │ │ movs r0, r0 │ │ adds r2, r1, #2 │ │ movs r1, r2 │ │ ldrh r3, [r1, #6] │ │ - vtbx.8 d31, {d6}, d21 │ │ - vqshl.u64 d16, d13, #53 @ 0x35 │ │ - vqrdmlsh.s q14, q11, d4[0] │ │ - vtbx.8 d31, {d6}, d3 │ │ - vqshl.u32 q8, , #21 │ │ - vrsra.u32 d16, d25, #10 │ │ + vqrdmulh.s , q11, d25[0] │ │ + @ instruction: 0xfff5ed21 │ │ + vqrdmlsh.s q14, , d4[0] │ │ + vqrdmulh.s , q11, d7[0] │ │ + @ instruction: 0xfff5ecff │ │ + vrsra.u32 d16, d25, #11 │ │ movs r0, r0 │ │ asrs r4, r0, #27 │ │ movs r1, r2 │ │ lsls r5, r2, #16 │ │ movs r0, r0 │ │ lsls r5, r4, #19 │ │ movs r0, r0 │ │ @@ -201595,19 +201595,19 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ str r1, [sp, #632] @ 0x278 │ │ movs r0, r2 │ │ @ instruction: 0xe98a0010 │ │ str r3, [r1, r3] │ │ - vtbl.8 d28, {d22-d24}, d0 │ │ - @ instruction: 0xfff5d9b1 │ │ + vaddl.u , d6, d4 │ │ + vcvt.u32.f32 d27, d21, #11 │ │ vdup.8 q10, d29[2] │ │ - @ instruction: 0xfff6ca5e │ │ - vtbl.8 d29, {d21-d22}, d15 │ │ + vqrdmlsh.s q13, q11, d18[0] │ │ + vcvt.u32.f32 d27, d3, #11 │ │ vceq.i16 d25, d20, #0 │ │ movs r0, r2 │ │ @ instruction: 0xe8d80010 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ subw sp, sp, #1068 @ 0x42c │ │ @@ -203442,19 +203442,19 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrb r6, [r6, #30] │ │ movs r0, r2 │ │ bvc.n 130bc0 │ │ movs r0, r2 │ │ subs r6, #113 @ 0x71 │ │ - vrintz.f16 d29, d14 │ │ - vqshl.u32 q14, , #21 │ │ + @ instruction: 0xfff6bb12 │ │ + @ instruction: 0xfff5acdb │ │ vshll.u32 , d3, #21 │ │ - vrinta.f16 , q14 │ │ - vqshl.u32 d28, d21, #21 │ │ + @ instruction: 0xfff6baf0 │ │ + @ instruction: 0xfff5acb9 │ │ @ instruction: 0xfff57efe │ │ movs r0, r2 │ │ bvs.n 130c00 │ │ movs r0, r2 │ │ bmi.n 130ab0 │ │ bmi.n 130ab2 │ │ bmi.n 130ab4 │ │ @@ -203860,17 +203860,17 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ bpl.n 130e24 │ │ movs r0, r2 │ │ - strb r4, [r3, r6] │ │ - vqshl.u64 d26, d31, #53 @ 0x35 │ │ - vrshr.u64 q14, , #11 │ │ + subs r3, #32 │ │ + vqrdmulh.s q12, , d3[0] │ │ + vqrshrun.s64 d26, , #11 │ │ vclt.s16 , q12, #0 │ │ movs r0, r2 │ │ bmi.n 130ee0 │ │ bmi.n 130ee2 │ │ bmi.n 130ee4 │ │ bmi.n 130ee6 │ │ bmi.n 130ee8 │ │ @@ -204274,17 +204274,17 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ bne.n 1313f4 │ │ movs r0, r2 │ │ - str r4, [r5, r5] │ │ - vneg.s16 d26, d15 │ │ - vqrdmlah.s , , d1[0] │ │ + adds r6, #240 @ 0xf0 │ │ + vqshrn.u64 d24, , #11 │ │ + vcgt.f16 q13, , #0 │ │ vcvt.f32.u32 d28, d24, #11 │ │ movs r0, r2 │ │ bmi.n 131310 │ │ bmi.n 131312 │ │ bmi.n 131314 │ │ bmi.n 131316 │ │ bmi.n 131318 │ │ @@ -204690,17 +204690,17 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ ldmia r5, {r5} │ │ movs r0, r2 │ │ - ldr r4, [pc, #992] @ (131ba8 ) │ │ - vcvt.u32.f32 d25, d11, #11 │ │ - vtbx.8 d27, {d5-d7}, d13 │ │ + adds r2, #124 @ 0x7c │ │ + vsri.64 d24, d15, #11 │ │ + @ instruction: 0xfff59fd1 │ │ @ instruction: 0xfff5c9d0 │ │ movs r0, r2 │ │ bmi.n 131780 │ │ bmi.n 131782 │ │ bmi.n 131784 │ │ bmi.n 131786 │ │ bmi.n 131788 │ │ @@ -205106,17 +205106,17 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ ldmia r0!, {r4, r5, r7} │ │ movs r0, r2 │ │ - ldr r0, [pc, #544] @ (131e58 ) │ │ - vtbl.8 d25, {d21-d23}, d27 │ │ - vsli.64 , , #53 @ 0x35 │ │ + cmp r6, #12 │ │ + vcgt.s16 d24, d31, #0 │ │ + vtbx.8 d25, {d5-d8}, d17 │ │ vceq.f16 q14, q8, #0 │ │ movs r0, r2 │ │ bmi.n 131bf0 │ │ bmi.n 131bf2 │ │ bmi.n 131bf4 │ │ bmi.n 131bf6 │ │ bmi.n 131bf8 │ │ @@ -205504,17 +205504,17 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ stmia r4!, {r2, r3, r4, r5} │ │ movs r0, r2 │ │ - add r4, sl │ │ - vqshlu.s32 , , #21 │ │ - vcle.s16 d27, d25, #0 │ │ + cmp r1, #216 @ 0xd8 │ │ + @ instruction: 0xfff57bfb │ │ + vabs.f16 d25, d29 │ │ vceq.i16 d28, d16, #0 │ │ movs r0, r2 │ │ bmi.n 132020 │ │ bmi.n 132022 │ │ bmi.n 132024 │ │ bmi.n 132026 │ │ bmi.n 132028 │ │ @@ -205868,17 +205868,17 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ stmia r0!, {r2, r3} │ │ movs r0, r2 │ │ - eors r6, r7 │ │ - vsubl.u , d21, d17 │ │ - @ instruction: 0xfff5add3 │ │ + movs r6, #2 │ │ + vtbl.8 d23, {d5}, d21 │ │ + vrsra.u32 , , #11 │ │ vcvt.u16.f16 , q1, #11 │ │ movs r0, r2 │ │ bmi.n 132400 │ │ bmi.n 132402 │ │ bmi.n 132404 │ │ bmi.n 132406 │ │ bmi.n 132408 │ │ @@ -206242,17 +206242,17 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ pop {r4, r5} │ │ movs r0, r2 │ │ - subs r4, #136 @ 0x88 │ │ - @ instruction: 0xfff58eab │ │ - @ instruction: 0xfff5a9dd │ │ + movs r2, #12 │ │ + vcgt.f16 d23, d31, #0 │ │ + vqrdmlsh.s q12, , d17[0] │ │ vqrshrn.u64 d27, q7, #11 │ │ movs r0, r2 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ ldr r1, [pc, #44] @ (132878 ) │ │ mov r4, r0 │ │ ldr r0, [r0, #20] │ │ @@ -228960,20 +228960,20 @@ │ │ lsls r0, r0, #31 │ │ beq.n 141d14 │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ stmia r5!, {r5} │ │ movs r7, r1 │ │ - push {r0, r5, r7, lr} │ │ + ldr r3, [sp, #148] @ 0x94 │ │ vshr.u32 d27, d22, #12 │ │ - @ instruction: 0xfff599b2 │ │ - vpaddl.u16 d23, d6 │ │ + vcvt.u32.f32 d23, d22, #11 │ │ + vtbl.8 d21, {d4}, d10 │ │ vshr.u32 d27, d2, #12 │ │ - vtbl.8 d25, {d21-d22}, d14 │ │ + vcvt.u32.f32 d23, d2, #11 │ │ vcls.s16 d28, d14 │ │ movs r7, r1 │ │ stmia r4!, {r3, r6} │ │ movs r7, r1 │ │ │ │ 00141d3c : │ │ ldrd r2, r1, [r1] │ │ @@ -229509,27 +229509,27 @@ │ │ bne.n 142272 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #40] @ 0x28 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ stmia r0!, {r3, r5, r7} │ │ movs r7, r1 │ │ - str r5, [sp, #4] │ │ - vtbx.8 d27, {d4-d6}, d2 │ │ - vsri.32 , q12, #12 │ │ + ldrb r5, [r0, #10] │ │ + vqrdmlsh.s , q10, d6[0] │ │ + @ instruction: 0xfff479fc │ │ vshr.u32 , q6, #12 │ │ movs r7, r1 │ │ movs r2, #93 @ 0x5d │ │ @ instruction: 0xfff59e81 │ │ - vsri.32 , q2, #11 │ │ + @ instruction: 0xfff579d8 │ │ vshr.u64 , q12, #12 │ │ movs r7, r1 │ │ movs r2, #59 @ 0x3b │ │ - @ instruction: 0xfff55e2a │ │ - vsri.32 d25, d18, #12 │ │ + vneg.s16 d20, d30 │ │ + @ instruction: 0xfff479b6 │ │ @ instruction: 0xfff4bed4 │ │ movs r7, r1 │ │ │ │ 001422b0 : │ │ mov r0, r1 │ │ bx lr │ │ │ │ @@ -230082,17 +230082,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ revsh r6, r7 │ │ movs r7, r1 │ │ - stmia r4!, {r1, r2, r3, r4} │ │ + add r1, sp, #648 @ 0x288 │ │ vqneg.s16 q13, q7 │ │ - vqrdmlah.s q12, , d8[0] │ │ + vneg.s16 , q6 │ │ vtbx.8 d27, {d20}, d30 │ │ movs r7, r1 │ │ │ │ 00142874 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -230755,17 +230755,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #48] @ 0x30 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ push {r3, r5, lr} │ │ movs r7, r1 │ │ - pop {r1, r3, r4, r6, pc} │ │ + add r2, pc, #888 @ (adr r2, 14329c ) │ │ vqshlu.s64 d22, d4, #52 @ 0x34 │ │ - vneg.f16 d24, d4 │ │ + @ instruction: 0xfff56d08 │ │ vsra.u64 , q4, #12 │ │ movs r7, r1 │ │ │ │ 00142f30 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -230977,27 +230977,27 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #40] @ 0x28 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ cbz r0, 143190 │ │ movs r7, r1 │ │ - cbnz r2, 1431ce │ │ - @ instruction: 0xfff4ab3e │ │ - vsli.32 q12, q10, #20 │ │ + add r0, pc, #824 @ (adr r0, 1434b4 ) │ │ + vrev32.16 , q1 │ │ + @ instruction: 0xfff46af8 │ │ vshr.u32 q11, q15, #12 │ │ movs r7, r1 │ │ asrs r7, r6, #12 │ │ vcvt.u32.f32 q12, , #11 │ │ - vceq.f16 d24, d30, #0 │ │ + @ instruction: 0xfff56ab2 │ │ vpaddl.s16 d22, d0 │ │ movs r7, r1 │ │ asrs r1, r3, #13 │ │ - vqrdmlsh.s q10, , d8[0] │ │ - vsli.32 q12, q0, #20 │ │ + vcge.f16 , q6, #0 │ │ + @ instruction: 0xfff46ad4 │ │ @ instruction: 0xfff4afd0 │ │ movs r7, r1 │ │ │ │ 001431a8 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -231072,17 +231072,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r6, sp, #992 @ 0x3e0 │ │ movs r7, r1 │ │ - ldmia r1, {r1, r4, r6} │ │ - vrev64.16 , │ │ - vsri.32 d24, d24, #12 │ │ + add r6, sp, #856 @ 0x358 │ │ + vsli.64 , , #52 @ 0x34 │ │ + @ instruction: 0xfff369bc │ │ @ instruction: 0xfff4ae88 │ │ movs r7, r1 │ │ │ │ 0014327c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -231166,16 +231166,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r6, sp, #128 @ 0x80 │ │ movs r7, r1 │ │ ldc2 15, cr15, [r0, #-976]! @ 0xfffffc30 │ │ - lsrs r5, r7, #29 │ │ - @ instruction: 0xfff48348 │ │ + bl ffe4534a <__cxa_new_handler@@Base+0xffc0175a> │ │ + ldr r4, [r1, #12] │ │ @ instruction: 0xfff4ad9c │ │ movs r7, r1 │ │ │ │ 0014336c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -231264,17 +231264,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r5, sp, #192 @ 0xc0 │ │ movs r7, r1 │ │ - strh r2, [r3, #22] │ │ - vcvt.f32.u32 q8, , #12 │ │ - vpaddl.s16 q12, q4 │ │ + ldr r6, [r3, #4] │ │ + vcls.s16 d31, d1 │ │ + @ instruction: 0xfff367cc │ │ @ instruction: 0xfff4ac9c │ │ movs r7, r1 │ │ │ │ 0014346c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -231395,17 +231395,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r4, sp, #192 @ 0xc0 │ │ movs r7, r1 │ │ - @ instruction: 0xb6ba │ │ - vcvt.u16.f16 d16, d9, #12 │ │ - vrev32.16 q12, q10 │ │ + ldr r4, [sp, #248] @ 0xf8 │ │ + vrshr.u64 d31, d13, #12 │ │ + vmlsl.u q11, d3, d24[0] │ │ @ instruction: 0xfff4ab38 │ │ movs r7, r1 │ │ add r3, sp, #464 @ 0x1d0 │ │ movs r7, r1 │ │ │ │ 001435d4 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -231495,15 +231495,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r2, sp, #800 @ 0x320 │ │ movs r7, r1 │ │ ldr??.w pc, [r0, #4084] @ 0xff4 │ │ str r2, [r6, #56] @ 0x38 │ │ - vqrdmlsh.s , , d24[0] │ │ + vceq.f16 q11, q14, #0 │ │ vshll.u32 q13, d28, #20 │ │ movs r7, r1 │ │ │ │ 001436cc : │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [r0, #4] │ │ @@ -231617,17 +231617,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ add r1, sp, #608 @ 0x260 │ │ movs r7, r1 │ │ - ldrb r0, [r7, #28] │ │ + str r4, [r7, #72] @ 0x48 │ │ vrshr.u32 q11, q8, #12 │ │ - @ instruction: 0xfff57ea6 │ │ + vcgt.f16 d22, d26, #0 │ │ @ instruction: 0xfff4a8fa │ │ movs r7, r1 │ │ │ │ 00143810 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -231756,17 +231756,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r0, sp, #560 @ 0x230 │ │ movs r7, r1 │ │ - cbz r6, 1439b2 │ │ + ldr r0, [sp, #584] @ 0x248 │ │ vrev16.16 d22, d2 │ │ - vcvt.u16.f16 d23, d24, #11 │ │ + vrshr.u64 d22, d28, #11 │ │ vqneg.s16 d26, d20 │ │ movs r7, r1 │ │ bmi.n 143928 │ │ bmi.n 14392a │ │ │ │ 00143980 : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -232173,39 +232173,39 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb r2, [r0, r7] │ │ movs r7, r1 │ │ add r5, pc, #800 @ (adr r5, 1440c8 ) │ │ movs r7, r1 │ │ beq.n 143e60 │ │ - vabal.u , d3, d23 │ │ - vqshrn.u64 d23, q11, #12 │ │ - @ instruction: 0xfff4afdc │ │ - vsli.64 , , #52 @ 0x34 │ │ - vtbl.8 d23, {d4-d6}, d2 │ │ + vtbl.8 d23, {d19-d21}, d27 │ │ + @ instruction: 0xfff45eba │ │ + @ instruction: 0xfff49560 │ │ + @ instruction: 0xfff47b77 │ │ + @ instruction: 0xfff45f86 │ │ vclz.i16 d26, d0 │ │ movs r7, r1 │ │ - add r7, sp, #472 @ 0x1d8 │ │ - vabal.u , d20, d13 │ │ - @ instruction: 0xfff4799c │ │ - vcvt.u32.f32 q13, q2, #12 │ │ - @ instruction: 0xfff4956b │ │ - vqrshrn.u64 d23, q13, #12 │ │ - @ instruction: 0xfff4affe │ │ - vqshlu.s32 d25, d5, #20 │ │ - vtbl.8 d23, {d4-d6}, d20 │ │ - @ instruction: 0xfff4af98 │ │ - vabal.u , d20, d31 │ │ - @ instruction: 0xfff479be │ │ - @ instruction: 0xfff4afba │ │ - vsli.64 , , #52 @ 0x34 │ │ - vtbx.8 d23, {d20-d21}, d16 │ │ - vtbl.8 d23, {d4-d6}, d0 │ │ - @ instruction: 0xfff49549 │ │ - vqrshrn.u64 d23, q4, #12 │ │ + str r4, [sp, #1000] @ 0x3e8 │ │ + @ instruction: 0xfff47b11 │ │ + @ instruction: 0xfff45f20 │ │ + vsri.64 , q4, #12 │ │ + vtbx.8 d23, {d20-d22}, d31 │ │ + @ instruction: 0xfff45efe │ │ + vabal.u , d20, d2 │ │ + @ instruction: 0xfff47b99 │ │ + @ instruction: 0xfff45fa8 │ │ + vsli.32 d25, d12, #20 │ │ + @ instruction: 0xfff47b33 │ │ + vqrdmlsh.s , q2, d2[0] │ │ + vsli.32 d25, d30, #20 │ │ + @ instruction: 0xfff47b55 │ │ + vqrdmlsh.s , q2, d20[0] │ │ + @ instruction: 0xfff45f84 │ │ + vtbx.8 d23, {d20-d22}, d13 │ │ + @ instruction: 0xfff45edc │ │ vsri.64 , q2, #12 │ │ bmi.n 143dba │ │ │ │ 00143e10 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -232494,25 +232494,25 @@ │ │ vqrdmlsh.s , , d31[0] │ │ vcvt.u32.f32 , , #1 │ │ vcvt.u32.f32 , , #1 │ │ strh r0, [r1, r2] │ │ movs r7, r1 │ │ add r2, pc, #488 @ (adr r2, 144308 ) │ │ movs r7, r1 │ │ - add r3, sp, #728 @ 0x2d8 │ │ + str r1, [sp, #232] @ 0xe8 │ │ vcvt.f16.u16 , , #12 │ │ - vsli.64 , q6, #52 @ 0x34 │ │ - @ instruction: 0xfff4abd8 │ │ + vtbx.8 d21, {d4-d7}, d16 │ │ + vsra.u32 , q6, #12 │ │ @ instruction: 0xfff4fc95 │ │ - vsli.64 , q15, #52 @ 0x34 │ │ + vtbl.8 d21, {d20-d23}, d2 │ │ vshr.u64 d26, d0, #12 │ │ movs r7, r1 │ │ - strb r2, [r4, #25] │ │ + ldrh r6, [r4, r7] │ │ vcvt.f16.u16 , , #12 │ │ - vsli.64 d23, d26, #52 @ 0x34 │ │ + @ instruction: 0xfff45b3e │ │ Address 0x144146 is out of bounds. │ │ │ │ │ │ 00144148 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -232597,17 +232597,17 @@ │ │ subs r4, #176 @ 0xb0 │ │ ldr r7, [pc, #440] @ (1443dc ) │ │ movs r7, r1 │ │ ldr r7, [sp, #296] @ 0x128 │ │ movs r7, r1 │ │ ldr r6, [sp, #928] @ 0x3a0 │ │ movs r7, r1 │ │ - add r2, sp, #476 @ 0x1dc │ │ + ldrh r3, [r7, #62] @ 0x3e │ │ vpadal.s16 q11, │ │ - vsri.64 d23, d6, #11 │ │ + vshll.u32 , d10, #21 │ │ Address 0x144236 is out of bounds. │ │ │ │ │ │ 00144238 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -235981,15 +235981,15 @@ │ │ bne.n 14688e │ │ bx lr │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (1468b0 ) │ │ add r0, pc │ │ bl a91f8 │ │ - ldrh r1, [r7, #30] │ │ + strb r5, [r7, #5] │ │ vsli.64 , q8, #52 @ 0x34 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r9, r0 │ │ ldr r4, [r0, #0] │ │ ldr r0, [r0, #8] │ │ @@ -236356,16 +236356,16 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ cmp r0, #210 @ 0xd2 │ │ movs r7, r1 │ │ strb r4, [r3, #26] │ │ movs r7, r1 │ │ - pldw [r3, #4083] @ 0xff3 │ │ - cmp r6, #196 @ 0xc4 │ │ + udf #55 @ 0x37 │ │ + vqrdmlah.s q9, , d4[0] │ │ vceq.i16 , , #0 │ │ @ instruction: 0xfff4eb7f │ │ vcvt.u32.f32 q9, q0, #12 │ │ vsra.u64 , , #11 │ │ vqabs.s16 q9, q8 │ │ movs r7, r1 │ │ bhi.n 146bca │ │ @@ -236821,27 +236821,27 @@ │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ add r0, sp, #144 @ 0x90 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb r0, [r0, #15] │ │ movs r7, r1 │ │ cmp r2, #58 @ 0x3a │ │ - vcvt.u32.f32 d17, d23, #11 │ │ + vsri.64 d16, d27, #11 │ │ vqdmulh.s q14, q10, d7[0] │ │ vrsra.u64 d18, d0, #12 │ │ movs r7, r1 │ │ movs r3, #160 @ 0xa0 │ │ movs r7, r1 │ │ movs r3, #242 @ 0xf2 │ │ movs r7, r1 │ │ bhi.n 147230 │ │ - @ instruction: 0xfff41eff │ │ + vclz.i16 d16, d3 │ │ vmull.u q14, d20, d15 │ │ - vrshr.u32 d29, d3, #12 │ │ - @ instruction: 0xfff31edd │ │ + vqshl.u64 d27, d7, #52 @ 0x34 │ │ + vmls.i q8, , d17[0] │ │ vdup.32 q14, d29[0] │ │ vrev32.16 d23, d2 │ │ movs r7, r1 │ │ │ │ 00147190 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -241156,26 +241156,26 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb.w r0, [sl, #14] │ │ ldrb.w r0, [ip, #14] │ │ strh.w r0, [ip, #14] │ │ ldrh.w r0, [ip, #14] │ │ vst4.8 {d0-d3}, [r2], lr │ │ - strb r1, [r5, #29] │ │ + ldrb r5, [r5, r3] │ │ vqrshrun.s64 d28, q9, #12 │ │ vshr.u32 q13, , #12 │ │ vsra.u32 d30, d9, #12 │ │ vqrshrun.s64 d28, q0, #12 │ │ vshr.u32 q13, , #12 │ │ vqrshrun.s64 d31, q10, #12 │ │ movs r6, r1 │ │ add r8, r5 │ │ movs r7, r1 │ │ - asrs r1, r6, #12 │ │ - vtbl.8 d28, {d20}, d16 │ │ + pldw [r5, #4083] @ 0xff3 │ │ + ldmia r0!, {r5, r7} │ │ vrev32.16 d26, d25 │ │ vsli.64 , q8, #52 @ 0x34 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #20 │ │ ldr.w fp, [r0] │ │ cmp r2, #0 │ │ @@ -241924,15 +241924,15 @@ │ │ ldr r0, [sp, #92] @ 0x5c │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ subs r4, #148 @ 0x94 │ │ movs r7, r1 │ │ add r5, sp, #68 @ 0x44 │ │ - vqrdmlah.s q11, q2, d5[0] │ │ + @ instruction: 0xfff453c9 │ │ vqshl.u32 , , #20 │ │ vcvt.f16.u16 , q4, #12 │ │ movs r7, r1 │ │ subs r3, #230 @ 0xe6 │ │ movs r7, r1 │ │ subs r3, #186 @ 0xba │ │ movs r7, r1 │ │ @@ -243105,53 +243105,53 @@ │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ adds r2, #172 @ 0xac │ │ movs r7, r1 │ │ adds r0, #144 @ 0x90 │ │ movs r7, r1 │ │ - beq.n 14b280 │ │ + push {r1, r3, r5, r7, lr} │ │ vtbl.8 d25, {d3}, d5 │ │ - vqshl.u32 d21, d20, #20 │ │ - vrev64.16 d29, d4 │ │ + @ instruction: 0xfff43cb8 │ │ + vabal.u , d20, d8 │ │ @ instruction: 0xfff397e3 │ │ - vqshl.u32 d21, d2, #20 │ │ - vrev64.16 , q13 │ │ + @ instruction: 0xfff43c96 │ │ + @ instruction: 0xfff4b5ee │ │ vtbx.8 d25, {d3}, d9 │ │ - vqshl.u32 , q12, #20 │ │ + @ instruction: 0xfff43cfc │ │ @ instruction: 0xfff45da3 │ │ vtbl.8 d25, {d19}, d31 │ │ - vqshl.u64 , q7, #52 @ 0x34 │ │ - vrsra.u64 d22, d26, #12 │ │ + vqrdmulh.s , q2, d18[0] │ │ + vqshrn.u64 d20, q15, #12 │ │ vtbl.8 d25, {d20}, d13 │ │ - vqshl.u64 d21, d28, #52 @ 0x34 │ │ - vqrdmlah.s q9, q10, d4[0] │ │ + vqrdmulh.s , q2, d0[0] │ │ + vcls.s16 , q4 │ │ vqneg.s16 , │ │ - vqshlu.s64 , q8, #52 @ 0x34 │ │ - vrsra.u64 d22, d8, #12 │ │ + vcvt.f16.u16 , q10, #12 │ │ + vqshrn.u64 d20, q6, #12 │ │ vtbx.8 d25, {d4}, d27 │ │ - vqshl.u64 d21, d10, #52 @ 0x34 │ │ - vcvt.u32.f32 q14, q1, #12 │ │ + vcvt.u16.f16 d19, d14, #12 │ │ + vsri.64 , q3, #12 │ │ vqshl.u32 d25, d17, #19 │ │ - vpadal.s16 , q8 │ │ - @ instruction: 0xfff4cfa0 │ │ + vtbx.8 d19, {d20-d23}, d20 │ │ + vabal.u , d4, d20 │ │ vqshl.u32 , , #19 │ │ - vpadal.u16 d21, d24 │ │ - vcvt.u32.f32 d28, d16, #12 │ │ + vdup.32 d19, d28[0] │ │ + vsri.64 d27, d20, #12 │ │ vabdl.u , d3, d15 │ │ - vqshlu.s32 d21, d30, #20 │ │ - vsubw.u q13, q2, d20 │ │ + vtbx.8 d19, {d20-d23}, d2 │ │ + vtbl.8 d24, {d20}, d24 │ │ vqshl.u32 , , #19 │ │ - vpadal.u16 d21, d2 │ │ - vrev64.16 , q4 │ │ + vdup.32 d19, d6[0] │ │ + @ instruction: 0xfff4b5cc │ │ vtbl.8 d25, {d3}, d23 │ │ - vqshl.u32 , q3, #20 │ │ - vsra.u64 q14, q3, #12 │ │ + @ instruction: 0xfff43cda │ │ + vqshl.u32 q13, q5, #20 │ │ vqshl.u64 d25, d15, #51 @ 0x33 │ │ - vpadal.u16 , q7 │ │ + vcvt.f16.u16 , q1, #12 │ │ Address 0x14b2ca is out of bounds. │ │ │ │ │ │ 0014b2cc : │ │ ldr r0, [r0, #0] │ │ and.w r0, r0, #2031616 @ 0x1f0000 │ │ bx lr │ │ @@ -243550,58 +243550,58 @@ │ │ b.n 14b6ca │ │ ldrb.w r0, [sp, #8] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ - ldmia r5, {r1, r2, r3, r4, r5, r6} │ │ - vaddw.u , , d30 │ │ - vraddhn.i d21, , q6 │ │ + cbz r2, 14b720 │ │ + vqshlu.s64 d25, d18, #51 @ 0x33 │ │ + vshll.u32 , d0, #19 │ │ vqrdmulh.s q9, q10, d8[0] │ │ movs r7, r1 │ │ - ldmia r3, {r1, r3, r6} │ │ - @ instruction: 0xfff3aefa │ │ - vrshr.u32 , q4, #13 │ │ - @ instruction: 0xfff4cbda │ │ - @ instruction: 0xfff3af8a │ │ - vmlal.u , d19, d24[0] │ │ - @ instruction: 0xfff4cbb6 │ │ - vqrdmlsh.s q13, , d22[0] │ │ - vmlal.u , d19, d4[0] │ │ - vtbx.8 d28, {d4-d7}, d30 │ │ - vcvt.u32.f32 d26, d14, #13 │ │ - vrshr.u32 , q14, #13 │ │ - @ instruction: 0xfff4cbfe │ │ - @ instruction: 0xfff3afae │ │ - vsubw.u , , d12 │ │ - vsli.32 q10, , #20 │ │ - vqrdmlah.s q13, q2, d6[0] │ │ - vaddw.u , , d20 │ │ - vsli.32 q10, , #20 │ │ - @ instruction: 0xfff4ae22 │ │ - vaddw.u , , d0 │ │ - vcvt.f32.u32 d21, d3, #12 │ │ - @ instruction: 0xfff4ae8e │ │ - @ instruction: 0xfff351ec │ │ + sub sp, #312 @ 0x138 │ │ + vsri.32 , q15, #13 │ │ + vqshl.u64 , q6, #51 @ 0x33 │ │ + vsra.u32 , q7, #12 │ │ + vabal.u , d3, d14 │ │ + vtbx.8 d19, {d3}, d28 │ │ + vsra.u32 d27, d26, #12 │ │ + vmls.i , , d26[0] │ │ + vtbx.8 d19, {d3}, d8 │ │ + vshr.u64 , q9, #12 │ │ + vraddhn.i d25, , q9 │ │ + vtbl.8 d19, {d3}, d0 │ │ + vaddw.u , q10, d2 │ │ + vsli.32 d25, d18, #19 │ │ + @ instruction: 0xfff33890 │ │ + vtbl.8 d18, {d4-d7}, d3 │ │ + @ instruction: 0xfff493ca │ │ + vabdl.u , d3, d24 │ │ + @ instruction: 0xfff42adf │ │ + vsubw.u , q10, d22 │ │ + vabdl.u , d3, d4 │ │ + vrsra.u64 d20, d7, #12 │ │ + vsri.32 d25, d2, #12 │ │ + vqshl.u32 , q8, #19 │ │ vpaddl.u16 q9, q6 │ │ - @ instruction: 0xfff5afd2 │ │ - vrsra.u32 d21, d16, #13 │ │ - vabal.u q10, d20, d19 │ │ - vqrdmlah.s q13, q2, d26[0] │ │ - @ instruction: 0xfff351c8 │ │ - vtbl.8 d28, {d4-d7}, d22 │ │ - @ instruction: 0xfff3aed6 │ │ - vrshr.u32 d21, d20, #13 │ │ - @ instruction: 0xfff4cb92 │ │ - vqrdmlsh.s q13, , d2[0] │ │ - vsubl.u , d19, d16 │ │ - vcvt.u16.f16 d27, d8, #12 │ │ - @ instruction: 0xfff3aeb2 │ │ - vrshr.u32 d21, d0, #13 │ │ + vsli.32 , q3, #21 │ │ + @ instruction: 0xfff338b4 │ │ + vtbl.8 d18, {d4-d7}, d23 │ │ + @ instruction: 0xfff493ee │ │ + @ instruction: 0xfff3374c │ │ + vrev32.16 d27, d26 │ │ + vsri.32 , q5, #13 │ │ + vqshl.u64 d19, d24, #51 @ 0x33 │ │ + vsra.u32 d27, d6, #12 │ │ + vmls.i , , d6[0] │ │ + vtbl.8 d19, {d3}, d20 │ │ + vrshr.u64 d26, d12, #12 │ │ + vsri.32 d25, d22, #13 │ │ + vqshl.u64 d19, d4, #51 @ 0x33 │ │ @ instruction: 0xfff42bde │ │ movs r7, r1 │ │ │ │ 0014b78c : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -243811,37 +243811,37 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ cmp r1, #18 │ │ movs r7, r1 │ │ cbnz r6, 14b9ec │ │ - vqabs.s16 , │ │ - vqrdmlsh.s q10, , d12[0] │ │ - vpaddl.u16 q10, │ │ - vpadal.u16 d29, d13 │ │ - vcvt.u32.f32 d20, d4, #13 │ │ + vqdmulh.s , q10, d9[0] │ │ + vsli.32 , q0, #19 │ │ + vqrshrun.s64 d18, , #12 │ │ + vcvt.f16.u16 d27, d1, #12 │ │ + vsri.64 d19, d8, #13 │ │ @ instruction: 0xfff4b8d2 │ │ - vpadal.s16 d29, d17 │ │ - @ instruction: 0xfff34ea8 │ │ - vpaddl.u16 d20, d23 │ │ - vpadal.s16 , │ │ - vqrdmlah.s q10, , d12[0] │ │ + vtbl.8 d27, {d20-d23}, d21 │ │ + vraddhn.i d19, , q14 │ │ + vtbl.8 d18, {d4}, d27 │ │ + vtbx.8 d27, {d20-d23}, d9 │ │ + vsri.32 , q0, #13 │ │ vtbx.8 d27, {d20-d21}, d12 │ │ - vqshl.u32 d29, d11, #20 │ │ - @ instruction: 0xfff34fa2 │ │ - @ instruction: 0xfff45b17 │ │ - vpadal.s16 , │ │ - @ instruction: 0xfff34ef0 │ │ + @ instruction: 0xfff4bc9f │ │ + vabal.u , d3, d22 │ │ + vshr.u64 d20, d11, #12 │ │ + vtbx.8 d27, {d20-d23}, d29 │ │ + vsri.32 , q10, #13 │ │ @ instruction: 0xfff41ef8 │ │ - vqshlu.s64 , , #53 @ 0x35 │ │ - vcvt.u32.f32 q10, q6, #13 │ │ - vtbx.8 d27, {d4-d6}, d0 │ │ - vqshlu.s64 d29, d17, #51 @ 0x33 │ │ - vcvt.u32.f32 d20, d24, #13 │ │ + vcvt.f16.u16 , , #11 │ │ + vmls.i , , d16[0] │ │ + vqrdmlsh.s , q10, d4[0] │ │ + vcvt.f16.u16 d27, d21, #13 │ │ + vsri.64 d19, d28, #13 │ │ vtbl.8 d18, {d4}, d10 │ │ movs r7, r1 │ │ │ │ 0014ba10 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -243970,17 +243970,17 @@ │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ movs r6, #138 @ 0x8a │ │ movs r7, r1 │ │ movs r5, #174 @ 0xae │ │ movs r7, r1 │ │ - ldr r6, [r5, r3] │ │ + subs r6, #114 @ 0x72 │ │ vrshr.u32 q12, , #12 │ │ - @ instruction: 0xfff44cf0 │ │ + vrshr.u32 , q10, #12 │ │ Address 0x14bb72 is out of bounds. │ │ │ │ │ │ 0014bb74 >&) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -244465,17 +244465,17 @@ │ │ add r0, sp, #32 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ movs r5, #36 @ 0x24 │ │ movs r7, r1 │ │ movs r0, #80 @ 0x50 │ │ movs r7, r1 │ │ - uxth r6, r4 │ │ + ldr r0, [sp, #168] @ 0xa8 │ │ @ instruction: 0xfff3dab6 │ │ - vqshl.u64 d20, d14, #52 @ 0x34 │ │ + @ instruction: 0xfff42d22 │ │ vsli.64 d27, d16, #52 @ 0x34 │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ ldrd r2, r0, [r0] │ │ movw r5, #28087 @ 0x6db7 │ │ subs r3, r0, r2 │ │ movt r5, #46811 @ 0xb6db │ │ @@ -244788,17 +244788,17 @@ │ │ b.n 14c418 >&) const@@Base+0x308> │ │ add r0, sp, #8 │ │ blx 230a40 <__emutls_get_address@@Base+0x3bb8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ subs r2, r1, #6 │ │ movs r7, r1 │ │ - add r7, sp, #216 @ 0xd8 │ │ - vaddw.u , , d7 │ │ - vraddhn.i d20, , q15 │ │ + str r4, [sp, #744] @ 0x2e8 │ │ + vrsubhn.i d23, , │ │ + @ instruction: 0xfff329b2 │ │ vqdmulh.s , q10, d24[0] │ │ movs r7, r1 │ │ adds r0, r2, #4 │ │ movs r7, r1 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ @@ -244867,16 +244867,16 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ adds r4, r3, #0 │ │ movs r7, r1 │ │ asrs r6, r0, #12 │ │ - @ instruction: 0xfff50e2e │ │ - @ instruction: 0xfff44360 │ │ + vrsra.u64 d31, d18, #11 │ │ + vtbx.8 d18, {d19}, d20 │ │ Address 0x14c4f2 is out of bounds. │ │ │ │ │ │ 0014c4f4 >&) const@@Base>: │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -244915,16 +244915,16 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ subs r4, r5, r6 │ │ movs r7, r1 │ │ asrs r6, r2, #10 │ │ - @ instruction: 0xfff59f86 │ │ - vrshr.u64 q10, q8, #13 │ │ + vceq.f16 d24, d10, #0 │ │ + vqrshrun.s64 d18, q10, #13 │ │ Address 0x14c562 is out of bounds. │ │ │ │ │ │ 0014c564 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -244980,16 +244980,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ subs r4, r7, r4 │ │ movs r7, r1 │ │ stmia r6!, {r0, r1, r4, r5} │ │ - vcvt.f32.u32 q10, q6, #12 │ │ - vpaddl.s16 q10, q7 │ │ + @ instruction: 0xfff433e0 │ │ + vqshl.u64 q9, q1, #52 @ 0x34 │ │ @ instruction: 0xfff41afc │ │ movs r7, r1 │ │ │ │ 0014c608 : │ │ push {r7, lr} │ │ mov r7, sp │ │ sub sp, #16 │ │ @@ -245362,29 +245362,29 @@ │ │ addeq sp, #24 │ │ ldreq.w r8, [sp], #4 │ │ popeq {r4, r5, r6, r7, pc} │ │ blx 230610 <__emutls_get_address@@Base+0x3788> │ │ nop │ │ subs r2, r3, r0 │ │ movs r7, r1 │ │ - @ instruction: 0xb852 │ │ - vshll.u32 q8, d20, #19 │ │ - vqrdmlsh.s , q2, d16[0] │ │ - vqrshrun.s64 d27, q11, #12 │ │ - @ instruction: 0xfff30a58 │ │ - @ instruction: 0xfff43f84 │ │ - vrsra.u32 d19, d7, #12 │ │ - vshll.u32 q8, d0, #20 │ │ - vcvt.u32.f32 d19, d28, #12 │ │ - @ instruction: 0xfff44b3f │ │ - vtbx.8 d16, {d20-d21}, d28 │ │ - vcvt.u32.f32 d19, d8, #12 │ │ - vrshr.u64 d19, d29, #12 │ │ - @ instruction: 0xfff409b6 │ │ - vqrdmlah.s , q10, d18[0] │ │ + ldr r5, [sp, #856] @ 0x358 │ │ + @ instruction: 0xfff3efb8 │ │ + vmls.i q9, , d20[0] │ │ + @ instruction: 0xfff49dfa │ │ + @ instruction: 0xfff3efdc │ │ + vabal.u q9, d3, d8 │ │ + @ instruction: 0xfff4189b │ │ + @ instruction: 0xfff4ef94 │ │ + vmls.i q9, , d0[0] │ │ + vrev32.16 , │ │ + vcvt.u32.f32 q15, q8, #12 │ │ + vsri.64 d18, d12, #13 │ │ + vtbx.8 d17, {d4}, d1 │ │ + vcvt.u32.f32 d30, d26, #12 │ │ + vmls.i q9, , d22[0] │ │ vpadal.u16 , q14 │ │ movs r7, r1 │ │ ldmia r4!, {r2, r6} │ │ movs r6, r1 │ │ │ │ 0014ca1c : │ │ push {r4, r6, r7, lr} │ │ @@ -245678,50 +245678,50 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ asrs r2, r0, #26 │ │ movs r7, r1 │ │ - push {r2, lr} │ │ - vmull.u , d19, d13 │ │ - vcvt.f16.u16 d19, d2, #12 │ │ - vpadal.s16 d27, d12 │ │ - @ instruction: 0xfff33d95 │ │ - vcvt.u16.f16 d19, d10, #12 │ │ - vsli.64 d27, d4, #52 @ 0x34 │ │ - vcvt.u16.f16 d19, d13, #13 │ │ - vmull.u , d20, d18 │ │ - vqshlu.s64 d27, d10, #52 @ 0x34 │ │ - @ instruction: 0xfff33e23 │ │ - @ instruction: 0xfff43da8 │ │ - vcvt.u32.f32 d18, d25, #12 │ │ - @ instruction: 0xfff43bd9 │ │ - @ instruction: 0xfff43b5e │ │ - vcvt.u32.f32 q9, , #12 │ │ - @ instruction: 0xfff43bfd │ │ - vtbl.8 d19, {d20-d23}, d2 │ │ - vqneg.s16 q10, │ │ - vdup.32 d19, d17[0] │ │ - vtbl.8 d19, {d20-d23}, d22 │ │ - @ instruction: 0xfff42fa5 │ │ - vdup.32 , d5[0] │ │ - vtbx.8 d19, {d20-d23}, d10 │ │ - @ instruction: 0xfff4b560 │ │ - vqdmulh.s , , d25[0] │ │ - vdup.32 , d30[0] │ │ - vpadal.s16 , q3 │ │ - vqrdmulh.s , , d15[0] │ │ - vcvt.u16.f16 , q2, #12 │ │ - vsli.64 d27, d28, #52 @ 0x34 │ │ - vqrdmulh.s , , d5[0] │ │ - vqdmulh.s , q10, d10[0] │ │ - vqshlu.s64 q13, q11, #52 @ 0x34 │ │ - vdup.8 , d25[1] │ │ - vtbx.8 d19, {d20-d23}, d30 │ │ + ldr r2, [sp, #544] @ 0x220 │ │ + vrshr.u32 d18, d1, #13 │ │ + vsra.u64 d18, d6, #12 │ │ + @ instruction: 0xfff49b90 │ │ + vrsra.u32 d18, d9, #13 │ │ + vrshr.u64 d18, d14, #12 │ │ + @ instruction: 0xfff49b18 │ │ + vsubl.u q9, d19, d17 │ │ + vpaddl.s16 d18, d22 │ │ + vcvt.f16.u16 d25, d14, #12 │ │ + vsubw.u q9, , d23 │ │ + vsubw.u q9, q2, d28 │ │ + vsri.64 d17, d29, #12 │ │ + vsra.u32 q9, , #12 │ │ + vrev32.16 q9, q9 │ │ + vclz.i16 , │ │ + vaddw.u q9, q10, d1 │ │ + vrev16.16 d18, d6 │ │ + vcvt.u16.f16 q9, , #12 │ │ + vaddw.u q9, q10, d21 │ │ + vrev16.16 d18, d26 │ │ + vabal.u , d4, d25 │ │ + @ instruction: 0xfff421c9 │ │ + vrev16.16 q9, q7 │ │ + vtbx.8 d25, {d20-d22}, d20 │ │ + vmlal.u q9, d3, d29[0] │ │ + vsra.u64 q9, q9, #12 │ │ + vtbx.8 d25, {d20-d23}, d10 │ │ + vrsra.u32 q9, , #13 │ │ + vrshr.u64 q9, q4, #12 │ │ + vtbx.8 d25, {d4-d7}, d0 │ │ + vmlal.u q9, d19, d9[0] │ │ + vpaddl.s16 q9, q7 │ │ + vcvt.f16.u16 q12, q13, #12 │ │ + @ instruction: 0xfff321ed │ │ + vsra.u32 q9, q9, #12 │ │ vclz.i16 , q2 │ │ movs r7, r1 │ │ │ │ 0014cd94 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -246062,37 +246062,37 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ asrs r0, r1, #7 │ │ movs r7, r1 │ │ - cmp r3, #63 @ 0x3f │ │ - vshr.u32 q8, q12, #12 │ │ - vqabs.s16 , q10 │ │ - vsubw.u q10, q10, d31 │ │ - vshr.u64 d16, d12, #12 │ │ - vqneg.s16 d19, d8 │ │ - vrev32.16 , q1 │ │ - vmla.i q8, , d20[0] │ │ - vqshl.u64 , q0, #52 @ 0x34 │ │ + asrs r3, r0, #3 │ │ + vsli.64 q15, q14, #52 @ 0x34 │ │ + vqdmulh.s , , d24[0] │ │ + vqshrn.u64 d18, , #12 │ │ + vpadal.s16 d30, d16 │ │ + @ instruction: 0xfff31d0c │ │ + vpadal.s16 , q3 │ │ + vmlsl.u q15, d3, d24[0] │ │ + vcvt.u16.f16 , q2, #13 │ │ vshr.u64 d17, d30, #12 │ │ movs r7, r1 │ │ - sub sp, #408 @ 0x198 │ │ - vaddw.u q8, , d8 │ │ - vqshl.u64 , q10, #52 @ 0x34 │ │ + str r6, [sp, #424] @ 0x1a8 │ │ + vrsubhn.i d30, , q6 │ │ + vcvt.u16.f16 , q12, #13 │ │ vsra.u32 d17, d14, #12 │ │ movs r7, r1 │ │ asrs r4, r0, #5 │ │ movs r7, r1 │ │ asrs r4, r2, #6 │ │ movs r7, r1 │ │ - cmp r3, #135 @ 0x87 │ │ - vrev32.16 q8, q0 │ │ - vqneg.s16 d19, d28 │ │ + asrs r3, r1, #4 │ │ + vpadal.s16 q15, q2 │ │ + vcvt.u16.f16 d17, d16, #13 │ │ vrev32.16 , q10 │ │ movs r7, r1 │ │ asrs r2, r4, #2 │ │ movs r7, r1 │ │ │ │ 0014d140 : │ │ push {r7, lr} │ │ @@ -246215,17 +246215,17 @@ │ │ nop │ │ lsrs r6, r7, #28 │ │ movs r7, r1 │ │ lsrs r6, r4, #26 │ │ movs r7, r1 │ │ lsrs r0, r0, #28 │ │ movs r7, r1 │ │ - add r0, pc, #1008 @ (adr r0, 14d650 ) │ │ - vaddl.u , d19, d28 │ │ - vsli.64 , q10, #51 @ 0x33 │ │ + strh r0, [r0, #52] @ 0x34 │ │ + vqshlu.s32 d29, d16, #19 │ │ + @ instruction: 0xfff31b78 │ │ vqrdmlah.s q8, q10, d2[0] │ │ movs r7, r1 │ │ │ │ 0014d26c : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -246363,26 +246363,26 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsrs r4, r6, #24 │ │ movs r7, r1 │ │ - @ instruction: 0xffb1fff3 │ │ - ldcl 15, cr15, [r3, #-976]! @ 0xfffffc30 │ │ - adds r4, #202 @ 0xca │ │ - vaddw.u q12, q10, d19 │ │ + b.n 14ce3a │ │ + vcvt.u16.f16 q15, , #13 │ │ + vtbx.8 d17, {d4-d6}, d14 │ │ + vqabs.s16 d22, d23 │ │ @ instruction: 0xfff3ed2b │ │ - vclz.i16 d19, d2 │ │ - @ instruction: 0xfff4ffd5 │ │ + vtbl.8 d17, {d4-d6}, d6 │ │ + vsli.32 q15, , #20 │ │ @ instruction: 0xfff3ed97 │ │ - vclz.i16 , q15 │ │ - @ instruction: 0xfff49fae │ │ + @ instruction: 0xfff41a72 │ │ + vsli.32 d24, d18, #20 │ │ vqrdmulh.s q15, , d15[0] │ │ - vclz.i16 d19, d22 │ │ + vtbl.8 d17, {d4-d6}, d26 │ │ @ instruction: 0xfff40d9e │ │ movs r7, r1 │ │ │ │ 0014d400 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -246519,26 +246519,26 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsrs r0, r4, #18 │ │ movs r7, r1 │ │ - mrc2 15, 4, pc, cr11, cr3, {7} │ │ - subs r7, #221 @ 0xdd │ │ - vrsra.u64 d19, d20, #12 │ │ - vshr.u32 d24, d3, #12 │ │ - vcvt.u32.f32 d19, d11, #13 │ │ - vrshr.u64 , q9, #12 │ │ - @ instruction: 0xfff4fe21 │ │ - vqrdmlsh.s , , d19[0] │ │ - vrsra.u32 d19, d26, #12 │ │ - @ instruction: 0xfff4da9b │ │ - vcvt.u32.f32 d19, d31, #13 │ │ - vrsra.u32 d19, d6, #12 │ │ + b.n 14cd9e │ │ + @ instruction: 0xfff32561 │ │ + vqshrn.u64 d17, q12, #12 │ │ + vsli.64 d22, d7, #52 @ 0x34 │ │ + vsri.64 d18, d15, #13 │ │ + vqrshrun.s64 d17, q11, #12 │ │ + vsubw.u q15, q10, d21 │ │ + vmls.i q9, , d23[0] │ │ + @ instruction: 0xfff418be │ │ + vshr.u32 d28, d15, #12 │ │ + vmls.i q9, , d3[0] │ │ + @ instruction: 0xfff4189a │ │ vtbx.8 d16, {d20-d23}, d26 │ │ movs r7, r1 │ │ │ │ 0014d590 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -246760,38 +246760,38 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsrs r0, r2, #12 │ │ movs r7, r1 │ │ - add r1, sp, #936 @ 0x3a8 │ │ + ldrh r6, [r5, #58] @ 0x3a │ │ vmlsl.u , d19, d14[0] │ │ - vshr.u64 , q12, #13 │ │ - vtbx.8 d26, {d20-d21}, d6 │ │ + vqshlu.s32 , q14, #19 │ │ + vqrdmlsh.s q12, q2, d10[0] │ │ vrsubhn.i d19, , q13 │ │ - vshr.u64 , q2, #13 │ │ - vqrshrn.u64 d27, q9, #12 │ │ + vqshlu.s32 , q4, #19 │ │ + @ instruction: 0xfff49ef6 │ │ vqshl.u64 d19, d30, #51 @ 0x33 │ │ - @ instruction: 0xfff331e8 │ │ - @ instruction: 0xfff47dad │ │ + @ instruction: 0xfff3176c │ │ + vrsra.u32 d22, d17, #12 │ │ vmlsl.u , d3, d18[0] │ │ - vaddl.u , d19, d12 │ │ - vdup.32 , d11[0] │ │ + vqshlu.s32 d17, d0, #19 │ │ + @ instruction: 0xfff4e1cf │ │ vqshl.u32 d19, d26, #19 │ │ - @ instruction: 0xfff33164 │ │ - vtbl.8 d26, {d20-d21}, d18 │ │ + vmlsl.u , d19, d24[0] │ │ + @ instruction: 0xfff48f26 │ │ vrsubhn.i d19, , q3 │ │ - vshr.u64 d19, d16, #13 │ │ - vdup.32 d31, d23[0] │ │ + vqshlu.s32 d17, d20, #19 │ │ + vaddw.u q15, q10, d27 │ │ vqshl.u32 d19, d6, #19 │ │ - @ instruction: 0xfff33140 │ │ - vtbl.8 d29, {d20}, d17 │ │ + vmlsl.u , d19, d4[0] │ │ + @ instruction: 0xfff4be25 │ │ vqshlu.s64 , q9, #51 @ 0x33 │ │ - vsra.u32 d19, d12, #13 │ │ + vrsubhn.i d17, , q8 │ │ vshll.u32 q8, d4, #20 │ │ movs r7, r1 │ │ │ │ 0014d82c : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -247013,38 +247013,38 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsrs r4, r6, #1 │ │ movs r7, r1 │ │ - add r7, pc, #320 @ (adr r7, 14dba8 ) │ │ - vtbl.8 d24, {d3-d6}, d5 │ │ - vcvt.f32.u32 q9, q7, #13 │ │ - vqabs.s16 d26, d28 │ │ - vtbx.8 d24, {d19-d21}, d17 │ │ - vcvt.f32.u32 d18, d26, #13 │ │ - vqshlu.s64 , q2, #52 @ 0x34 │ │ - @ instruction: 0xfff38bf1 │ │ - vqrdmlsh.s q9, , d10[0] │ │ - @ instruction: 0xfff47b13 │ │ - @ instruction: 0xfff38a99 │ │ - @ instruction: 0xfff32df2 │ │ - @ instruction: 0xfff4f9b1 │ │ - @ instruction: 0xfff38b71 │ │ - vqrdmlah.s q9, , d10[0] │ │ - vqabs.s16 d26, d8 │ │ - @ instruction: 0xfff38abd │ │ - vcvt.f32.u32 d18, d6, #13 │ │ - vtbl.8 d31, {d20-d21}, d13 │ │ - vtbx.8 d24, {d3-d6}, d13 │ │ - @ instruction: 0xfff32ea6 │ │ - vpadal.s16 d29, d7 │ │ - vtbl.8 d24, {d3-d6}, d25 │ │ - @ instruction: 0xfff32e82 │ │ + ldrh r4, [r2, #38] @ 0x26 │ │ + vaddl.u , d19, d9 │ │ + @ instruction: 0xfff313e2 │ │ + @ instruction: 0xfff48cb0 │ │ + vmla.i , , d21[0] │ │ + vrsra.u64 d17, d30, #13 │ │ + vcvt.f16.u16 , q4, #12 │ │ + vsra.u32 , , #13 │ │ + vmls.i , , d14[0] │ │ + vshr.u64 d22, d7, #12 │ │ + vshr.u32 d23, d13, #13 │ │ + vrsra.u32 , q11, #13 │ │ + vcvt.u32.f32 d29, d21, #12 │ │ + vshr.u64 , , #13 │ │ + vmls.i , , d14[0] │ │ + vmull.u q12, d20, d12 │ │ + vmla.i , , d1[0] │ │ + vrsra.u64 d17, d10, #13 │ │ + vcvt.u32.f32 d29, d1, #12 │ │ + vshr.u64 , , #13 │ │ + vraddhn.i d17, , q13 │ │ + vtbl.8 d27, {d20-d23}, d11 │ │ + vaddl.u , d19, d29 │ │ + vraddhn.i d17, , q3 │ │ vqshl.u32 q8, q13, #20 │ │ movs r7, r1 │ │ │ │ 0014dac8 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #64 @ 0x40 │ │ @@ -247144,17 +247144,17 @@ │ │ movs r7, r1 │ │ lsls r4, r5, #21 │ │ movs r7, r1 │ │ lsls r0, r0, #22 │ │ movs r7, r1 │ │ lsls r6, r1, #21 │ │ movs r7, r1 │ │ - bmi.n 14dc02 │ │ + cbnz r1, 14dbf0 │ │ vtbl.8 d27, {d3-d5}, d6 │ │ - @ instruction: 0xfff42c98 │ │ + vrshr.u32 d17, d12, #12 │ │ Address 0x14dbce is out of bounds. │ │ │ │ │ │ 0014dbd0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -247349,38 +247349,38 @@ │ │ itt ne │ │ ldrne r0, [sp, #24] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsls r4, r1, #19 │ │ movs r7, r1 │ │ - ldmia r3!, {r0, r1, r2, r4, r5, r7} │ │ + cbz r3, 14ddd6 │ │ vqshlu.s32 d29, d22, #19 │ │ - vtbx.8 d18, {d4-d7}, d2 │ │ + vrev32.16 , q3 │ │ vsri.64 d16, d10, #12 │ │ movs r7, r1 │ │ lsls r6, r6, #16 │ │ movs r7, r1 │ │ @ instruction: 0xfa72fff4 │ │ bpl.n 14dd74 │ │ - @ instruction: 0xfff42ad6 │ │ + vshr.u32 , q5, #12 │ │ vtbx.8 d31, {d4-d6}, d14 │ │ vabal.u , d20, d22 │ │ - @ instruction: 0xfff42ab2 │ │ - vrsra.u64 q13, q1, #12 │ │ + vshr.u32 d17, d22, #12 │ │ + vqrshrn.u64 d24, q3, #12 │ │ vabal.u , d19, d2 │ │ - vtbl.8 d18, {d20-d22}, d14 │ │ + vshr.u32 d17, d2, #12 │ │ vrsra.u64 q8, q10, #12 │ │ movs r7, r1 │ │ @ instruction: 0xfabafff4 │ │ bvs.n 14de2c │ │ - @ instruction: 0xfff42b1e │ │ - vpadal.s16 d25, d2 │ │ + vrev32.16 d17, d18 │ │ + vtbl.8 d23, {d20-d23}, d6 │ │ @ instruction: 0xfff3d5ee │ │ - @ instruction: 0xfff42afa │ │ + vshr.u32 , q15, #12 │ │ Address 0x14de16 is out of bounds. │ │ │ │ │ │ 0014de18 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #64 @ 0x40 │ │ @@ -247484,17 +247484,17 @@ │ │ movs r7, r1 │ │ lsls r0, r3, #8 │ │ movs r7, r1 │ │ lsls r4, r5, #8 │ │ movs r7, r1 │ │ lsls r2, r7, #7 │ │ movs r7, r1 │ │ - beq.n 14deaa │ │ + @ instruction: 0xb649 │ │ vrsubhn.i d27, , q15 │ │ - vtbx.8 d18, {d4-d5}, d0 │ │ + vqrdmlah.s q8, q10, d4[0] │ │ Address 0x14df26 is out of bounds. │ │ │ │ │ │ 0014df28 : │ │ ldrb r0, [r0, #3] │ │ ubfx r0, r0, #6, #1 │ │ bx lr │ │ @@ -247883,57 +247883,57 @@ │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsls r6, r3, #5 │ │ movs r7, r1 │ │ - movs r7, #246 @ 0xf6 │ │ + lsrs r2, r7, #21 │ │ vdup.32 q15, d12[0] │ │ - vqabs.s16 q9, q13 │ │ - vpaddl.u16 d19, d25 │ │ + vqdmulh.s q8, q10, d30[0] │ │ + vtbl.8 d17, {d4}, d29 │ │ vtbx.8 d30, {d4-d7}, d10 │ │ - vpadal.s16 q9, q12 │ │ + vtbx.8 d16, {d20-d23}, d28 │ │ vshr.u64 q8, q13, #12 │ │ movs r7, r1 │ │ - lsls r5, r3 │ │ + movs r6, #33 @ 0x21 │ │ @ instruction: 0xfff4eabe │ │ - vsli.64 q9, q6, #52 @ 0x34 │ │ - vrshr.u64 , , #12 │ │ + vtbx.8 d16, {d4-d7}, d16 │ │ + vqrshrun.s64 d21, , #12 │ │ @ instruction: 0xfff3ea9a │ │ - vsli.64 d18, d24, #52 @ 0x34 │ │ + @ instruction: 0xfff40b3c │ │ vshr.u32 d16, d12, #12 │ │ movs r7, r1 │ │ ldr r7, [r2, #0] │ │ vcvt.f16.u16 d30, d4, #12 │ │ - vqshl.u32 d18, d18, #20 │ │ - vcvt.u16.f16 d26, d27, #12 │ │ + @ instruction: 0xfff40cb6 │ │ + vrshr.u64 d25, d31, #12 │ │ @ instruction: 0xfff3ea76 │ │ - vsli.64 d18, d4, #52 @ 0x34 │ │ + @ instruction: 0xfff40b18 │ │ vpadal.s16 d31, d24 │ │ vtbx.8 d30, {d4-d7}, d30 │ │ - vpadal.u16 d18, d12 │ │ - @ instruction: 0xfff4e1c4 │ │ + vcvt.f16.u16 d16, d0, #12 │ │ + vqabs.s16 q14, q4 │ │ @ instruction: 0xfff3ebdc │ │ - vqshlu.s64 q9, q13, #52 @ 0x34 │ │ + vcvt.f16.u16 q8, q15, #12 │ │ vqrdmulh.s q15, q2, d24[0] │ │ @ instruction: 0xfff4ea52 │ │ - vsli.32 q9, q8, #20 │ │ - vcvt.u32.f32 , q13, #12 │ │ + @ instruction: 0xfff40af4 │ │ + vsri.64 q12, q15, #12 │ │ @ instruction: 0xfff3eb18 │ │ - vqshlu.s32 d18, d22, #20 │ │ - vpadal.u16 d28, d15 │ │ + @ instruction: 0xfff40bba │ │ + vcvt.f16.u16 d26, d3, #12 │ │ vtbl.8 d30, {d19-d22}, d20 │ │ - vpadal.u16 q9, q1 │ │ + vdup.32 q8, d6[0] │ │ vsli.64 d28, d1, #52 @ 0x34 │ │ vtbl.8 d30, {d4-d6}, d30 │ │ - @ instruction: 0xfff4254c │ │ + @ instruction: 0xfff40ad0 │ │ vsli.64 d31, d12, #52 @ 0x34 │ │ vtbx.8 d30, {d20-d22}, d18 │ │ - vpadal.s16 d18, d0 │ │ + vtbl.8 d16, {d20-d23}, d4 │ │ Address 0x14e3b6 is out of bounds. │ │ │ │ │ │ 0014e3b8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -248846,21 +248846,21 @@ │ │ mov r3, r9 │ │ b.n 14e968 │ │ nop │ │ add r4, sp, #552 @ 0x228 │ │ movs r6, r1 │ │ pop {r2, r3, r4, r7, pc} │ │ vpaddl.s16 d30, d2 │ │ - @ instruction: 0xfff41d20 │ │ + vpaddl.u16 d16, d20 │ │ vqdmulh.s , q10, d12[0] │ │ vsra.u32 d30, d18, #12 │ │ - vcvt.f16.u16 , q0, #12 │ │ + vsra.u64 q8, q2, #12 │ │ vpaddl.s16 d18, d29 │ │ vshr.u64 q15, q5, #13 │ │ - @ instruction: 0xfff41bf8 │ │ + vsra.u32 q8, q14, #12 │ │ @ instruction: 0xfff4fcd4 │ │ movs r6, r1 │ │ cmp.w r6, #256 @ 0x100 │ │ beq.w 14f160 │ │ cmp.w r6, #512 @ 0x200 │ │ bne.w 14f744 │ │ ldr r0, [sp, #32] │ │ @@ -249418,45 +249418,45 @@ │ │ blx 2306b0 <__emutls_get_address@@Base+0x3828> │ │ add r4, pc, #360 @ (adr r4, 14f4a4 ) │ │ movs r6, r1 │ │ add r3, pc, #1016 @ (adr r3, 14f738 ) │ │ movs r6, r1 │ │ strh r1, [r1, #8] │ │ vtbl.8 d29, {d4-d7}, d26 │ │ - vpadal.s16 , q4 │ │ - vrev32.16 q12, │ │ + vtbx.8 d31, {d20-d23}, d12 │ │ + vmla.i q12, , d21[0] │ │ vtbl.8 d29, {d4-d7}, d6 │ │ - vpadal.s16 d17, d20 │ │ - vrev32.16 q12, │ │ + vtbl.8 d31, {d20-d23}, d24 │ │ + vmla.i q12, , d1[0] │ │ vtbx.8 d29, {d20-d22}, d18 │ │ - vpadal.s16 d17, d0 │ │ - vqrdmlah.s q12, q10, d14[0] │ │ + vtbl.8 d31, {d20-d23}, d4 │ │ + vsri.32 , q1, #13 │ │ @ instruction: 0xfff3dabe │ │ - vsli.64 , q6, #52 @ 0x34 │ │ - @ instruction: 0xfff48eaa │ │ + vtbx.8 d31, {d4-d7}, d16 │ │ + vraddhn.i d23, , q15 │ │ @ instruction: 0xfff3da9a │ │ - vsli.64 d17, d24, #52 @ 0x34 │ │ - vtbl.8 d25, {d4-d6}, d30 │ │ + @ instruction: 0xfff4fb3c │ │ + vtbl.8 d25, {d3-d5}, d30 │ │ @ instruction: 0xfff4da76 │ │ - vsli.64 d17, d4, #52 @ 0x34 │ │ - vqrdmlah.s q12, q2, d18[0] │ │ + @ instruction: 0xfff4fb18 │ │ + @ instruction: 0xfff373e6 │ │ @ instruction: 0xfff3da52 │ │ - vsli.32 , q8, #20 │ │ - @ instruction: 0xfff4ce0e │ │ + @ instruction: 0xfff4faf4 │ │ + @ instruction: 0xfff3ce0e │ │ vtbl.8 d29, {d4-d6}, d30 │ │ - @ instruction: 0xfff4154c │ │ - vqrdmlsh.s , q2, d28[0] │ │ + @ instruction: 0xfff4fad0 │ │ + vqrdmlsh.s , , d28[0] │ │ vtbl.8 d29, {d4-d6}, d10 │ │ - vabal.u , d4, d24 │ │ - vrsra.u32 d26, d14, #12 │ │ + vtbl.8 d31, {d20-d22}, d28 │ │ + vrsra.u32 d26, d14, #13 │ │ movs r6, r1 │ │ - strh r5, [r6, #4] │ │ + str r1, [r7, #96] @ 0x60 │ │ @ instruction: 0xfff3d9da │ │ - vsri.64 , q12, #12 │ │ - @ instruction: 0xfff44af3 │ │ + @ instruction: 0xfff4fa7c │ │ + @ instruction: 0xfff34af3 │ │ mov r1, r8 │ │ add r2, pc │ │ blx 231120 <__emutls_get_address@@Base+0x4298> │ │ ldr r2, [pc, #968] @ (14f790 ) │ │ mov r1, r8 │ │ add r2, pc │ │ blx 231120 <__emutls_get_address@@Base+0x4298> │ │ @@ -249837,35 +249837,35 @@ │ │ b.n 14f800 │ │ b.n 14f800 │ │ b.n 14f800 │ │ add r2, pc, #208 @ (adr r2, 14f860 ) │ │ movs r6, r1 │ │ add r1, pc, #856 @ (adr r1, 14faec ) │ │ movs r6, r1 │ │ - ldr r6, [pc, #1012] @ (14fb8c ) │ │ + adds r4, #129 @ 0x81 │ │ vqshrn.u64 d29, q7, #13 │ │ - vsri.32 d17, d28, #12 │ │ - vdup.32 d30, d2[0] │ │ + vtbx.8 d31, {d20-d21}, d0 │ │ + vaddw.u , , d6 │ │ @ instruction: 0xfff3d8f8 │ │ - vsri.32 d17, d6, #12 │ │ - vsra.u64 d26, d28, #12 │ │ + @ instruction: 0xfff4f99a │ │ + vsra.u64 d26, d28, #13 │ │ movs r6, r1 │ │ add r1, pc, #392 @ (adr r1, 14f93c ) │ │ movs r6, r1 │ │ - ldrb r0, [r5, #27] │ │ + str r4, [r5, #68] @ 0x44 │ │ vtbx.8 d29, {d19}, d2 │ │ - @ instruction: 0xfff413e0 │ │ - vqneg.s16 d31, d26 │ │ + vtbx.8 d31, {d4-d5}, d20 │ │ + vabdl.u , d19, d26 │ │ movs r6, r1 │ │ - ldrh r6, [r5, #36] @ 0x24 │ │ + strb r2, [r6, #8] │ │ vqrshrun.s64 d29, q13, #13 │ │ - vrsra.u64 d17, d8, #12 │ │ - @ instruction: 0xfff4d89e │ │ - vrsra.u64 d17, d28, #12 │ │ - vshr.u32 d30, d2, #12 │ │ + vqshrn.u64 d31, q6, #12 │ │ + @ instruction: 0xfff3d89e │ │ + vtbx.8 d31, {d4-d5}, d0 │ │ + vshr.u32 d30, d2, #13 │ │ b.n 14f800 │ │ b.n 14f800 │ │ b.n 14f800 │ │ b.n 14f800 │ │ b.n 14f800 │ │ b.n 14f800 │ │ b.n 14f800 │ │ @@ -249885,34 +249885,34 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ @ instruction: 0xf6ea000e │ │ - udf #159 @ 0x9f │ │ - vsri.32 d17, d22, #13 │ │ - vqrshrun.s64 d29, q3, #12 │ │ - vrsra.u32 , q10, #12 │ │ - vsri.32 d17, d2, #12 │ │ - vqshrun.s64 d29, q9, #12 │ │ - vrsra.u32 , q0, #12 │ │ - vcvt.u32.f32 , , #12 │ │ + stmia r4!, {r0, r1, r5} │ │ + @ instruction: 0xfff3f9ba │ │ + vqrshrun.s64 d29, q3, #13 │ │ + @ instruction: 0xfff4f8f8 │ │ + @ instruction: 0xfff3f996 │ │ + vqshrun.s64 d29, q9, #13 │ │ + @ instruction: 0xfff4f8d4 │ │ + vsri.64 q8, , #13 │ │ vtbl.8 d29, {d4}, d14 │ │ - vsubw.u , q2, d28 │ │ - vcvt.f32.u32 , , #12 │ │ + @ instruction: 0xfff4f8b0 │ │ + vraddhn.i d22, , │ │ vabdl.u , d19, d18 │ │ - vpaddl.u16 , q0 │ │ - vrshr.u32 d27, d8, #12 │ │ + vtbx.8 d31, {d4}, d4 │ │ + vqshl.u64 d25, d12, #51 @ 0x33 │ │ vrsubhn.i d29, , q11 │ │ - @ instruction: 0xfff411c4 │ │ - vpadal.u16 q8, │ │ - vqneg.s16 , q13 │ │ - vsubw.u , q2, d8 │ │ - vcls.s16 , q7 │ │ + vqabs.s16 , q4 │ │ + vdup.8 q15, d23[1] │ │ + @ instruction: 0xfff3d7ea │ │ + vtbl.8 d31, {d20}, d12 │ │ + vmls.i , , d14[0] │ │ movs r6, r1 │ │ ssat r0, #15, r2 │ │ add.w r0, sl, #14 │ │ @ instruction: 0xf130000e │ │ @ instruction: 0xf0be000e │ │ adcs.w r0, r6, #14 │ │ sub.w r0, r2, #14 │ │ @@ -249928,56 +249928,56 @@ │ │ vhadd.s32 d16, d8, d14 │ │ vaddl.s8 q0, d14, d14 │ │ vaddl.s16 q8, d10, d14 │ │ @ instruction: 0xf23a000e │ │ orns r0, r2, #14 │ │ @ instruction: 0xf0e4000e │ │ vhadd.s8 d16, d2, d14 │ │ - adds r5, r7, #5 │ │ + lsls r1, r0, #12 │ │ vabal.u , d20, d24 │ │ - vrev32.16 , q3 │ │ - @ instruction: 0xfff47ea1 │ │ + vpadal.s16 , q5 │ │ + vraddhn.i d22, , │ │ @ instruction: 0xfff3d7c6 │ │ - vpaddl.u16 , q10 │ │ - vcvt.u16.f16 d23, d13, #12 │ │ + vtbx.8 d31, {d4}, d24 │ │ + vcvt.u16.f16 d23, d13, #13 │ │ vqshl.u32 , q5, #20 │ │ - vrshr.u32 , q12, #12 │ │ - vcvt.f32.u32 d22, d30, #12 │ │ + vqshl.u64 , q14, #52 @ 0x34 │ │ + vcvt.f32.u32 d22, d30, #13 │ │ vqshlu.s32 d29, d6, #20 │ │ - vsra.u32 d17, d20, #12 │ │ - vsli.64 , , #52 @ 0x34 │ │ + vqshlu.s64 d31, d24, #52 @ 0x34 │ │ + @ instruction: 0xfff3db5d │ │ vqshlu.s32 , q7, #19 │ │ - vsra.u32 , q14, #12 │ │ - vcvt.u32.f32 d22, d19, #12 │ │ + vqabs.s16 d31, d0 │ │ + vcvt.u32.f32 d22, d19, #13 │ │ vpadal.u16 , q15 │ │ - vpaddl.s16 d17, d12 │ │ - vcvt.f32.u32 , , #12 │ │ + vqshl.u64 d31, d0, #52 @ 0x34 │ │ + vrsra.u64 q11, , #13 │ │ vqshl.u32 , q15, #19 │ │ - vrshr.u64 d17, d12, #12 │ │ - @ instruction: 0xfff46df6 │ │ + vtbl.8 d31, {d4}, d16 │ │ + @ instruction: 0xfff36df6 │ │ @ instruction: 0xfff4d5ce │ │ - vrev32.16 , q14 │ │ - vsli.64 , , #52 @ 0x34 │ │ + vqshlu.s32 , q8, #20 │ │ + vtbl.8 d29, {d19-d22}, d1 │ │ vrsubhn.i d29, , q1 │ │ - vaddw.u , q10, d16 │ │ - vcvt.u32.f32 q11, , #12 │ │ + vqabs.s16 d31, d20 │ │ + vcvt.u32.f32 q11, , #13 │ │ vqshl.u32 d29, d2, #20 │ │ - vrshr.u32 d17, d16, #12 │ │ - @ instruction: 0xfff47cf9 │ │ + vqshl.u64 d31, d20, #52 @ 0x34 │ │ + @ instruction: 0xfff37cf9 │ │ vqshl.u32 d29, d22, #20 │ │ - vrshr.u32 , q2, #12 │ │ - vcvt.f32.u32 d22, d10, #12 │ │ + vqshl.u64 , q4, #52 @ 0x34 │ │ + vcvt.f32.u32 d22, d10, #13 │ │ vsli.64 , q9, #52 @ 0x34 │ │ - vsra.u32 d17, d0, #12 │ │ - vsli.64 d31, d21, #52 @ 0x34 │ │ + vqshlu.s64 d31, d4, #52 @ 0x34 │ │ + @ instruction: 0xfff3db39 │ │ vqshlu.s32 d29, d26, #19 │ │ - vsra.u32 , q4, #12 │ │ - @ instruction: 0xfff46f0f │ │ + vqshlu.s64 , q6, #52 @ 0x34 │ │ + @ instruction: 0xfff36f0f │ │ vpadal.u16 , q5 │ │ - @ instruction: 0xfff411e8 │ │ + vqabs.s16 , q14 │ │ Address 0x14f966 is out of bounds. │ │ │ │ │ │ 0014f968 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -250357,56 +250357,56 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ b.n 14fba0 │ │ movs r6, r1 │ │ adds r5, #150 @ 0x96 │ │ vrshr.u32 d29, d12, #12 │ │ - vcvt.u16.f16 d16, d26, #12 │ │ - vqrshrun.s64 d17, , #12 │ │ - vsra.u32 d29, d10, #12 │ │ - vcvt.f16.u16 d16, d24, #12 │ │ - vpadal.u16 q15, q5 │ │ + vrshr.u64 d31, d30, #12 │ │ + @ instruction: 0xfff3fdfd │ │ + vsra.u32 d29, d10, #13 │ │ + vsra.u64 d31, d28, #12 │ │ + vmlsl.u q15, d19, d10[0] │ │ movs r6, r1 │ │ ldrh r7, [r0, r2] │ │ vrev32.16 d29, d14 │ │ - vtbl.8 d16, {d20-d23}, d28 │ │ - vtbx.8 d21, {d20}, d1 │ │ + vsra.u32 d31, d16, #12 │ │ + vqrdmlah.s , , d5[0] │ │ vmla.i , , d26[0] │ │ - vtbl.8 d16, {d20-d23}, d8 │ │ - @ instruction: 0xfff4e5ec │ │ + vrev16.16 d31, d12 │ │ + @ instruction: 0xfff3e5ec │ │ movs r6, r1 │ │ asrs r3, r5, #11 │ │ @ instruction: 0xfff3d1e4 │ │ - @ instruction: 0xfff40d02 │ │ - vsubw.u , q2, d11 │ │ + vpaddl.u16 d31, d6 │ │ + vtbl.8 d23, {d19}, d15 │ │ vmla.i , , d6[0] │ │ - vtbx.8 d16, {d4-d7}, d20 │ │ - @ instruction: 0xfff4dbf8 │ │ + vrev32.16 , q12 │ │ + @ instruction: 0xfff3dbf8 │ │ vsra.u32 d29, d30, #12 │ │ - vcvt.f16.u16 q8, q6, #12 │ │ - vqneg.s16 q9, q1 │ │ + @ instruction: 0xfff4f1e0 │ │ + vqrdmulh.s q8, , d6[0] │ │ vaddw.u , q10, d28 │ │ - vqdmulh.s q8, q10, d10[0] │ │ - vrsra.u32 d29, d24, #12 │ │ + vpaddl.s16 , q7 │ │ + vrsra.u32 d29, d24, #13 │ │ vrev64.16 d29, d18 │ │ - vtbx.8 d16, {d4-d7}, d0 │ │ - @ instruction: 0xfff4854a │ │ + vrev32.16 , q2 │ │ + vtbx.8 d22, {d19-d21}, d14 │ │ vmla.i , , d24[0] │ │ - vdup.32 d16, d6[0] │ │ - vqshl.u64 d23, d25, #52 @ 0x34 │ │ + vaddw.u , q10, d10 │ │ + vcvt.u16.f16 d21, d29, #13 │ │ vsra.u32 , q10, #13 │ │ - @ instruction: 0xfff40c92 │ │ - vtbx.8 d26, {d4-d7}, d17 │ │ + vrshr.u32 d31, d6, #12 │ │ + vtbx.8 d26, {d3-d6}, d17 │ │ @ instruction: 0xfff4cffe │ │ - @ instruction: 0xfff40b1c │ │ - vtbx.8 d29, {d4-d7}, d28 │ │ + vrev32.16 d31, d16 │ │ + vtbx.8 d29, {d3-d6}, d28 │ │ vshr.u64 d29, d18, #12 │ │ - @ instruction: 0xfff40bd0 │ │ - vsli.64 , q8, #52 @ 0x34 │ │ + vsra.u32 , q2, #12 │ │ + vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ mov r4, r0 │ │ ldr r0, [r0, #0] │ │ ldr r2, [r4, #4] │ │ movw r6, #43691 @ 0xaaab │ │ movt r6, #43690 @ 0xaaaa │ │ @@ -250940,18 +250940,18 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ble.n 1504a8 │ │ movs r6, r1 │ │ - add r4, pc, #1004 @ (adr r4, 1507b0 ) │ │ + ldrh r7, [r7, #18] │ │ @ instruction: 0xfff37a7b │ │ - vclz.i16 d16, d6 │ │ - vcvt.u16.f16 , q3, #12 │ │ + vtbl.8 d30, {d4-d6}, d10 │ │ + vcvt.u16.f16 , q3, #13 │ │ movs r6, r1 │ │ ble.n 150448 │ │ movs r6, r1 │ │ │ │ 001503d4 : │ │ ldrb r0, [r0, #2] │ │ ands.w r0, r0, #31 │ │ @@ -251070,27 +251070,27 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bgt.n 150478 │ │ movs r6, r1 │ │ - str r5, [r6, #4] │ │ + cmp r9, pc │ │ vtbx.8 d16, {d19-d20}, d31 │ │ - vrsra.u64 d16, d26, #13 │ │ - @ instruction: 0xfff46f98 │ │ + vqshrn.u64 d30, q15, #13 │ │ + vsli.32 d21, d12, #19 │ │ vtbx.8 d16, {d19-d20}, d11 │ │ - vrsra.u64 d16, d6, #13 │ │ - vsri.32 d16, d0, #12 │ │ - vtbl.8 d16, {d20-d21}, d3 │ │ - @ instruction: 0xfff3034e │ │ - vtbx.8 d29, {d4-d7}, d6 │ │ + vqshrn.u64 d30, q5, #13 │ │ + @ instruction: 0xfff3e994 │ │ + vtbl.8 d16, {d19-d20}, d3 │ │ + @ instruction: 0xfff3e8d2 │ │ + vmla.i q14, , d10[0] │ │ vtbl.8 d16, {d19-d20}, d23 │ │ - vrsra.u32 q8, q9, #13 │ │ - vdup.32 , d24[0] │ │ + @ instruction: 0xfff3e8f6 │ │ + vdup.8 , d24[1] │ │ movs r6, r1 │ │ │ │ 00150534 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ ldr r2, [pc, #220] @ (150618 ) │ │ @@ -251177,24 +251177,24 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ blt.n 1506ec │ │ movs r6, r1 │ │ - ldr r7, [pc, #596] @ (150874 ) │ │ - vqrdmlah.s q11, , d14[0] │ │ - vsubl.u q8, d3, d30 │ │ - vrshr.u64 q13, , #12 │ │ - @ instruction: 0xfff46e96 │ │ - vrshr.u32 q8, q11, #13 │ │ - vrsra.u32 d16, d4, #12 │ │ - vcvt.f32.u32 q11, q9, #12 │ │ - vrshr.u32 q8, q1, #13 │ │ - vtbl.8 d29, {d4-d7}, d20 │ │ + adds r5, #25 │ │ + vrsra.u64 , q1, #13 │ │ + vqshl.u64 d30, d18, #51 @ 0x33 │ │ + vrshr.u64 q13, , #13 │ │ + vsri.32 d21, d10, #12 │ │ + vqshl.u64 q15, q13, #51 @ 0x33 │ │ + @ instruction: 0xfff3e898 │ │ + vrsra.u64 , q11, #13 │ │ + vqshl.u64 q15, q3, #51 @ 0x33 │ │ + vtbl.8 d29, {d3-d6}, d20 │ │ movs r6, r1 │ │ │ │ 00150644 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ ldr r1, [pc, #100] @ (1506b0 ) │ │ @@ -251236,18 +251236,18 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bge.n 15076c │ │ movs r6, r1 │ │ - ldr r3, [r1, #92] @ 0x5c │ │ - vqdmulh.s q14, , d13[0] │ │ - vsra.u64 d16, d4, #13 │ │ - vtbx.8 d29, {d4-d6}, d2 │ │ + strh r7, [r1, r5] │ │ + vrshr.u32 , , #13 │ │ + vqshl.u32 d30, d8, #19 │ │ + vtbx.8 d29, {d3-d5}, d2 │ │ movs r6, r1 │ │ │ │ 001506c4 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ ldr r1, [pc, #100] @ (150730 ) │ │ @@ -251291,16 +251291,16 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bls.n 1506ec │ │ movs r6, r1 │ │ rev16 r7, r3 │ │ vclz.i16 , │ │ - vsra.u32 d16, d4, #13 │ │ - vtbx.8 d29, {d20-d21}, d2 │ │ + vqshlu.s64 d30, d8, #51 @ 0x33 │ │ + vtbx.8 d29, {d19-d20}, d2 │ │ movs r6, r1 │ │ │ │ 00150744 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ ldr r1, [pc, #100] @ (1507b0 ) │ │ @@ -251343,17 +251343,17 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bls.n 15086c │ │ movs r6, r1 │ │ strh r1, [r7, #34] @ 0x22 │ │ - vclz.i16 d25, d18 │ │ - vshr.u64 d16, d4, #13 │ │ - vtbx.8 d29, {d4-d5}, d2 │ │ + vtbl.8 d23, {d4-d6}, d22 │ │ + vqshlu.s32 d30, d8, #19 │ │ + vtbx.8 d29, {d3-d4}, d2 │ │ movs r6, r1 │ │ │ │ 001507c4 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ ldr r1, [pc, #100] @ (150830 ) │ │ @@ -251396,17 +251396,17 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bhi.n 1507ec │ │ movs r6, r1 │ │ lsls r7, r3, #25 │ │ - vaddl.u q13, d19, d10 │ │ - vshr.u32 d16, d4, #13 │ │ - vtbx.8 d29, {d20}, d2 │ │ + vrsubhn.i d24, , q7 │ │ + vsli.64 d30, d8, #51 @ 0x33 │ │ + vtbx.8 d29, {d19}, d2 │ │ movs r6, r1 │ │ │ │ 00150844 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #64 @ 0x40 │ │ mov r5, r1 │ │ @@ -251511,18 +251511,18 @@ │ │ movs r6, r1 │ │ bhi.n 15094c │ │ movs r6, r1 │ │ bvc.n 150924 │ │ movs r6, r1 │ │ ldmia r6, {r1, r2, r3, r6, r7} │ │ vrshr.u64 q9, , #12 │ │ - vcvt.u32.f32 d31, d18, #12 │ │ - vqshlu.s64 d26, d3, #51 @ 0x33 │ │ + vsri.64 d30, d22, #12 │ │ + vcvt.f16.u16 d24, d7, #13 │ │ vrshr.u64 q9, , #13 │ │ - @ instruction: 0xfff4ff0e │ │ + vsri.64 d30, d2, #12 │ │ Address 0x150962 is out of bounds. │ │ │ │ │ │ 00150964 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #80 @ 0x50 │ │ @@ -251614,17 +251614,17 @@ │ │ ldr r0, [sp, #28] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bvc.n 150ac4 │ │ movs r6, r1 │ │ bvc.n 150a7c │ │ movs r6, r1 │ │ - add r5, pc, #524 @ (adr r5, 150c68 ) │ │ + ldrh r7, [r0, #24] │ │ vabdl.u q11, d19, d14 │ │ - @ instruction: 0xfff4fdfe │ │ + vsubw.u q15, q10, d2 │ │ vrsubhn.i d29, , q14 │ │ movs r6, r1 │ │ │ │ 00150a68 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #80 @ 0x50 │ │ @@ -251717,17 +251717,17 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bvs.n 150bbc │ │ movs r6, r1 │ │ bpl.n 150ac0 │ │ movs r6, r1 │ │ bpl.n 150af0 │ │ movs r6, r1 │ │ - add r4, pc, #524 @ (adr r4, 150d6c ) │ │ + ldrh r7, [r0, #16] │ │ vrsubhn.i d22, , q7 │ │ - @ instruction: 0xfff4fcfe │ │ + vpaddl.u16 d30, d2 │ │ Address 0x150b66 is out of bounds. │ │ │ │ │ │ 00150b68 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #80 @ 0x50 │ │ @@ -251842,17 +251842,17 @@ │ │ movs r6, r1 │ │ bmi.n 150c64 │ │ movs r6, r1 │ │ bpl.n 150ca0 │ │ movs r6, r1 │ │ bmi.n 150d8c │ │ movs r6, r1 │ │ - add r3, pc, #340 @ (adr r3, 150de8 > const&) const@@Base+0x1c>) │ │ - vsubw.u q12, , d17 │ │ - @ instruction: 0xfff3fbd0 │ │ + ldrh r1, [r3, #6] │ │ + vtbl.8 d22, {d3-d4}, d21 │ │ + vsra.u32 q15, q2, #13 │ │ Address 0x150c9a is out of bounds. │ │ │ │ │ │ 00150c9c : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #80 @ 0x50 │ │ @@ -251966,17 +251966,17 @@ │ │ movs r6, r1 │ │ bcc.n 150d30 │ │ movs r6, r1 │ │ bcc.n 150e68 > const&) const@@Base+0x9c> │ │ movs r6, r1 │ │ bcc.n 150e98 > const&) const@@Base+0xcc> │ │ movs r6, r1 │ │ - add r2, pc, #148 @ (adr r2, 150e58 > const&) const@@Base+0x8c>) │ │ - vrshr.u32 q12, , #13 │ │ - vtbl.8 d31, {d19-d21}, d16 │ │ + strh r1, [r5, #60] @ 0x3c │ │ + vqshl.u64 q11, , #51 @ 0x33 │ │ + vaddl.u q15, d3, d20 │ │ Address 0x150dca is out of bounds. │ │ │ │ │ │ 00150dcc > const&) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -252147,23 +252147,23 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bcs.n 150f34 > const&) const@@Base+0x168> │ │ movs r6, r1 │ │ lsrs r7, r4, #18 │ │ vmlal.u q11, d3, d24[0] │ │ - @ instruction: 0xfff4f8d8 │ │ + vcvt.f32.u32 , q6, #12 │ │ vaddw.u , , d30 │ │ movs r6, r1 │ │ lsrs r3, r0, #18 │ │ vmlal.u q11, d3, d4[0] │ │ - @ instruction: 0xfff4f8b4 │ │ - vaddl.u q13, d19, d1 │ │ + vcvt.f32.u32 d29, d24, #12 │ │ + vrsubhn.i d24, , │ │ vsubl.u q11, d19, d12 │ │ - @ instruction: 0xfff4f8fc │ │ + @ instruction: 0xfff4de80 │ │ Address 0x150fbe is out of bounds. │ │ │ │ │ │ 00150fc0 > const&) const@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -252334,23 +252334,23 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ beq.n 15113c > const&) const@@Base+0x17c> │ │ movs r6, r1 │ │ lsrs r5, r6, #10 │ │ vshr.u32 q11, q11, #13 │ │ - vpadal.u16 , q11 │ │ + vdup.32 , d26[0] │ │ @ instruction: 0xfff3cfbc │ │ movs r6, r1 │ │ lsrs r1, r2, #10 │ │ vshr.u32 q11, q1, #13 │ │ - vpadal.u16 , q1 │ │ - @ instruction: 0xfff39e8f │ │ + vdup.32 , d6[0] │ │ + vsri.32 d24, d3, #13 │ │ vshr.u64 d22, d10, #13 │ │ - vqabs.s16 d31, d10 │ │ + vmull.u , d20, d14 │ │ Address 0x1511ae is out of bounds. │ │ │ │ │ │ 001511b0 : │ │ ldr r0, [pc, #4] @ (1511b8 ) │ │ add r0, pc │ │ bx lr │ │ @@ -252672,15 +252672,15 @@ │ │ pop {r4, r5, r7, pc} │ │ bmi.n 1514b2 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (151514 ) │ │ add r0, pc │ │ bl a91f8 │ │ - svc 149 @ 0x95 │ │ + stmia r5!, {r0, r3, r4} │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r8, r0 │ │ ldrd r5, r0, [r0, #4] │ │ mov r4, r1 │ │ @@ -252847,15 +252847,15 @@ │ │ bl c71d0 │ │ bmi.n 1516ba │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (15171c ) │ │ add r0, pc │ │ bl a91f8 │ │ - ble.n 15163a │ │ + stmia r3!, {r0, r4} │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r8, r0 │ │ ldrd r5, r0, [r0, #4] │ │ mov r6, r1 │ │ @@ -252966,15 +252966,15 @@ │ │ bl 151864 │ │ bl c71d0 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (151870 ) │ │ add r0, pc │ │ bl a91f8 │ │ - bgt.n 1518e6 │ │ + stmia r1!, {r0, r2, r3, r4, r5, r7} │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r4, r0 │ │ ldrd sl, r0, [r0, #4] │ │ movw r8, #43691 @ 0xaaab │ │ @@ -253117,19 +253117,19 @@ │ │ bl c71d0 │ │ bmi.n 1519d2 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (151a34 ) │ │ add r0, pc │ │ bl a91f8 │ │ - bge.n 151b22 │ │ - vsli.64 , q8, #51 @ 0x33 │ │ - add r7, sp, #12 │ │ - stmdb sp!, {r8, r9, sl, fp} │ │ - sub sp, #12 │ │ + ittee │ │ + vsli.64 , q8, #51 @ 0x33 │ │ + add r7, sp, #12 │ │ + stmdbal sp!, {r8, r9, sl, fp} │ │ + subal sp, #12 │ │ mov r4, r0 │ │ ldrd fp, r0, [r0, #4] │ │ mov sl, r1 │ │ movw r3, #43691 @ 0xaaab │ │ sub.w r1, r0, fp │ │ movt r3, #43690 @ 0xaaaa │ │ mov r5, fp │ │ @@ -253274,15 +253274,15 @@ │ │ bl c71d0 │ │ bmi.n 151b9e │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (151c00 ) │ │ add r0, pc │ │ bl a91f8 │ │ - bhi.n 151b56 │ │ + bkpt 0x002d │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r8, r0 │ │ ldrd r6, r0, [r0, #4] │ │ mov r4, r1 │ │ @@ -253387,15 +253387,15 @@ │ │ bl 151d3c │ │ bl c71d0 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (151d48 ) │ │ add r0, pc │ │ bl a91f8 │ │ - bvc.n 151e0e │ │ + pop {r0, r2, r5, r6, r7} │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #12 │ │ mov r4, r0 │ │ ldrd fp, r0, [r0, #4] │ │ mov sl, r1 │ │ @@ -253543,15 +253543,15 @@ │ │ bl 151f08 │ │ bl c71d0 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (151f14 ) │ │ add r0, pc │ │ bl a91f8 │ │ - bpl.n 151e42 │ │ + cbnz r1, 151f5e │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r8, r0 │ │ ldrd r6, r0, [r0, #4] │ │ mov r4, r1 │ │ @@ -253666,15 +253666,15 @@ │ │ bl c71d0 │ │ bmi.n 152016 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (152078 ) │ │ add r0, pc │ │ bl a91f8 │ │ - bmi.n 1520de │ │ + cbnz r5, 1520a8 │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r8, r0 │ │ ldrd r5, r0, [r0, #4] │ │ mov r4, r1 │ │ @@ -253777,15 +253777,15 @@ │ │ bl 1521b0 │ │ bl c71d0 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (1521bc ) │ │ add r0, pc │ │ bl a91f8 │ │ - bcs.n 15219a │ │ + @ instruction: 0xb871 │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r8, r0 │ │ ldrd r5, r0, [r0, #4] │ │ mov r4, r1 │ │ @@ -253890,15 +253890,15 @@ │ │ bl 1522f8 │ │ bl c71d0 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (152304 ) │ │ add r0, pc │ │ bl a91f8 │ │ - bne.n 152252 │ │ + @ instruction: 0xb729 │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r8, r0 │ │ ldrd r5, r0, [r0, #4] │ │ mov r4, r1 │ │ @@ -254010,15 +254010,15 @@ │ │ bl c71d0 │ │ bmi.n 152402 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (152464 ) │ │ add r0, pc │ │ bl a91f8 │ │ - beq.n 1524f2 │ │ + push {r0, r3, r6, r7, lr} │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r8, r0 │ │ ldrd r5, r0, [r0, #4] │ │ mov r9, r1 │ │ @@ -254098,15 +254098,15 @@ │ │ bl 152554 │ │ bl c71d0 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (152560 ) │ │ add r0, pc │ │ bl a91f8 │ │ - ldmia r7!, {r0, r3, r6} │ │ + push {r0, r2, r3, r6, r7} │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r8, r0 │ │ ldrd r5, r0, [r0, #4] │ │ mov r4, r1 │ │ @@ -254217,15 +254217,15 @@ │ │ bl 1526a8 │ │ bl c71d0 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (1526b4 ) │ │ add r0, pc │ │ bl a91f8 │ │ - ldmia r5, {r0, r2, r4, r5, r6, r7} │ │ + cbz r1, 152716 │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r8, r0 │ │ ldrd r5, r0, [r0, #4] │ │ mov r4, r1 │ │ @@ -254339,15 +254339,15 @@ │ │ bl c71d0 │ │ bmi.n 1527ae │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (152810 ) │ │ add r0, pc │ │ bl a91f8 │ │ - ldmia r4, {r0, r3, r4, r7} │ │ + sxth r5, r3 │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r4, r0 │ │ ldrd r5, r0, [r0, #4] │ │ mov r8, r1 │ │ @@ -254465,15 +254465,15 @@ │ │ bl 152958 │ │ bl c71d0 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (152964 ) │ │ add r0, pc │ │ bl a91f8 │ │ - ldmia r3!, {r0, r2, r6} │ │ + sub sp, #292 @ 0x124 │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r8, r0 │ │ ldrd r5, r0, [r0, #4] │ │ mov r4, r1 │ │ @@ -254591,15 +254591,15 @@ │ │ bl c71d0 │ │ bmi.n 152a66 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (152ac8 ) │ │ add r0, pc │ │ bl a91f8 │ │ - ldmia r1!, {r0, r5, r6, r7} │ │ + add r7, sp, #404 @ 0x194 │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r4, r0 │ │ ldrd r5, r0, [r0, #4] │ │ mov r8, r1 │ │ @@ -254726,15 +254726,15 @@ │ │ bl c71d0 │ │ bmi.n 152bd6 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (152c38 ) │ │ add r0, pc │ │ bl a91f8 │ │ - ldmia r0, {r0, r4, r5, r6} │ │ + add r5, sp, #980 @ 0x3d4 │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r8, r0 │ │ ldrd r5, r0, [r0, #4] │ │ mov r4, r1 │ │ @@ -254860,15 +254860,15 @@ │ │ bl c71d0 │ │ bmi.n 152d52 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (152db4 ) │ │ add r0, pc │ │ bl a91f8 │ │ - stmia r6!, {r0, r2, r4, r5, r6, r7} │ │ + add r4, sp, #484 @ 0x1e4 │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r8, r0 │ │ ldrd r5, r0, [r0, #4] │ │ mov r4, r1 │ │ @@ -254997,15 +254997,15 @@ │ │ bl 152f2c │ │ bl c71d0 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (152f38 ) │ │ add r0, pc │ │ bl a91f8 │ │ - stmia r5!, {r0, r4, r5, r6} │ │ + add r2, sp, #980 @ 0x3d4 │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r8, r0 │ │ ldrd r5, r0, [r0, #4] │ │ mov r9, r1 │ │ @@ -255101,15 +255101,15 @@ │ │ bl 153048 │ │ bl c71d0 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (153054 ) │ │ add r0, pc │ │ bl a91f8 │ │ - stmia r4!, {r0, r2, r4, r6} │ │ + add r1, sp, #868 @ 0x364 │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #36 @ 0x24 │ │ mov r8, r0 │ │ ldr r0, [pc, #236] @ (153154 ) │ │ mov r4, r8 │ │ @@ -255200,15 +255200,15 @@ │ │ add r7, sp, #536 @ 0x218 │ │ movs r6, r1 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (153168 ) │ │ add r0, pc │ │ bl a91f8 │ │ - stmia r3!, {r0, r6} │ │ + add r0, sp, #788 @ 0x314 │ │ vsli.64 , q0, #51 @ 0x33 │ │ add r7, sp, #8 │ │ ldrd lr, ip, [r7, #12] │ │ ldr r1, [r7, #20] │ │ cmp r3, lr │ │ beq.n 15322a │ │ sub.w r2, r1, #64 @ 0x40 │ │ @@ -255355,15 +255355,15 @@ │ │ bl 15330c │ │ bl c71d0 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (153318 ) │ │ add r0, pc │ │ bl a91f8 │ │ - stmia r1!, {r0, r4, r7} │ │ + add r7, pc, #84 @ (adr r7, 153370 ) │ │ vtbl.8 d22, {d3}, d10 │ │ str r2, [r0, #0] │ │ ldr r2, [r1, #4] │ │ str r2, [r0, #4] │ │ ldr r2, [r1, #8] │ │ str r2, [r0, #8] │ │ ldr r2, [r1, #12] │ │ @@ -255651,15 +255651,15 @@ │ │ bl 1536c0 │ │ bl c71d0 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (1536cc ) │ │ add r0, pc │ │ bl a91f8 │ │ - pop {r0, r2, r3, r4, r6, r7, pc} │ │ + add r3, pc, #388 @ (adr r3, 153854 ) │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #60 @ 0x3c │ │ str r0, [sp, #36] @ 0x24 │ │ mov r6, r1 │ │ ldr r1, [pc, #948] @ (153a94 ) │ │ @@ -258587,20 +258587,20 @@ │ │ sub.w r0, r7, #92 @ 0x5c │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #64 @ 0x40 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrh r2, [r0, #26] │ │ movs r6, r1 │ │ - adds r7, #92 @ 0x5c │ │ + adds r0, r4, #3 │ │ vqshl.u64 , q15, #51 @ 0x33 │ │ - @ instruction: 0xfff4cad0 │ │ - @ instruction: 0xfff3fd0b │ │ + vshr.u32 , q2, #12 │ │ + vsubl.u q15, d19, d15 │ │ vqshrun.s64 d23, q7, #14 │ │ - @ instruction: 0xfff4caf0 │ │ + vshr.u32 , q10, #12 │ │ vtbx.8 d24, {d3}, d12 │ │ movs r6, r1 │ │ │ │ 00155930 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -259398,25 +259398,25 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #128 @ 0x80 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strh r6, [r3, #58] @ 0x3a │ │ movs r6, r1 │ │ beq.n 1561ba │ │ - @ instruction: 0xfff347e4 │ │ - vrshr.u64 d28, d22, #13 │ │ - @ instruction: 0xfff31365 │ │ - vabdl.u q10, d19, d16 │ │ - vrshr.u32 q14, q9, #13 │ │ + vqrdmulh.s q9, , d24[0] │ │ + vqshrun.s64 d26, q13, #13 │ │ + vtbx.8 d31, {d19}, d25 │ │ + @ instruction: 0xfff22d24 │ │ + vqshl.u64 q13, q11, #51 @ 0x33 │ │ vsubw.u q15, , d21 │ │ - @ instruction: 0xfff347c2 │ │ - vrshr.u64 d28, d4, #13 │ │ + vqrdmulh.s q9, , d6[0] │ │ + vqshrun.s64 d26, q4, #13 │ │ vrsubhn.i d31, , │ │ - vtbl.8 d20, {d3}, d6 │ │ - vrshr.u64 q14, q4, #13 │ │ + @ instruction: 0xfff32d8a │ │ + vqrshrun.s64 d26, q6, #13 │ │ vshr.u32 q12, q14, #13 │ │ movs r6, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #12 │ │ mov r8, r1 │ │ @@ -260812,26 +260812,26 @@ │ │ movs r0, r0 │ │ movs r2, r0 │ │ movs r0, r0 │ │ movs r3, r0 │ │ movs r0, r0 │ │ strb r6, [r5, #20] │ │ movs r6, r1 │ │ - ldrh r0, [r1, #32] │ │ - vshr.u64 d23, d14, #13 │ │ - vmull.u q9, d19, d15 │ │ - vtbl.8 d25, {d3-d4}, d7 │ │ - vshr.u32 , q15, #13 │ │ - vdup.8 q9, d31[1] │ │ - vcvt.u16.f16 d18, d25, #13 │ │ - vshr.u64 d23, d30, #13 │ │ - vmull.u q9, d19, d31 │ │ - vsri.32 d27, d4, #13 │ │ - vshr.u32 , q7, #13 │ │ - vdup.8 q9, d15[1] │ │ + strb r4, [r1, #6] │ │ + vrsubhn.i d21, , q9 │ │ + vrshr.u32 d17, d3, #13 │ │ + @ instruction: 0xfff37e8b │ │ + vrsubhn.i d21, , q1 │ │ + vsra.u64 , , #13 │ │ + vrshr.u64 d17, d29, #13 │ │ + vmlsl.u , d3, d2[0] │ │ + vrshr.u32 d17, d19, #13 │ │ + @ instruction: 0xfff39998 │ │ + @ instruction: 0xfff355e2 │ │ + vsra.u64 , , #13 │ │ vshr.u64 , q10, #13 │ │ movs r6, r1 │ │ │ │ 00157108 : │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -261240,18 +261240,18 @@ │ │ nop │ │ movs r6, #182 @ 0xb6 │ │ movs r6, r1 │ │ ldr r4, [r3, #108] @ 0x6c │ │ movs r6, r1 │ │ ldrsh r5, [r3, r2] │ │ @ instruction: 0xfff45efa │ │ - vrev16.16 , q14 │ │ + vqshlu.s64 , q8, #52 @ 0x34 │ │ vqrdmlsh.s q14, , d11[0] │ │ vcvt.f16.u16 , q3, #13 │ │ - vqrdmlah.s q10, q10, d8[0] │ │ + vcls.s16 , q6 │ │ vrsubhn.i d18, , q11 │ │ movs r6, r1 │ │ ldr r4, [r2, #64] @ 0x40 │ │ movs r6, r1 │ │ │ │ 00157568 *, cv::Point_*, cv::_InputArray const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ @@ -261748,18 +261748,18 @@ │ │ add r0, sp, #40 @ 0x28 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [r2, #36] @ 0x24 │ │ movs r6, r1 │ │ udf #73 @ 0x49 │ │ @ instruction: 0xfff3eb75 │ │ - @ instruction: 0xfff349b2 │ │ - vqshlu.s64 d22, d28, #51 @ 0x33 │ │ + vcvt.u32.f32 d18, d22, #13 │ │ + vdup.8 q10, d0[1] │ │ @ instruction: 0xfff3eb5a │ │ - vcvt.u32.f32 d24, d20, #13 │ │ + vsri.64 d23, d24, #13 │ │ vqshlu.s64 q11, q15, #51 @ 0x33 │ │ movs r6, r1 │ │ │ │ 00157a94 : │ │ mov ip, r2 │ │ cmp r3, #0 │ │ mov.w r2, #2 │ │ @@ -265451,21 +265451,21 @@ │ │ add r0, sp, #48 @ 0x30 │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ @ instruction: 0x47a2 │ │ movs r6, r1 │ │ asrs r2, r0, #15 │ │ - vpaddl.u16 , │ │ + vtbx.8 d17, {d4}, d7 │ │ vrsra.u32 d29, d29, #13 │ │ - vshr.u32 d31, d20, #13 │ │ - vqmovn.s16 d19, │ │ + vsli.64 d29, d24, #51 @ 0x33 │ │ + vtbl.8 d17, {d2}, d21 │ │ vrsra.u32 d29, d11, #13 │ │ vsri.64 d26, d7, #13 │ │ - vrshr.u32 , , #13 │ │ + vtbl.8 d17, {d3}, d3 │ │ vrshr.u64 , , #13 │ │ vtbl.8 d31, {d3-d4}, d10 │ │ movs r5, r1 │ │ adcs r2, r1 │ │ movs r6, r1 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ @@ -266436,26 +266436,26 @@ │ │ nop │ │ movs r0, r0 │ │ movs r0, r0 │ │ subs r6, #38 @ 0x26 │ │ movs r6, r1 │ │ cdp 0, 10, cr0, cr6, cr13, {0} │ │ add r5, sp, #740 @ 0x2e4 │ │ - vqshl.u64 d18, d31, #51 @ 0x33 │ │ + vqrdmulh.s q8, , d3[0] │ │ vqshrun.s64 d28, , #13 │ │ vabdl.u , d3, d18 │ │ movs r6, r1 │ │ - ldr r4, [r7, #44] @ 0x2c │ │ - vqshl.u64 d18, d13, #51 @ 0x33 │ │ + str r0, [r0, r2] │ │ + @ instruction: 0xfff30d21 │ │ vqshrun.s64 d28, , #13 │ │ - vabal.u q15, d3, d14 │ │ - vqshl.u32 q9, , #18 │ │ + @ instruction: 0xfff3ca92 │ │ + @ instruction: 0xfff20cff │ │ vqshl.u64 q14, , #51 @ 0x33 │ │ vqrshrn.u64 d25, , #13 │ │ - vqshl.u32 q9, , #19 │ │ + @ instruction: 0xfff30cdd │ │ vqshl.u64 q14, , #51 @ 0x33 │ │ vcvt.f32.u32 d30, d16, #13 │ │ movs r5, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ ldrd lr, ip, [r7, #8] │ │ @@ -266740,16 +266740,16 @@ │ │ movs r0, r0 │ │ movs r0, r0 │ │ movs r0, r0 │ │ subs r4, #176 @ 0xb0 │ │ @ instruction: 0xeb3a000d │ │ adds r2, #106 @ 0x6a │ │ movs r6, r1 │ │ - ldr r5, [pc, #56] @ (15af8c ) │ │ - @ instruction: 0xfff33ddc │ │ + adds r2, #146 @ 0x92 │ │ + @ instruction: 0xfff32360 │ │ vrsra.u64 q14, , #13 │ │ vsra.u64 , q3, #13 │ │ movs r6, r1 │ │ │ │ 0015af60 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -266953,15 +266953,15 @@ │ │ movs r0, r0 │ │ movs r0, r0 │ │ movs r0, r0 │ │ subs r4, #176 @ 0xb0 │ │ ands.w r0, r0, sp │ │ adds r1, #44 @ 0x2c │ │ movs r6, r1 │ │ - subs r3, #11 │ │ + movs r0, #143 @ 0x8f │ │ vqshlu.s64 , , #51 @ 0x33 │ │ vsra.u64 d28, d5, #13 │ │ @ instruction: 0xfff32f8a │ │ movs r6, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -270153,16 +270153,16 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsrs r4, r1, #16 │ │ movs r6, r1 │ │ lsls r4, r0, #24 │ │ - vabal.u , d4, d14 │ │ - @ instruction: 0xfff3e345 │ │ + @ instruction: 0xfff41a92 │ │ + vtbx.8 d28, {d19}, d9 │ │ Address 0x15d516 is out of bounds. │ │ │ │ │ │ 0015d518 : │ │ movs r1, #0 │ │ str r1, [r0, #0] │ │ bx lr │ │ @@ -272025,18 +272025,18 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ vaddl.u16 q0, d0, d13 │ │ - adds r4, #118 @ 0x76 │ │ + adds r2, r7, r7 │ │ vabdl.u q11, d3, d19 │ │ vrshr.u32 d29, d24, #13 │ │ - vmlal.u , d3, d20[0] │ │ + @ instruction: 0xfff377e8 │ │ vqshlu.s64 q11, , #50 @ 0x32 │ │ vrshr.u32 d29, d4, #13 │ │ vqrdmlah.s , , d8[0] │ │ movs r5, r1 │ │ │ │ 0015e278 : │ │ movs r1, #0 │ │ @@ -272145,17 +272145,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ cdp2 0, 1, cr0, cr12, cr13, {0} │ │ - ldr r6, [sp, #308] @ 0x134 │ │ - vtbl.8 d16, {d18-d19}, d13 │ │ - vmla.i , , d18[0] │ │ + strh r1, [r2, #30] │ │ + vcvt.u32.f32 d30, d1, #14 │ │ + vtrn.8 , q9 │ │ vqrdmulh.s , , d30[0] │ │ movs r5, r1 │ │ │ │ 0015e39c : │ │ bx lr │ │ bmi.n 15e34a │ │ │ │ @@ -272287,15 +272287,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldc2l 0, cr0, [r8], #52 @ 0x34 │ │ adds r7, #73 @ 0x49 │ │ vqrshrun.s64 d26, q12, #14 │ │ @ instruction: 0xfff3cf82 │ │ - @ instruction: 0xfff3b8b6 │ │ + vcvt.f32.u32 d25, d26, #13 │ │ @ instruction: 0xfff2a89c │ │ @ instruction: 0xfff3cfa6 │ │ vcvt.f16.u16 d31, d26, #13 │ │ movs r5, r1 │ │ │ │ 0015e508 : │ │ bx lr │ │ @@ -272426,19 +272426,19 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ smull r0, r0, ip, sp │ │ - ldcl 15, cr15, [sp, #968] @ 0x3c8 │ │ - @ instruction: 0xb79b │ │ + bcc.n 15e71e │ │ + vcvt.u16.f16 d25, d15, #14 │ │ vcvt.f32.u32 d28, d28, #14 │ │ - vqrdmlah.s q12, , d24[0] │ │ - vqshl.u32 , , #18 │ │ + @ instruction: 0xfff373ec │ │ + @ instruction: 0xfff29cfb │ │ vcvt.f32.u32 d28, d8, #14 │ │ vtbx.8 d31, {d19-d21}, d12 │ │ movs r5, r1 │ │ │ │ 0015e674 : │ │ bx lr │ │ │ │ @@ -272565,15 +272565,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr??.w r0, [r8, sp] │ │ bl 18d78a │ │ - bne.n 15e808 │ │ + @ instruction: 0xb6b4 │ │ @ instruction: 0xfff2ccf0 │ │ Address 0x15e7aa is out of bounds. │ │ │ │ │ │ 0015e7ac : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -272616,15 +272616,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr??.w r0, [r4, #13] │ │ @ instruction: 0xefaafff3 │ │ - ldrh r1, [r7, #38] @ 0x26 │ │ + strb r5, [r7, #9] │ │ vdup.16 q14, d28[0] │ │ Address 0x15e82e is out of bounds. │ │ │ │ │ │ 0015e830 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -272937,15 +272937,15 @@ │ │ blx 230610 <__emutls_get_address@@Base+0x3788> │ │ mov r0, r6 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ @ instruction: 0xf61c000d │ │ subs r2, r0, #2 │ │ - vrsra.u64 q11, , #14 │ │ + vqrshrn.u64 d20, , #14 │ │ vsli.64 d31, d10, #50 @ 0x32 │ │ movs r5, r1 │ │ str r1, [r0, #4] │ │ bx lr │ │ str r1, [r0, #8] │ │ bx lr │ │ str r1, [r0, #12] │ │ @@ -273245,16 +273245,16 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ mov r0, sl │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r6, sp, #504 @ 0x1f8 │ │ movs r5, r1 │ │ @ instruction: 0xf3d4000d │ │ - stc2 15, cr15, [r9, #-968] @ 0xfffffc38 │ │ - cmp r0, #150 @ 0x96 │ │ + b.n 15f36e │ │ + vcvt.f32.u32 d16, d10, #14 │ │ vcvt.f32.u32 d18, d3, #13 │ │ @ instruction: 0xfff25bd2 │ │ @ instruction: 0xfff30169 │ │ movs r0, r0 │ │ lsls r1, r2, #6 │ │ movs r0, r0 │ │ lsls r1, r4, #6 │ │ @@ -273911,15 +273911,15 @@ │ │ mov r0, r4 │ │ add sp, #28 │ │ ldmia.w sp!, {r8, r9, sl, fp} │ │ pop {r4, r5, r6, r7, pc} │ │ strb.w sl, [r5, #12]! │ │ b.n 15f4b0 │ │ nop │ │ - push {r0, r1, r4, r6} │ │ + ldr r1, [sp, #860] @ 0x35c │ │ vtbx.8 d25, {d2-d3}, d29 │ │ vaddw.u q9, , d0 │ │ str r1, [r0, #108] @ 0x6c │ │ bx lr │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ @@ -274069,15 +274069,15 @@ │ │ popeq {r4, r5, r6, r7, pc} │ │ blx 230610 <__emutls_get_address@@Base+0x3788> │ │ mov r0, r4 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ eors.w r0, r8, sp │ │ - cbnz r5, 15f6d0 │ │ + ldr r6, [sp, #932] @ 0x3a4 │ │ vshll.u32 q15, d10, #18 │ │ movs r5, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #100 @ 0x64 │ │ mov r9, r0 │ │ @@ -274519,15 +274519,15 @@ │ │ blx 230610 <__emutls_get_address@@Base+0x3788> │ │ mov r0, r6 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ b.n 15f770 │ │ movs r5, r1 │ │ lsrs r6, r4, #25 │ │ - vrsra.u64 , , #14 │ │ + vqrshrn.u64 d19, , #14 │ │ vsli.32 q15, q14, #18 │ │ movs r5, r1 │ │ ldr r1, [pc, #8] @ (15fb68 ) │ │ add r1, pc │ │ adds r1, #8 │ │ str r1, [r0, #0] │ │ b.w 230138 <__emutls_get_address@@Base+0x32b0> │ │ @@ -274640,16 +274640,16 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ b.n 15f690 │ │ movs r5, r1 │ │ lsrs r6, r7, #9 │ │ movs r6, r1 │ │ - pop {r0, r2, r6, r7} │ │ - @ instruction: 0xfff268ba │ │ + add r2, pc, #292 @ (adr r2, 15fdbc ) │ │ + vcvt.f32.u32 d20, d30, #14 │ │ vmls.i q15, q1, d14[0] │ │ movs r5, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #100 @ 0x64 │ │ mov sl, r0 │ │ @@ -274854,15 +274854,15 @@ │ │ mov r0, r6 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ b.n 1603e4 │ │ movs r5, r1 │ │ lsls r4, r0 │ │ - @ instruction: 0xfff3aa7b │ │ + @ instruction: 0xfff38fff │ │ vrshr.u32 d30, d2, #14 │ │ movs r5, r1 │ │ │ │ 0015fec8 : │ │ movs r0, #0 │ │ bx lr │ │ │ │ @@ -274905,16 +274905,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ b.n 1602c8 │ │ movs r5, r1 │ │ push {r5, r6, r7, lr} │ │ - vabal.u q14, d3, d6 │ │ - @ instruction: 0xfff2fd25 │ │ + vtbl.8 d26, {d19-d21}, d10 │ │ + vqmovn.s16 d30, │ │ Address 0x15ff32 is out of bounds. │ │ │ │ │ │ 0015ff34 : │ │ udf #254 @ 0xfe │ │ bmi.n 15fee2 │ │ │ │ @@ -275410,16 +275410,16 @@ │ │ b.n 16040c │ │ mov r0, r8 │ │ blx 2307d0 <__emutls_get_address@@Base+0x3948> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ asrs r4, r5, #22 │ │ movs r6, r1 │ │ - ldrb r6, [r4, #24] │ │ - vqmovun.s16 d21, │ │ + str r2, [r5, #56] @ 0x38 │ │ + @ instruction: 0xfff237c7 │ │ Address 0x160422 is out of bounds. │ │ │ │ │ │ 00160424 : │ │ push {r7, lr} │ │ mov r7, sp │ │ bl 1626b8 │ │ @@ -276049,21 +276049,21 @@ │ │ bhi.n 160a1c │ │ movs r5, r1 │ │ bhi.n 160ac4 │ │ movs r5, r1 │ │ bhi.n 1609c4 │ │ movs r5, r1 │ │ strh r2, [r0, #36] @ 0x24 │ │ - vraddhn.i d30, , │ │ + vtbl.8 d28, {d19-d20}, d25 │ │ vabdl.u , d2, d30 │ │ movs r5, r1 │ │ bhi.n 160b00 │ │ movs r5, r1 │ │ add r3, sp, #668 @ 0x29c │ │ - vrsra.u32 q15, , #13 │ │ + @ instruction: 0xfff3c8fd │ │ vmlsl.u , d18, d6[0] │ │ movs r5, r1 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ ldr r0, [pc, #52] @ (160aa8 ) │ │ mov r5, r4 │ │ @@ -277727,19 +277727,19 @@ │ │ @ instruction: 0xfff3c340 │ │ vabdl.u q14, d19, d28 │ │ movs r5, r1 │ │ stmia r7!, {r1, r3, r5, r7} │ │ movs r5, r1 │ │ stmia r7!, {r3, r5, r7} │ │ movs r5, r1 │ │ - strh r0, [r7, #34] @ 0x22 │ │ + ldr r4, [r7, #28] │ │ vabdl.u q14, d18, d16 │ │ movs r5, r1 │ │ ldr r5, [r2, r7] │ │ - @ instruction: 0xfff3efff │ │ + vabal.u , d19, d3 │ │ vabal.u q9, d18, d9 │ │ vraddhn.i d22, , q11 │ │ vmls.i q9, , d16[0] │ │ vtbl.8 d25, {d3}, d10 │ │ ldr r1, [sp, #36] @ 0x24 │ │ str.w r9, [sp, #84] @ 0x54 │ │ ldr r0, [r0, #0] │ │ @@ -277954,16 +277954,16 @@ │ │ ldrne.w r0, [r1, #-4] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ cmp r4, sl │ │ mov r1, r4 │ │ bne.n 161df2 │ │ ldr r0, [sp, #248] @ 0xf8 │ │ b.n 161ae4 │ │ - ldrh r1, [r0, #40] @ 0x28 │ │ - vqrdmulh.s q15, q9, d7[0] │ │ + strb r5, [r0, #10] │ │ + @ instruction: 0xfff2d34b │ │ vqmovun.s16 d18, q3 │ │ vmla.i , , d14[0] │ │ vext.8 d4, d2, d6, #6 │ │ cbz r0, 161e28 │ │ ldr r0, [r6, #4] │ │ cmp r0, #5 │ │ blt.w 161f4e │ │ @@ -278218,15 +278218,15 @@ │ │ bge.n 1620e8 │ │ movs r4, #3 │ │ ldr r6, [sp, #324] @ 0x144 │ │ cmp r6, #0 │ │ bne.w 162234 │ │ b.n 16224e │ │ movs r1, #17 │ │ - vsri.64 d18, d18, #13 │ │ + vshll.u32 q8, d22, #19 │ │ vqrdmlsh.s , q9, d2[0] │ │ @ instruction: 0xfff37e90 │ │ movs r5, r1 │ │ ldmia r3, {r1, r2, r3, r4, r7} │ │ movs r5, r1 │ │ ldr r0, [sp, #40] @ 0x28 │ │ mov.w sl, #0 │ │ @@ -278563,15 +278563,15 @@ │ │ ldr r0, [sp, #28] │ │ ldr r0, [r0, #0] │ │ adds r1, r0, #4 │ │ add r0, sp, #80 @ 0x50 │ │ blx 230dd0 <__emutls_get_address@@Base+0x3f48> │ │ b.n 16246c │ │ lsrs r1, r2, #30 │ │ - vabal.u , d19, d26 │ │ + vtbl.8 d29, {d3-d6}, d30 │ │ vqdmulh.s , q9, d26[0] │ │ vqshl.u32 q9, , #19 │ │ vqshrun.s64 d25, q0, #13 │ │ blx 230de0 <__emutls_get_address@@Base+0x3f58> │ │ b.n 16256e │ │ b.n 16256e │ │ b.n 16256e │ │ @@ -278700,16 +278700,16 @@ │ │ ldrb.w r0, [sp, #344] @ 0x158 │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #352] @ 0x160 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ - bls.n 1624f0 │ │ - vsra.u64 d20, d22, #14 │ │ + ite ne │ │ + vqshlne.u32 d18, d26, #18 │ │ @ instruction: 0xfff21b5c │ │ @ instruction: 0xfff325e7 │ │ @ instruction: 0xfff3bcd6 │ │ movs r5, r1 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ ldr r5, [r0, #4] │ │ @@ -279439,15 +279439,15 @@ │ │ movs r5, r1 │ │ push {r1, r5, r7, lr} │ │ movs r5, r1 │ │ subs r7, r7, #0 │ │ vsli.32 , q0, #19 │ │ movs r5, r1 │ │ adds r4, r7, #5 │ │ - @ instruction: 0xfff3ddfb │ │ + vrsra.u32 q14, , #13 │ │ vmls.i , q9, d8[0] │ │ movs r5, r1 │ │ ldrb.w r0, [sl] │ │ ldr.w r1, [sl, #4] │ │ lsls r2, r0, #31 │ │ it eq │ │ lsreq r1, r0, #1 │ │ @@ -279789,15 +279789,15 @@ │ │ sxth r0, r3 │ │ movs r5, r1 │ │ ldr r7, [pc, #36] @ (163140 , std::__ndk1::allocator > const&, bool)@@Base+0x784>) │ │ @ instruction: 0xfff3b1c4 │ │ movs r5, r1 │ │ str r2, [sp, #228] @ 0xe4 │ │ @ instruction: 0xfff319d6 │ │ - @ instruction: 0xfff3da55 │ │ + @ instruction: 0xfff3bfd9 │ │ vuzp.8 d27, d26 │ │ movs r5, r1 │ │ sub sp, #360 @ 0x168 │ │ movs r5, r1 │ │ movs r0, #16 │ │ blx 2306d0 <__emutls_get_address@@Base+0x3848> │ │ mov r1, r0 │ │ @@ -280046,15 +280046,15 @@ │ │ movs r5, r1 │ │ @ instruction: 0xb6d6 │ │ movs r5, r1 │ │ add r7, pc, #776 @ (adr r7, 1636b8 , std::__ndk1::allocator > const&, bool)@@Base+0xcfc>) │ │ @ instruction: 0xfff3ae00 │ │ movs r5, r1 │ │ asrs r4, r4, #30 │ │ - vtbl.8 d29, {d3}, d19 │ │ + @ instruction: 0xfff3bda7 │ │ @ instruction: 0xfff2aef8 │ │ movs r5, r1 │ │ add r6, sp, #544 @ 0x220 │ │ movs r5, r1 │ │ add r5, sp, #632 @ 0x278 │ │ movs r5, r1 │ │ bl fff7d3ca <__cxa_new_handler@@Base+0xffd397da> │ │ @@ -280067,19 +280067,19 @@ │ │ movs r5, r1 │ │ ldr r2, [r7, #56] @ 0x38 │ │ vaddl.u , d19, d6 │ │ movs r5, r1 │ │ add r6, sp, #136 @ 0x88 │ │ movs r5, r1 │ │ adds r2, r6, r2 │ │ - vqshrn.u64 d29, , #13 │ │ + @ instruction: 0xfff3beb5 │ │ vswp d27, d0 │ │ movs r5, r1 │ │ lsrs r3, r2, #20 │ │ - vabdl.u , d19, d13 │ │ + vcvt.u16.f16 d27, d1, #13 │ │ vabdl.u , d2, d10 │ │ vabal.u , d19, d0 │ │ mov r7, sp │ │ blx 230e80 <__emutls_get_address@@Base+0x3ff8> │ │ ldrb r2, [r0, #0] │ │ ldrd r1, lr, [r0, #4] │ │ ands.w r3, r2, #1 │ │ @@ -280198,16 +280198,16 @@ │ │ blx 2307d0 <__emutls_get_address@@Base+0x3948> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ b.n 162da0 , std::__ndk1::allocator > const&, bool)@@Base+0x3e4> │ │ movs r5, r1 │ │ add r3, sp, #928 @ 0x3a0 │ │ movs r5, r1 │ │ - strb r6, [r1, #16] │ │ - @ instruction: 0xfff27a99 │ │ + ldr r2, [r2, r6] │ │ + vshr.u32 d22, d13, #14 │ │ vtbx.8 d26, {d18-d21}, d22 │ │ movs r5, r1 │ │ movs r1, #40 @ 0x28 │ │ movs r5, r1 │ │ add r3, sp, #840 @ 0x348 │ │ movs r5, r1 │ │ push {r4, r5, r6, r7, lr} │ │ @@ -280830,23 +280830,23 @@ │ │ blx 230de0 <__emutls_get_address@@Base+0x3f58> │ │ b.n 163c84 , std::__ndk1::allocator > const&, bool)@@Base+0x12c8> │ │ b.n 163c62 , std::__ndk1::allocator > const&, bool)@@Base+0x12a6> │ │ b.n 163c80 , std::__ndk1::allocator > const&, bool)@@Base+0x12c4> │ │ b.n 163c74 , std::__ndk1::allocator > const&, bool)@@Base+0x12b8> │ │ b.n 163c62 , std::__ndk1::allocator > const&, bool)@@Base+0x12a6> │ │ nop │ │ - stmia r4!, {r0, r1, r2, r3, r5, r7} │ │ - vraddhn.i d27, q9, │ │ - @ instruction: 0xfff2e740 │ │ + add r2, sp, #204 @ 0xcc │ │ + vtbl.8 d25, {d2-d4}, d15 │ │ + vqdmulh.s q14, q9, d4[0] │ │ vtrn.8 d17, d22 │ │ vqshl.u64 q13, q14, #51 @ 0x33 │ │ movs r5, r1 │ │ - ldr r0, [pc, #396] @ (163d98 , std::__ndk1::allocator > const&, bool)@@Base+0x13dc>) │ │ - @ instruction: 0xfff2b341 │ │ - vsli.64 q15, q11, #50 @ 0x32 │ │ + cmp r5, #231 @ 0xe7 │ │ + vtbx.8 d25, {d18}, d5 │ │ + @ instruction: 0xfff2cb7a │ │ vcvt.u32.f32 q8, q7, #14 │ │ vqshlu.s64 d26, d18, #51 @ 0x33 │ │ movs r5, r1 │ │ cmp r3, #52 @ 0x34 │ │ vqrdmlah.s q8, , d0[0] │ │ vsli.64 d26, d4, #51 @ 0x33 │ │ movs r5, r1 │ │ @@ -281229,15 +281229,15 @@ │ │ add r0, pc │ │ blx 2307d0 <__emutls_get_address@@Base+0x3948> │ │ b.n 164062 , std::__ndk1::allocator > const&, bool)@@Base+0x16a6> │ │ nop │ │ add r4, pc, #640 @ (adr r4, 164294 , std::__ndk1::allocator > const&, bool)@@Base+0x18d8>) │ │ movs r5, r1 │ │ str r2, [r4, r3] │ │ - vsri.32 d21, d18, #13 │ │ + @ instruction: 0xfff339b6 │ │ vcvt.f16.u16 q8, q0, #14 │ │ @ instruction: 0xfff3f89d │ │ lsls r0, r1, #1 │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #80] @ 0x50 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ @@ -281309,17 +281309,17 @@ │ │ movs r5, r1 │ │ bhi.n 164088 , std::__ndk1::allocator > const&, bool)@@Base+0x16cc> │ │ movs r5, r1 │ │ add r0, pc, #344 @ (adr r0, 164230 , std::__ndk1::allocator > const&, bool)@@Base+0x1874>) │ │ movs r5, r1 │ │ add r0, pc, #992 @ (adr r0, 1644bc , std::__ndk1::allocator > const&, bool)@@Base+0x1b00>) │ │ movs r5, r1 │ │ - str r4, [sp, #896] @ 0x380 │ │ + ldrb r4, [r4, #9] │ │ vswp , q9 │ │ - vrsra.u64 d21, d2, #13 │ │ + vqshrn.u64 d19, q3, #13 │ │ vtbx.8 d16, {d18-d21}, d26 │ │ vtbl.8 d16, {d3-d5}, d14 │ │ vsra.u32 q13, q7, #13 │ │ movs r5, r1 │ │ bl 4410dc <__cxa_new_handler@@Base+0x1fd4ec> │ │ lsrs r0, r2, #11 │ │ vsli.64 , q8, #51 @ 0x33 │ │ @@ -281659,22 +281659,22 @@ │ │ movs r5, r1 │ │ ldr r7, [sp, #288] @ 0x120 │ │ movs r5, r1 │ │ ldr r7, [sp, #280] @ 0x118 │ │ movs r5, r1 │ │ ldr r7, [sp, #272] @ 0x110 │ │ movs r5, r1 │ │ - cbnz r3, 1644ee , std::__ndk1::allocator > const&, bool)@@Base+0x1b32> │ │ + add r0, pc, #700 @ (adr r0, 164760 , std::__ndk1::allocator > const&, bool)@@Base+0x1da4>) │ │ vcvt.u32.f32 d25, d28, #14 │ │ movs r5, r1 │ │ movs r3, #172 @ 0xac │ │ vqrdmlah.s q15, , d2[0] │ │ - vqshlu.s32 d23, d2, #18 │ │ - @ instruction: 0xfff24d26 │ │ - vmls.i , q9, d4[0] │ │ + @ instruction: 0xfff25b96 │ │ + vqmovn.s16 d19, q13 │ │ + vtbx.8 d21, {d2-d4}, d8 │ │ @ instruction: 0xfff28c92 │ │ vaddw.u , , d9 │ │ lsrs r1, r0, #4 │ │ str r4, [r6, #0] │ │ ldr.w fp, [sp, #68] @ 0x44 │ │ ldr r0, [sp, #64] @ 0x40 │ │ add.w sl, sl, #1 │ │ @@ -282118,23 +282118,23 @@ │ │ beq.n 1649b0 , std::__ndk1::allocator > const&, bool)@@Base+0x1ff4> │ │ add r0, sp, #96 @ 0x60 │ │ mov r1, r4 │ │ bl 164d94 , std::__ndk1::allocator > const&, bool)@@Base+0x23d8> │ │ ldrb.w r0, [sp, #96] @ 0x60 │ │ b.n 1649c2 , std::__ndk1::allocator > const&, bool)@@Base+0x2006> │ │ nop │ │ - ldrb r5, [r2, #24] │ │ - vrshr.u32 , q3, #14 │ │ - @ instruction: 0xfff22d0c │ │ + str r1, [r3, #56] @ 0x38 │ │ + vqshl.u64 , q5, #50 @ 0x32 │ │ + vrshr.u64 d17, d0, #14 │ │ vqshrn.u64 d30, q2, #14 │ │ - vswp , q8 │ │ + @ instruction: 0xfff255e4 │ │ @ instruction: 0xfff20fb7 │ │ movs r0, r0 │ │ - lsrs r0, r6, #19 │ │ - @ instruction: 0xfff22b98 │ │ + bl 3d998e <__cxa_new_handler@@Base+0x195d9e> │ │ + asrs r4, r3, #4 │ │ vmlsl.u , d2, d2[0] │ │ strb r6, [r1, #1] │ │ movt r0, #65 @ 0x41 │ │ str.w r0, [sp, #97] @ 0x61 │ │ movs r0, #6 │ │ strb.w r0, [sp, #96] @ 0x60 │ │ ands.w r3, r0, #1 │ │ @@ -282452,23 +282452,23 @@ │ │ bl 16587e , std::__ndk1::allocator > const&, bool)@@Base+0x2ec2> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r7, [sp, #584] @ 0x248 │ │ movs r5, r1 │ │ bne.n 164cde , std::__ndk1::allocator > const&, bool)@@Base+0x2322> │ │ vcle.s8 , , #0 │ │ - vqshrn.u64 d24, q3, #15 │ │ - vtbl.8 d24, {d2-d3}, d8 │ │ + @ instruction: 0xfff16e9a │ │ + @ instruction: 0xfff26e8c │ │ vtbx.8 d22, {d2-d4}, d8 │ │ vshll.u32 q11, d26, #19 │ │ @ instruction: 0xfff30d0b │ │ movs r0, r0 │ │ lsrs r2, r3, #11 │ │ movs r5, r1 │ │ - ldr r4, [r4, #104] @ 0x68 │ │ + strb r0, [r5, r0] │ │ vmlsl.u , d2, d2[0] │ │ movs r5, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ ldr r6, [r0, #0] │ │ mov r8, r0 │ │ @@ -282693,15 +282693,15 @@ │ │ movs r5, r1 │ │ str r2, [sp, #1008] @ 0x3f0 │ │ movs r5, r1 │ │ str r3, [sp, #112] @ 0x70 │ │ movs r5, r1 │ │ str r2, [sp, #888] @ 0x378 │ │ movs r5, r1 │ │ - adds r3, #102 @ 0x66 │ │ + adds r2, r5, r3 │ │ vzip.8 , q8 │ │ movs r5, r1 │ │ str r1, [sp, #472] @ 0x1d8 │ │ movs r5, r1 │ │ str r1, [sp, #704] @ 0x2c0 │ │ movs r5, r1 │ │ push {r4, r5, r6, r7, lr} │ │ @@ -283052,20 +283052,20 @@ │ │ @ instruction: 0xefc9fff2 │ │ str r0, [sp, #1016] @ 0x3f8 │ │ movs r5, r1 │ │ str r0, [sp, #1008] @ 0x3f0 │ │ movs r5, r1 │ │ str r0, [sp, #1000] @ 0x3e8 │ │ movs r5, r1 │ │ - movs r5, #42 @ 0x2a │ │ + lsrs r6, r5, #10 │ │ @ instruction: 0xfff2f997 │ │ - vqshl.u64 q11, q11, #50 @ 0x32 │ │ + vcvt.u16.f16 q10, q13, #14 │ │ vqrdmlsh.s q12, q9, d28[0] │ │ movs r5, r1 │ │ - bne.n 165326 , std::__ndk1::allocator > const&, bool)@@Base+0x296a> │ │ + @ instruction: 0xb767 │ │ @ instruction: 0xfff2f740 │ │ vtrn.8 , │ │ stc 8, cr15, [ip, #-884] @ 0xfffffc8c │ │ add r0, pc, #256 @ (adr r0, 16546c , std::__ndk1::allocator > const&, bool)@@Base+0x2ab0>) │ │ mov r6, r0 │ │ mov.w r5, #0 │ │ cbz r0, 16537a , std::__ndk1::allocator > const&, bool)@@Base+0x29be> │ │ @@ -283406,16 +283406,16 @@ │ │ adds r1, r0, #4 │ │ add r0, sp, #104 @ 0x68 │ │ blx 230dd0 <__emutls_get_address@@Base+0x3f48> │ │ ldr r0, [sp, #52] @ 0x34 │ │ blx 230de0 <__emutls_get_address@@Base+0x3f58> │ │ b.n 16516a , std::__ndk1::allocator > const&, bool)@@Base+0x27ae> │ │ subs r3, r2, #6 │ │ - vshr.u64 q13, , #13 │ │ - vraddhn.i d22, q9, q7 │ │ + vqshlu.s32 q12, , #19 │ │ + vshll.u32 q10, d2, #18 │ │ vmull.u q12, d18, d4 │ │ movs r5, r1 │ │ ldr r2, [pc, #648] @ (1659c0 , std::__ndk1::allocator > const&, bool)@@Base+0x3004>) │ │ movs r5, r1 │ │ ldr r2, [pc, #472] @ (165914 , std::__ndk1::allocator > const&, bool)@@Base+0x2f58>) │ │ movs r5, r1 │ │ mov r4, r0 │ │ @@ -283534,15 +283534,15 @@ │ │ movs r5, r1 │ │ ldrh r2, [r6, #8] │ │ movs r5, r1 │ │ ldrh r4, [r5, #8] │ │ movs r5, r1 │ │ ldrh r2, [r7, #6] │ │ movs r5, r1 │ │ - str r2, [r4, #28] │ │ + bx ip │ │ @ instruction: 0xfff289d8 │ │ movs r5, r1 │ │ ldr r2, [r0, #0] │ │ movs r0, #0 │ │ ldr r1, [r1, #0] │ │ cmp r2, r1 │ │ it gt │ │ @@ -283764,15 +283764,15 @@ │ │ ldmia.w sp!, {r8, r9, fp} │ │ pop {r4, r5, r6, r7, pc} │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (165ac8 , std::__ndk1::allocator > const&, bool)@@Base+0x310c>) │ │ add r0, pc │ │ bl a91f8 │ │ - ldr r1, [sp, #900] @ 0x384 │ │ + ldrb r5, [r4, #29] │ │ vsli.64 , q8, #50 @ 0x32 │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ mov r8, r0 │ │ ldrb r0, [r0, #12] │ │ cbz r0, 165ae2 , std::__ndk1::allocator > const&, bool)@@Base+0x3126> │ │ mov r0, r8 │ │ @@ -289902,26 +289902,26 @@ │ │ strd r3, r1, [sp] │ │ movs r0, #4 │ │ mov r1, r4 │ │ movs r3, #52 @ 0x34 │ │ blx 230db0 <__emutls_get_address@@Base+0x3f28> │ │ b.n 169c82 , std::__ndk1::allocator > const&, bool)@@Base+0x72c6> │ │ nop │ │ - ldrh r5, [r3, #40] @ 0x28 │ │ + strb r1, [r4, #10] │ │ @ instruction: 0xfff248dc │ │ movs r5, r1 │ │ ldr r0, [pc, #872] @ (169ebc , std::__ndk1::allocator > const&, bool)@@Base+0x7500>) │ │ movs r5, r1 │ │ adds r3, r2, #4 │ │ vtbl.8 d20, {d19}, d10 │ │ movs r5, r1 │ │ - ldrh r5, [r5, #34] @ 0x22 │ │ - vdup.16 , d15[0] │ │ + strb r1, [r6, #7] │ │ + vsra.u64 q10, , #14 │ │ vqshlu.s32 d26, d0, #18 │ │ - vqrshrun.s64 d31, , #14 │ │ + @ instruction: 0xfff2ddd5 │ │ vqshl.u64 q10, q15, #49 @ 0x31 │ │ movs r5, r1 │ │ @ instruction: 0x479a │ │ movs r5, r1 │ │ blx r3 │ │ movs r5, r1 │ │ subs r2, r3, r7 │ │ @@ -290102,37 +290102,37 @@ │ │ movs r5, r1 │ │ mvns r0, r1 │ │ movs r5, r1 │ │ cmp r0, r8 │ │ movs r5, r1 │ │ cmp r6, r7 │ │ movs r5, r1 │ │ - ldmia r0, {r0, r1, r2, r5, r6, r7} │ │ + add r6, sp, #428 @ 0x1ac │ │ vcge.f8 q10, q11, #0 │ │ movs r5, r1 │ │ add r2, pc, #296 @ (adr r2, 169e88 , std::__ndk1::allocator > const&, bool)@@Base+0x74cc>) │ │ - vraddhn.i d31, q9, │ │ + vtbl.8 d29, {d2-d4}, d15 │ │ vsri.32 d20, d18, #15 │ │ movs r5, r1 │ │ mvns r6, r2 │ │ movs r5, r1 │ │ - ldrh r3, [r7, r3] │ │ + eors r7, r7 │ │ vsri.64 d26, d24, #14 │ │ - vqshlu.s64 , , #50 @ 0x32 │ │ + vcvt.f16.u16 , , #14 │ │ vrsubhn.i d20, , q7 │ │ movs r5, r1 │ │ mov ip, r1 │ │ movs r5, r1 │ │ strh r2, [r5, #14] │ │ vqshlu.s32 d20, d20, #17 │ │ movs r5, r1 │ │ - ldrh r7, [r2, #16] │ │ - @ instruction: 0xfff2da5d │ │ + ldr r3, [r3, #120] @ 0x78 │ │ + vqrdmlsh.s , q9, d17[0] │ │ vneg.s8 d26, d8 │ │ - @ instruction: 0xfff2f5c9 │ │ + vtbx.8 d29, {d2-d5}, d13 │ │ vsli.64 , q8, #49 @ 0x31 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #204 @ 0xcc │ │ ldr.w r0, [pc, #2328] @ 16a6bc , std::__ndk1::allocator > const&, bool)@@Base+0x7d00> │ │ mov r9, r1 │ │ add r0, pc │ │ @@ -290537,47 +290537,47 @@ │ │ adds r1, r0, #4 │ │ add r0, sp, #56 @ 0x38 │ │ blx 230dd0 <__emutls_get_address@@Base+0x3f48> │ │ ldr r0, [sp, #40] @ 0x28 │ │ blx 230de0 <__emutls_get_address@@Base+0x3f58> │ │ movs r0, #1 │ │ b.n 16a4c4 , std::__ndk1::allocator > const&, bool)@@Base+0x7b08> │ │ - bl 4181e6 <__cxa_new_handler@@Base+0x1d45f6> │ │ - cmp r4, r0 │ │ + bhi.n 16a266 , std::__ndk1::allocator > const&, bool)@@Base+0x78aa> │ │ + vsubl.u q10, d17, d4 │ │ movs r5, r1 │ │ stmia r7!, {r4, r5, r7} │ │ vcvt.f32.u32 d23, d21, #14 │ │ vtbx.8 d16, {d17-d18}, d21 │ │ - vqshrun.s64 d23, , #13 │ │ - vtrn.8 q12, q7 │ │ + @ instruction: 0xfff35dbf │ │ + vqshlu.s32 q11, q1, #18 │ │ @ instruction: 0xfff29f8a │ │ - vabdl.u , d2, d26 │ │ + vmull.u , d18, d30 │ │ vsra.u32 q10, q10, #15 │ │ movs r5, r1 │ │ asrs r0, r4 │ │ movs r5, r1 │ │ asrs r0, r4 │ │ movs r5, r1 │ │ - lsrs r2, r1, #4 │ │ - vtrn.8 q10, q6 │ │ + mcr 15, 4, pc, cr14, cr1, {7} @ │ │ + lsrs r4, r1 │ │ movs r5, r1 │ │ - add r3, pc, #272 @ (adr r3, 16a34c , std::__ndk1::allocator > const&, bool)@@Base+0x7990>) │ │ + ldrh r0, [r1, #6] │ │ @ instruction: 0xfff19e2a │ │ - @ instruction: 0xfff2b5ca │ │ + vtbx.8 d25, {d2-d5}, d14 │ │ vshr.u32 d20, d6, #15 │ │ movs r5, r1 │ │ subs r7, #210 @ 0xd2 │ │ movs r5, r1 │ │ subs r7, #208 @ 0xd0 │ │ movs r5, r1 │ │ - stmia r3!, {r0, r3, r4, r5, r7} │ │ + add r1, sp, #244 @ 0xf4 │ │ vcvt.u32.f32 , q12, #15 │ │ movs r5, r1 │ │ ldr r5, [sp, #72] @ 0x48 │ │ - vsri.64 d27, d18, #14 │ │ + vshll.u32 , d22, #18 │ │ @ instruction: 0xfff13efe │ │ movs r5, r1 │ │ blx 230d80 <__emutls_get_address@@Base+0x3ef8> │ │ mov r5, r0 │ │ cbz r0, 16a274 , std::__ndk1::allocator > const&, bool)@@Base+0x78b8> │ │ ldr r0, [r5, #4] │ │ cmp r0, #2 │ │ @@ -290945,15 +290945,15 @@ │ │ blx 230de0 <__emutls_get_address@@Base+0x3f58> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ subs r6, #94 @ 0x5e │ │ movs r5, r1 │ │ subs r6, #92 @ 0x5c │ │ movs r5, r1 │ │ - movs r1, #87 @ 0x57 │ │ + lsls r3, r3, #27 │ │ @ instruction: 0xfff23e04 │ │ movs r5, r1 │ │ lsls r6, r6, #5 │ │ vaddl.u q15, d3, d23 │ │ b.n 16a6b0 , std::__ndk1::allocator > const&, bool)@@Base+0x7cf4> │ │ b.n 16a684 , std::__ndk1::allocator > const&, bool)@@Base+0x7cc8> │ │ b.n 16a694 , std::__ndk1::allocator > const&, bool)@@Base+0x7cd8> │ │ @@ -290999,39 +290999,39 @@ │ │ nop │ │ orrs r0, r0 │ │ movs r5, r1 │ │ push {r0, r1, r4, r6, lr} │ │ vtbx.8 d19, {d2-d4}, d18 │ │ movs r5, r1 │ │ ldr r3, [sp, #280] @ 0x118 │ │ - vqmovn.u16 d27, q11 │ │ + vtbx.8 d25, {d2}, d26 │ │ vcvt.f16.u16 d19, d24, #15 │ │ movs r5, r1 │ │ subs r3, #230 @ 0xe6 │ │ movs r5, r1 │ │ subs r3, #228 @ 0xe4 │ │ movs r5, r1 │ │ cmp r3, #222 @ 0xde │ │ vtbl.8 d19, {d19-d22}, d12 │ │ movs r5, r1 │ │ mrc2 15, 7, pc, cr14, cr2, {7} │ │ uxtb r3, r3 │ │ vtbx.8 d25, {d18}, d14 │ │ - vswp , q15 │ │ + vsli.64 , q9, #50 @ 0x32 │ │ vtbl.8 d19, {d17-d19}, d4 │ │ movs r5, r1 │ │ subs r5, #14 │ │ movs r5, r1 │ │ subs r5, #12 │ │ movs r5, r1 │ │ adds r6, r7, #5 │ │ @ instruction: 0xfff33cb8 │ │ movs r5, r1 │ │ ldr r2, [sp, #296] @ 0x128 │ │ - vzip.8 , q13 │ │ + @ instruction: 0xfff2976e │ │ vtbx.8 d19, {d17-d19}, d6 │ │ movs r5, r1 │ │ subs r3, #224 @ 0xe0 │ │ movs r5, r1 │ │ ldr r1, [pc, #8] @ (16a724 , std::__ndk1::allocator > const&, bool)@@Base+0x7d68>) │ │ add r1, pc │ │ adds r1, #8 │ │ @@ -291250,16 +291250,16 @@ │ │ blx 232590 <__emutls_get_address@@Base+0x5708> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bl a8d68 │ │ subs r0, #90 @ 0x5a │ │ movs r5, r1 │ │ subs r0, #48 @ 0x30 │ │ movs r5, r1 │ │ - add r3, fp │ │ - vcvt.f16.u16 d27, d12, #14 │ │ + cmp r1, #223 @ 0xdf │ │ + vzip.8 d26, d16 │ │ vcle.f8 , q5, #0 │ │ @ instruction: 0xfff218f9 │ │ vsli.64 , q8, #51 @ 0x33 │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #24 │ │ mov r4, r0 │ │ @@ -291342,15 +291342,15 @@ │ │ bne.n 16aa2e , std::__ndk1::allocator > const&, bool)@@Base+0x8072> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ adds r7, #54 @ 0x36 │ │ movs r5, r1 │ │ - add r4, sp, #644 @ 0x284 │ │ + str r2, [sp, #148] @ 0x94 │ │ vabs.s8 d18, d20 │ │ vsri.64 , q7, #13 │ │ @ instruction: 0xfff2aea6 │ │ vshll.i8 q9, d2, #8 │ │ vsri.64 d25, d28, #13 │ │ vsli.64 d31, d30, #50 @ 0x32 │ │ movs r4, r1 │ │ @@ -291898,20 +291898,20 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #456 @ 0x1c8 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ adds r5, #142 @ 0x8e │ │ movs r5, r1 │ │ - add r7, pc, #148 @ (adr r7, 16b0b8 ) │ │ + ldrh r1, [r5, #36] @ 0x24 │ │ vneg.f8 d29, d13 │ │ - vraddhn.i d18, q9, │ │ - vcvt.f32.u32 q15, q4, #14 │ │ + vshll.u32 q8, d19, #18 │ │ + vrsra.u64 , q6, #14 │ │ vabs.f8 , │ │ - vraddhn.i d18, q9, │ │ + vshll.u32 q8, d3, #18 │ │ vuzp.8 , q15 │ │ movs r5, r1 │ │ │ │ 0016b03c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -292456,23 +292456,23 @@ │ │ add r0, sp, #404 @ 0x194 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ add r0, sp, #460 @ 0x1cc │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ cmp r7, #240 @ 0xf0 │ │ movs r5, r1 │ │ - add r1, pc, #308 @ (adr r1, 16b754 ) │ │ + strh r1, [r2, #54] @ 0x36 │ │ vsra.u64 d29, d21, #15 │ │ - @ instruction: 0xfff21ed7 │ │ - vsri.64 d21, d18, #14 │ │ + vsri.32 q8, , #14 │ │ + vshll.u32 , d22, #18 │ │ vsra.u64 d29, d5, #14 │ │ - @ instruction: 0xfff21eb7 │ │ - vtbx.8 d30, {d2}, d16 │ │ + vsri.32 d16, d27, #14 │ │ + vqrdmulh.s q14, q9, d20[0] │ │ vsra.u32 , , #15 │ │ - @ instruction: 0xfff21e97 │ │ + vsri.32 d16, d11, #14 │ │ @ instruction: 0xfff22b9e │ │ movs r5, r1 │ │ │ │ 0016b644 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -292703,25 +292703,25 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ cmp r2, #84 @ 0x54 │ │ movs r5, r1 │ │ - cmp r0, r2 │ │ - vabal.u , d2, d16 │ │ - vdup.16 d17, d11[0] │ │ + cmp r2, #148 @ 0x94 │ │ + vtbl.8 d19, {d18-d20}, d20 │ │ + vzip.8 d16, d15 │ │ @ instruction: 0xfff20e84 │ │ - @ instruction: 0xfff34764 │ │ + vqdmulh.s q9, , d24[0] │ │ vtrn.8 d16, d27 │ │ vqrdmlah.s q8, , d16[0] │ │ - @ instruction: 0xfff34740 │ │ + vqdmulh.s q9, , d4[0] │ │ vtrn.8 d16, d7 │ │ vcvt.f32.u32 d16, d28, #13 │ │ - vqshl.u32 d20, d12, #19 │ │ + vmull.u q9, d19, d16 │ │ vswp q8, │ │ vtbx.8 d18, {d19}, d8 │ │ movs r5, r1 │ │ │ │ 0016b8e0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -292869,23 +292869,23 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #28] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ movs r7, #184 @ 0xb8 │ │ movs r5, r1 │ │ asrs r0, r1, #30 │ │ - vqshl.u32 d29, d21, #19 │ │ - vshll.u32 , d13, #17 │ │ - vswp , q11 │ │ + @ instruction: 0xfff3bcb9 │ │ + @ instruction: 0xfff1ffa1 │ │ + vcle.f8 , q13, #0 │ │ @ instruction: 0xfff1efb3 │ │ @ instruction: 0xfff2b994 │ │ - vqshl.u32 d29, d3, #18 │ │ - @ instruction: 0xfff119fb │ │ - @ instruction: 0xfff21d8a │ │ - @ instruction: 0xfff3bbbd │ │ + @ instruction: 0xfff2bc97 │ │ + vcvt.u32.f32 , , #15 │ │ + @ instruction: 0xfff11d8a │ │ + @ instruction: 0xfff3a141 │ │ vqshlu.s64 , q12, #49 @ 0x31 │ │ vqshlu.s64 q9, q5, #51 @ 0x33 │ │ movs r5, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #68 @ 0x44 │ │ @@ -293291,16 +293291,16 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ movs r4, #38 @ 0x26 │ │ movs r5, r1 │ │ lsls r5, r6, #13 │ │ vmlal.u , d19, d30[0] │ │ - vabal.u , d19, d3 │ │ - vrshr.u32 d18, d30, #14 │ │ + vtbl.8 d31, {d3-d6}, d7 │ │ + vrshr.u32 d18, d30, #15 │ │ movs r5, r1 │ │ │ │ 0016bef4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #24 │ │ @@ -293523,18 +293523,18 @@ │ │ b.n 16c142 │ │ b.n 16c142 │ │ add r0, sp, #228 @ 0xe4 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ movs r1, #58 @ 0x3a │ │ movs r5, r1 │ │ - asrs r4, r2, #14 │ │ - vraddhn.i d31, q9, │ │ - vrsra.u32 d17, d5, #14 │ │ - @ instruction: 0xfff21fd0 │ │ + pli [r8, #241]! │ │ + bl ffe1413c <__cxa_new_handler@@Base+0xffbd054c> │ │ + pld [r9, #4081] @ 0xff1 │ │ + subs r0, r2, #7 │ │ movs r5, r1 │ │ │ │ 0016c160 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #24 │ │ @@ -294182,18 +294182,18 @@ │ │ itt eq │ │ moveq r1, #46 @ 0x2e │ │ strbeq r1, [r0, #0] │ │ mov r0, r4 │ │ add sp, #8 │ │ pop {r4, r6, r7, pc} │ │ nop │ │ - adds r5, r6, r5 │ │ - vdup.16 d26, d28[0] │ │ + mrc2 15, 7, pc, cr9, cr1, {7} │ │ + add r4, sp, #176 @ 0xb0 │ │ vshll.u32 q8, d2, #18 │ │ - vcvt.f32.u32 d25, d27, #13 │ │ + vrsra.u64 d24, d31, #13 │ │ vshll.u32 q8, d20, #17 │ │ vabal.u , d19, d0 │ │ mov r7, sp │ │ sub sp, #16 │ │ mov ip, r1 │ │ ldr r1, [pc, #48] @ (16c814 ) │ │ add r1, pc │ │ @@ -294428,28 +294428,28 @@ │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ adds r4, r6, r0 │ │ movs r5, r1 │ │ - add r3, sp, #320 @ 0x140 │ │ - vrsra.u32 d19, d8, #15 │ │ + str r0, [sp, #848] @ 0x350 │ │ + @ instruction: 0xfff1189c │ │ vabdl.u q11, d2, d24 │ │ @ instruction: 0xfff26a78 │ │ - @ instruction: 0xfff38d02 │ │ - vrsra.u32 , q15, #15 │ │ + vsubl.u , d19, d6 │ │ + vtbl.8 d17, {d1-d2}, d2 │ │ vabdl.u q11, d18, d14 │ │ - @ instruction: 0xfff28cbe │ │ - vrsra.u64 d18, d3, #15 │ │ + vqmovun.s16 d23, q1 │ │ + vqshrn.u64 d16, , #15 │ │ @ instruction: 0xfff2674a │ │ vqshl.u32 d17, d20, #18 │ │ movs r5, r1 │ │ - ldr r5, [pc, #776] @ (16cd68 ) │ │ - vrsra.u32 , q6, #14 │ │ + adds r3, #70 @ 0x46 │ │ + vtbx.8 d17, {d18}, d16 │ │ @ instruction: 0xfff2676c │ │ vsli.64 , q8, #50 @ 0x32 │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub.w sp, sp, #520 @ 0x208 │ │ mov r8, r1 │ │ ldr r1, [pc, #172] @ (16cb24 ) │ │ @@ -294660,16 +294660,16 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ asrs r0, r5, #21 │ │ movs r5, r1 │ │ asrs r4, r4, #17 │ │ movs r5, r1 │ │ - push {r0, r1, r3, r4, r7, lr} │ │ - vqdmulh.s q15, , d5[0] │ │ + ldr r3, [sp, #124] @ 0x7c │ │ + vclt.s8 , , #0 │ │ vsri.64 d22, d16, #15 │ │ vsli.64 , q0, #50 @ 0x32 │ │ add r7, sp, #8 │ │ sub.w sp, sp, #536 @ 0x218 │ │ ldr r1, [pc, #120] @ (16cd38 ) │ │ movs r2, #128 @ 0x80 │ │ add r1, pc │ │ @@ -294718,15 +294718,15 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ asrs r0, r5, #15 │ │ movs r5, r1 │ │ add r6, pc, #744 @ (adr r6, 16d028 ) │ │ - vshr.u64 , q3, #14 │ │ + vqshlu.s32 , q5, #18 │ │ vsri.32 d22, d8, #15 │ │ @ instruction: 0xfff213c8 │ │ movs r5, r1 │ │ │ │ 0016cd4c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -295435,16 +295435,16 @@ │ │ blx r2 │ │ b.n 16d2e2 │ │ bl a8d68 │ │ bl a8d68 │ │ nop │ │ lsrs r0, r5, #26 │ │ movs r5, r1 │ │ - b.n 16cdd4 │ │ - vshr.u32 d16, d27, #15 │ │ + ldmia r1!, {r2, r3, r5, r6, r7} │ │ + vsli.64 d30, d31, #49 @ 0x31 │ │ Address 0x16d506 is out of bounds. │ │ │ │ │ │ 0016d508 , std::__ndk1::allocator >*)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -295586,16 +295586,16 @@ │ │ it eq │ │ beq.w 230414 <__emutls_get_address@@Base+0x358c> │ │ blx 230610 <__emutls_get_address@@Base+0x3788> │ │ mov r0, sp │ │ bl a91e8 │ │ lsrs r2, r2, #14 │ │ movs r5, r1 │ │ - b.n 16de24 │ │ - @ instruction: 0xfff1ff9f │ │ + ldmia r1!, {r4, r6} │ │ + vceq.f8 d30, d19, #0 │ │ vtbx.8 d16, {d1-d3}, d10 │ │ movs r5, r1 │ │ │ │ 0016d694 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ @@ -295784,22 +295784,22 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ lsrs r2, r6, #7 │ │ movs r5, r1 │ │ str r3, [r6, #124] @ 0x7c │ │ - vzip.8 , q8 │ │ + @ instruction: 0xfff2b764 │ │ vqshrn.u64 d21, q1, #15 │ │ - @ instruction: 0xfff2fcf4 │ │ - vsra.u64 d29, d28, #15 │ │ + vrshr.u32 q15, q12, #14 │ │ + vabs.f8 , q0 │ │ vtbx.8 d21, {d17}, d30 │ │ vsri.64 d28, d4, #14 │ │ - @ instruction: 0xfff27ea4 │ │ - vcvt.u16.f16 , q15, #15 │ │ + vraddhn.i d22, q1, q12 │ │ + vabs.s8 d30, d2 │ │ @ instruction: 0xfff108b8 │ │ movs r5, r1 │ │ │ │ 0016d8b4 , std::__ndk1::allocator > const&, std::__ndk1::vector, std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > >&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -296289,18 +296289,18 @@ │ │ b.n 16e2bc │ │ cmp.w fp, #40 @ 0x28 │ │ ldr.w fp, [sp, #24] │ │ itt ne │ │ addne.w r0, r5, #40 @ 0x28 │ │ strne.w r0, [r9, #104] @ 0x68 │ │ b.n 16e2bc │ │ - pli [r1, #4081] @ 0xff1 │ │ - str r4, [r4, #56] @ 0x38 │ │ + svc 21 │ │ + vneg.s8 d22, d20 │ │ @ instruction: 0xfff25547 │ │ - vzip.8 d28, d15 │ │ + vqshl.u32 d26, d3, #18 │ │ vcge.s8 , q1, #0 │ │ vorr.i32 d27, #8 @ 0x00000008 │ │ ldr r1, [r0, #4] │ │ cmp r1, #2 │ │ blt.w 16df6a │ │ str r0, [sp, #24] │ │ movs r5, #0 │ │ @@ -296647,27 +296647,27 @@ │ │ lsls r2, r1, #11 │ │ movs r5, r1 │ │ lsls r2, r1, #11 │ │ movs r5, r1 │ │ ldr r4, [r5, #64] @ 0x40 │ │ vrshr.u32 q8, q8, #14 │ │ movs r5, r1 │ │ - b.n 16dd32 │ │ - vqrdmlah.s q9, , d24[0] │ │ + ldmia r3, {r0, r1, r3, r6} │ │ + vneg.s8 , q14 │ │ vcvt.u32.f32 d26, d25, #14 │ │ - vrshr.u32 , , #14 │ │ - vcle.s8 q8, q8, #0 │ │ - vrshr.u32 d21, d6, #14 │ │ - vrshr.u32 d27, d8, #14 │ │ + @ instruction: 0xfff297e3 │ │ + vabs.f8 q15, q10 │ │ + vrshr.u32 d21, d6, #15 │ │ + vqshl.u64 d25, d12, #50 @ 0x32 │ │ vsra.u64 d16, d0, #15 │ │ movs r5, r1 │ │ - ldmia r7, {r0, r2, r5, r7} │ │ + push {r0, r3, r5, lr} │ │ @ instruction: 0xfff1adfa │ │ vqrdmulh.s q13, q9, d22[0] │ │ - @ instruction: 0xfff2d8f0 │ │ + vcvt.f32.u32 , q10, #14 │ │ vcge.s8 , , #0 │ │ vtrn.8 d21, d23 │ │ vshr.u32 , q0, #14 │ │ vshr.u32 d31, d22, #14 │ │ vqshlu.s32 q10, q4, #18 │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ blx 2327f0 <__emutls_get_address@@Base+0x5968> │ │ @@ -296970,24 +296970,24 @@ │ │ ldrex r1, [r0] │ │ subs r2, r1, #1 │ │ strex r3, r2, [r0] │ │ cmp r3, #0 │ │ bne.n 16e502 │ │ b.n 16e560 │ │ nop │ │ - bl 49d4fa <__cxa_new_handler@@Base+0x25990a> │ │ - bl 4834fe <__cxa_new_handler@@Base+0x23f90e> │ │ - cbnz r4, 16e58c │ │ - @ instruction: 0xfff1bb9c │ │ + bhi.n 16e47c │ │ + @ instruction: 0xfff1d898 │ │ + vsra.u32 d26, d24, #15 │ │ + vceq.i8 d26, d16, #0 │ │ vtbl.8 d19, {d1-d3}, d6 │ │ @ instruction: 0xfff139f6 │ │ @ instruction: 0xfff15b9a │ │ vtbl.8 d21, {d18-d21}, d12 │ │ - @ instruction: 0xfff2fdb9 │ │ - @ instruction: 0xfff1fdab │ │ + vrsra.u32 d30, d29, #14 │ │ + vabs.s8 d30, d31 │ │ vqshlu.s32 q8, q10, #17 │ │ movs r5, r1 │ │ ldr.w r6, [r9, #152] @ 0x98 │ │ movs r0, #0 │ │ strd r0, r0, [r9, #148] @ 0x94 │ │ cbz r6, 16e566 │ │ adds r0, r6, #4 │ │ @@ -297620,18 +297620,18 @@ │ │ ldr r2, [r0, #12] │ │ ldr r1, [pc, #52] @ (16ec74 ) │ │ add r1, pc │ │ mov r0, r9 │ │ blx r2 │ │ b.n 16ed10 │ │ stc 15, cr15, [r2], #968 @ 0x3c8 │ │ - ldr r6, [r7, #72] @ 0x48 │ │ - vtbl.8 d24, {d17-d20}, d18 │ │ + strh r2, [r0, r1] │ │ + vceq.i8 d23, d22, #0 │ │ vneg.s8 q9, q3 │ │ - vqshlu.s32 q13, q13, #17 │ │ + @ instruction: 0xfff18bfe │ │ vqshlu.s32 q10, q10, #17 │ │ @ instruction: 0xfff2cad1 │ │ @ instruction: 0xfff2bdff │ │ vqshlu.s32 q15, q13, #18 │ │ vsli.64 d30, d2, #50 @ 0x32 │ │ vshr.u64 , q1, #14 │ │ vqrdmulh.s q12, , d24[0] │ │ @@ -297991,25 +297991,25 @@ │ │ add r1, sp, #80 @ 0x50 │ │ str r0, [sp, #0] │ │ mvn.w r0, #205 @ 0xcd │ │ blx 2306b0 <__emutls_get_address@@Base+0x3828> │ │ nop │ │ add sp, #76 @ 0x4c │ │ @ instruction: 0xfff2affd │ │ - @ instruction: 0xfff2f3e8 │ │ + vtbx.8 d29, {d2-d3}, d28 │ │ vtbx.8 d23, {d1-d2}, d5 │ │ vrshr.u32 d31, d20, #14 │ │ movs r4, r1 │ │ @ instruction: 0xf232000c │ │ - ldmia r2, {r0, r1, r2, r4, r6} │ │ + add r7, sp, #876 @ 0x36c │ │ vsra.u64 , q7, #15 │ │ movs r4, r1 │ │ add r5, sp, #340 @ 0x154 │ │ vzip.8 d20, d30 │ │ - vsra.u64 d26, d16, #14 │ │ + vqshl.u32 d24, d20, #18 │ │ vtbx.8 d20, {d17-d18}, d8 │ │ add r1, pc │ │ add r0, sp, #80 @ 0x50 │ │ bl a8ee4 const&, std::__ndk1::basic_string, std::__ndk1::allocator > const&) const@@Base+0x78> │ │ ldr r2, [pc, #796] @ (16f39c ) │ │ ldr r3, [pc, #796] @ (16f3a0 ) │ │ add r2, pc │ │ @@ -298277,55 +298277,55 @@ │ │ blx 232770 <__emutls_get_address@@Base+0x58e8> │ │ blx 231340 <__emutls_get_address@@Base+0x44b8> │ │ blx 230ee0 <__emutls_get_address@@Base+0x4058> │ │ add r0, sp, #56 @ 0x38 │ │ bl cd728 , std::__ndk1::allocator > const&, char, bool) const@@Base+0x264> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bl a8d68 │ │ - lsrs r7, r4, #20 │ │ - vuzp.8 d26, d20 │ │ + bl 41b30a <__cxa_new_handler@@Base+0x1d771a> │ │ + strh r0, [r5, #52] @ 0x34 │ │ vsra.u32 d20, d14, #15 │ │ - vtbx.8 d27, {d2-d3}, d13 │ │ - vshr.u64 q13, q14, #15 │ │ + @ instruction: 0xfff29ed1 │ │ + vrsubhn.i d24, , q0 │ │ vshr.u64 q10, q11, #15 │ │ - vzip.8 , │ │ - vqrdmlsh.s , , d0[0] │ │ + @ instruction: 0xfff2374d │ │ + vcge.f8 q12, q2, #0 │ │ vcvt.u32.f32 d19, d26, #15 │ │ @ instruction: 0xfff2ee80 │ │ movs r4, r1 │ │ @ instruction: 0xf2de000c │ │ add r3, sp, #32 │ │ - @ instruction: 0xfff29f8c │ │ + vsli.32 d24, d0, #18 │ │ @ instruction: 0xfff13f86 │ │ - vqshl.u64 , q14, #50 @ 0x32 │ │ - vqrdmlsh.s , , d18[0] │ │ + @ instruction: 0xfff29d80 │ │ + vcge.f8 q12, q11, #0 │ │ vcvt.u32.f32 , q6, #15 │ │ - vsri.32 d24, d0, #14 │ │ - @ instruction: 0xfff19fd0 │ │ + @ instruction: 0xfff26994 │ │ + vsli.32 q12, q2, #17 │ │ vqrdmlsh.s , , d10[0] │ │ - vrsra.u64 d19, d3, #14 │ │ - @ instruction: 0xfff29fae │ │ + vqshrn.u64 d17, , #14 │ │ + vsli.32 d24, d18, #18 │ │ @ instruction: 0xfff13fa8 │ │ - vrsubhn.i d22, q1, │ │ - vcge.s8 d26, d10, #0 │ │ + vtbl.8 d20, {d18-d21}, d27 │ │ + vclt.f8 d24, d14, #0 │ │ vcge.s8 d20, d4, #0 │ │ - vraddhn.i d19, q1, │ │ - vshr.u32 d26, d12, #14 │ │ + vtbl.8 d17, {d18-d19}, d5 │ │ + vabal.u q12, d18, d16 │ │ vshr.u32 d20, d6, #15 │ │ - vmlsl.u q11, d2, d25[0] │ │ - vcge.s8 d26, d28, #0 │ │ + vtbx.8 d20, {d18-d21}, d29 │ │ + vqshlu.s32 d24, d16, #17 │ │ vcge.s8 d20, d22, #0 │ │ - @ instruction: 0xfff2c8b3 │ │ - vcgt.s8 q13, q8, #0 │ │ + vcvt.f32.u32 d26, d23, #14 │ │ + vcle.f8 q12, q10, #0 │ │ vshr.u32 q10, q5, #15 │ │ vrshr.u64 d24, d24, #14 │ │ - @ instruction: 0xfff29ffa │ │ + vsli.32 q12, q15, #18 │ │ @ instruction: 0xfff13ff4 │ │ - vtbl.8 d28, {d18}, d23 │ │ - vshr.u32 d26, d30, #15 │ │ + @ instruction: 0xfff2ae2b │ │ + vcle.f8 q12, q1, #0 │ │ vshr.u32 d20, d24, #15 │ │ Address 0x16f3c6 is out of bounds. │ │ │ │ │ │ 0016f3c8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -298665,19 +298665,19 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #40] @ 0x28 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ stcl 0, cr0, [ip], {12} │ │ strd r0, r0, [r6, #48]! @ 0x30 │ │ - ldr??.w pc, [lr, #241]! │ │ - push {r1, r4} │ │ + udf #2 │ │ + vsri.32 d27, d2, #15 │ │ vdup.16 , d10[0] │ │ - vcvt.u16.f16 q14, , #14 │ │ - vqshlu.s32 d31, d5, #17 │ │ + vrshr.u64 , , #14 │ │ + @ instruction: 0xfff1db99 │ │ @ instruction: 0xfff139fa │ │ Address 0x16f77a is out of bounds. │ │ │ │ │ │ 0016f77c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -299270,25 +299270,25 @@ │ │ ldr r0, [sp, #64] @ 0x40 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r0, sp, #44 @ 0x2c │ │ bl 177310 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldmdb r8, {r2, r3} │ │ - bhi.n 16fef6 │ │ - vtbl.8 d18, {d1}, d7 │ │ + pop {r0, r3, r4, r5, r6, r7, pc} │ │ + @ instruction: 0xfff10d8b │ │ @ instruction: 0xfff233ec │ │ - vtbl.8 d21, {d18-d19}, d15 │ │ - vneg.f8 q9, │ │ + vcvt.u32.f32 d19, d3, #14 │ │ + vqrdmulh.s q8, , d23[0] │ │ @ instruction: 0xfff233c8 │ │ @ instruction: 0xfff2c562 │ │ - vqshl.u64 d18, d31, #50 @ 0x32 │ │ + vqrdmulh.s q8, q1, d3[0] │ │ vsubw.u , q9, d20 │ │ @ instruction: 0xfff2c566 │ │ - vqshl.u64 d18, d11, #50 @ 0x32 │ │ + vcvt.u16.f16 d16, d15, #14 │ │ vsubw.u , q9, d0 │ │ vrsra.u64 d30, d4, #14 │ │ movs r4, r1 │ │ │ │ 0016fe3c : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -299567,24 +299567,24 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ b.n 1702d8 │ │ movs r4, r1 │ │ subs r7, #95 @ 0x5f │ │ - vzip.8 d24, d3 │ │ + vabdl.u q11, d2, d7 │ │ vshr.u32 , q15, #15 │ │ vswp d30, d20 │ │ movs r4, r1 │ │ b.n 1701e8 │ │ movs r4, r1 │ │ b.n 1701a0 │ │ movs r4, r1 │ │ - stmia r3!, {r0, r2, r4, r5, r7} │ │ - vsra.u32 q12, , #15 │ │ + add r1, sp, #228 @ 0xe4 │ │ + vmlsl.u q11, d17, d19[0] │ │ vshr.u32 , q5, #15 │ │ Address 0x17011e is out of bounds. │ │ │ │ │ │ 00170120 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -299646,16 +299646,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ svc 128 @ 0x80 │ │ movs r4, r1 │ │ svc 112 @ 0x70 │ │ movs r4, r1 │ │ svc 74 @ 0x4a │ │ movs r4, r1 │ │ - stmia r2!, {r0, r2, r3, r4, r5, r6, r7} │ │ - @ instruction: 0xfff1ebbd │ │ + add r0, sp, #516 @ 0x204 │ │ + vceq.i8 , , #0 │ │ @ instruction: 0xfff12fa2 │ │ Address 0x1701c2 is out of bounds. │ │ │ │ │ │ 001701c4 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -299982,15 +299982,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ble.n 170488 │ │ movs r4, r1 │ │ lsrs r2, r1, #7 │ │ - vcge.s8 , , #0 │ │ + vclt.f8 , , #0 │ │ vcvt.f16.u16 q9, q0, #15 │ │ vcvt.f16.u16 , q5, #14 │ │ movs r4, r1 │ │ │ │ 00170518 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -300272,24 +300272,24 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ blt.n 170810 │ │ movs r4, r1 │ │ subs r0, #167 @ 0xa7 │ │ vqshl.u32 q8, , #18 │ │ vtbx.8 d18, {d17-d18}, d6 │ │ - vcvt.u16.f16 d27, d7, #14 │ │ + vrshr.u64 d26, d11, #14 │ │ vqshl.u32 d16, d19, #17 │ │ vtbl.8 d18, {d17-d18}, d18 │ │ vsli.64 d25, d18, #50 @ 0x32 │ │ - vqrdmlsh.s q10, q9, d2[0] │ │ - @ instruction: 0xfff1ce9c │ │ + @ instruction: 0xfff23546 │ │ + vcgt.f8 d27, d16, #0 │ │ vceq.f8 , q5, #0 │ │ - vcvt.u32.f32 q10, q5, #14 │ │ - vcvt.f32.u32 d28, d20, #15 │ │ - vsubl.u , d17, d31 │ │ + vsri.64 , q7, #14 │ │ + vrsra.u64 d27, d24, #15 │ │ + vqshrun.s64 d25, , #15 │ │ @ instruction: 0xfff1d99c │ │ movs r4, r1 │ │ │ │ 0017082c : │ │ and.w r0, r0, #6 │ │ subs r0, #4 │ │ clz r0, r0 │ │ @@ -300479,22 +300479,22 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bhi.n 170a84 │ │ movs r4, r1 │ │ bvc.n 170958 │ │ movs r4, r1 │ │ - b.n 170388 │ │ + ldmia r2!, {r4, r6} │ │ vtbl.8 d18, {d1}, d20 │ │ vtbl.8 d28, {d2}, d8 │ │ vqshl.u64 d18, d4, #50 @ 0x32 │ │ vsri.64 , q6, #14 │ │ @ instruction: 0xfff2c7e4 │ │ vqshl.u32 q9, q8, #18 │ │ - vmls.i q15, q1, d4[0] │ │ + vtbx.8 d28, {d18-d19}, d8 │ │ vabs.f8 , q11 │ │ movs r4, r1 │ │ cbnz r0, 170a1a │ │ vtbl.8 d28, {d2}, d28 │ │ vqshl.u64 d18, d24, #50 @ 0x32 │ │ vqshl.u64 , q6, #50 @ 0x32 │ │ movs r4, r1 │ │ @@ -300571,15 +300571,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bvs.n 170bac │ │ movs r4, r1 │ │ asrs r1, r1, #10 │ │ - vqshrn.u64 d19, q9, #15 │ │ + @ instruction: 0xfff11eb6 │ │ vqshlu.s32 q9, q13, #17 │ │ vrsubhn.i d29, q1, q8 │ │ movs r4, r1 │ │ │ │ 00170ae8 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ @@ -300641,19 +300641,19 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bpl.n 170af4 │ │ movs r4, r1 │ │ adds r4, #213 @ 0xd5 │ │ - vcvt.f16.u16 q8, , #14 │ │ - vsli.64 q9, q10, #50 @ 0x32 │ │ + vzip.8 , │ │ + vsli.64 q9, q10, #49 @ 0x31 │ │ vsra.u64 d25, d10, #14 │ │ - vtbl.8 d20, {d18-d21}, d26 │ │ - vtbl.8 d28, {d17-d19}, d4 │ │ + vuzp.8 d19, d30 │ │ + vcgt.s8 d27, d8, #0 │ │ vsli.64 d29, d10, #49 @ 0x31 │ │ movs r4, r1 │ │ │ │ 00170ba0 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -300803,21 +300803,21 @@ │ │ beq.n 170d24 │ │ ldr r0, [sp, #24] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bmi.n 170d20 │ │ movs r4, r1 │ │ adds r3, #71 @ 0x47 │ │ - vshr.u32 , q13, #14 │ │ + vsli.64 , q15, #50 @ 0x32 │ │ vcgt.f8 q9, q11, #0 │ │ vraddhn.i d29, q1, q6 │ │ movs r4, r1 │ │ str r0, [sp, #48] @ 0x30 │ │ - vshll.u32 q10, d12, #18 │ │ - @ instruction: 0xfff1c8f6 │ │ + @ instruction: 0xfff22fa0 │ │ + vcvt.f32.u32 q13, q13, #15 │ │ Address 0x170d46 is out of bounds. │ │ │ │ │ │ 00170d48 , std::__ndk1::allocator > const&, int)@@Base>: │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -300883,19 +300883,19 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bcc.n 170ea0 , std::__ndk1::allocator > const&, double)@@Base+0x94> │ │ movs r4, r1 │ │ adds r2, #103 @ 0x67 │ │ - @ instruction: 0xfff2ff84 │ │ + vabal.u q15, d2, d8 │ │ vneg.s8 d18, d6 │ │ @ instruction: 0xfff28f2c │ │ - vqshrn.u64 d20, q14, #14 │ │ - vqshrun.s64 d28, q3, #15 │ │ + vqrdmlah.s q9, q9, d0[0] │ │ + @ instruction: 0xfff1ad9a │ │ vabs.s8 d29, d30 │ │ movs r4, r1 │ │ │ │ 00170e0c , std::__ndk1::allocator > const&, double)@@Base>: │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -300963,19 +300963,19 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bcs.n 170de4 , std::__ndk1::allocator > const&, int)@@Base+0x9c> │ │ movs r4, r1 │ │ adds r1, #157 @ 0x9d │ │ - @ instruction: 0xfff2feba │ │ + vsri.32 d30, d30, #14 │ │ vrshr.u64 d18, d28, #15 │ │ vqrdmlah.s q12, q1, d18[0] │ │ - vqrshrun.s64 d20, q9, #14 │ │ - vabs.f8 q14, q6 │ │ + @ instruction: 0xfff22df6 │ │ + @ instruction: 0xfff1acd0 │ │ vclt.s8 , q11, #0 │ │ movs r4, r1 │ │ │ │ 00170ed8 , std::__ndk1::allocator > const&, std::__ndk1::basic_string, std::__ndk1::allocator > const&)@@Base>: │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -301049,19 +301049,19 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bne.n 170f24 , std::__ndk1::allocator > const&, std::__ndk1::basic_string, std::__ndk1::allocator > const&)@@Base+0x4c> │ │ movs r4, r1 │ │ adds r0, #195 @ 0xc3 │ │ - vqrdmulh.s , q9, d16[0] │ │ + @ instruction: 0xfff2e364 │ │ vcle.s8 q9, q9, #0 │ │ @ instruction: 0xfff28d88 │ │ - vqshl.u64 d20, d8, #50 @ 0x32 │ │ - vqshlu.s32 q14, q9, #17 │ │ + vcvt.u16.f16 d18, d12, #14 │ │ + @ instruction: 0xfff1abf6 │ │ vsra.u64 d29, d0, #15 │ │ movs r4, r1 │ │ │ │ 00170fb0 , std::__ndk1::allocator > const&, void const*, unsigned int)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -301669,17 +301669,17 @@ │ │ movw r0, #1083 @ 0x43b │ │ mov r1, r4 │ │ str r0, [sp, #0] │ │ mvn.w r0, #26 │ │ blx 2306b0 <__emutls_get_address@@Base+0x3828> │ │ b.n 171646 , std::__ndk1::allocator > const&, void const*, unsigned int)@@Base+0x696> │ │ nop │ │ - strh r7, [r2, r4] │ │ + subs r0, #155 @ 0x9b │ │ @ instruction: 0xfff1bf0e │ │ - vqmovn.s16 d21, │ │ + vtbl.8 d19, {d2}, d21 │ │ @ instruction: 0xfff1be98 │ │ vswp d30, d0 │ │ b.n 171638 , std::__ndk1::allocator > const&, void const*, unsigned int)@@Base+0x688> │ │ ldrb.w r0, [sp, #320] @ 0x140 │ │ lsls r0, r0, #31 │ │ beq.n 171654 , std::__ndk1::allocator > const&, void const*, unsigned int)@@Base+0x6a4> │ │ ldr r0, [sp, #328] @ 0x148 │ │ @@ -301700,36 +301700,36 @@ │ │ movs r4, r1 │ │ add r5, sp, #12 │ │ vrsra.u32 d25, d17, #14 │ │ vtbx.8 d17, {d2-d5}, d20 │ │ @ instruction: 0xfff268f2 │ │ vshll.i8 , d13, #8 │ │ vtbx.8 d17, {d2-d5}, d0 │ │ - vcvt.u32.f32 d27, d23, #14 │ │ + vsri.64 d26, d27, #14 │ │ vmlal.u , d17, d25[0] │ │ @ instruction: 0xfff21b1c │ │ vswp d29, d12 │ │ movs r4, r1 │ │ - bhi.n 17168a , std::__ndk1::allocator > const&, void const*, unsigned int)@@Base+0x6da> │ │ + bkpt 0x007d │ │ @ instruction: 0xfff15ebc │ │ - vcvt.u16.f16 q14, , #14 │ │ + vqmovn.u16 d27, │ │ @ instruction: 0xfff1bcbc │ │ @ instruction: 0xfff25e88 │ │ - @ instruction: 0xfff2cd0b │ │ - vsra.u32 , , #15 │ │ + vqmovn.s16 d27, │ │ + vqshlu.s64 , , #49 @ 0x31 │ │ vqrdmulh.s , , d24[0] │ │ - @ instruction: 0xfff2d8ba │ │ + vcvt.f32.u32 d27, d30, #14 │ │ @ instruction: 0xfff15ea2 │ │ - vcvt.u16.f16 d28, d21, #14 │ │ + vrshr.u64 d27, d25, #14 │ │ vneg.f8 d16, d16 │ │ vrsra.u32 , , #15 │ │ vtbl.8 d17, {d18-d21}, d28 │ │ vqshl.u64 d24, d8, #50 @ 0x32 │ │ - vzip.8 d20, d24 │ │ - vcge.s8 d28, d2, #0 │ │ + vabdl.u q9, d2, d28 │ │ + vclt.f8 d26, d6, #0 │ │ Address 0x1716d6 is out of bounds. │ │ │ │ │ │ 001716d8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -302078,25 +302078,25 @@ │ │ nop │ │ ldmia r0!, {r2, r4, r5, r7} │ │ movs r4, r1 │ │ lsls r3, r4, #18 │ │ vshll.u32 , d22, #17 │ │ vabal.u q11, d2, d12 │ │ vqshl.u32 , q1, #18 │ │ - @ instruction: 0xfff20bd7 │ │ - vsli.64 d22, d12, #50 @ 0x32 │ │ + vsra.u32 , , #14 │ │ + vsli.64 d22, d12, #49 @ 0x31 │ │ @ instruction: 0xfff217e2 │ │ vshr.u32 d20, d10, #14 │ │ vabdl.u q14, d18, d14 │ │ movs r4, r1 │ │ ldrh r2, [r3, r1] │ │ vsli.32 d22, d16, #18 │ │ vqshl.u32 , q11, #18 │ │ - vcvt.f16.u16 q8, , #14 │ │ - vmlsl.u q11, d2, d4[0] │ │ + vmovn.i16 d31, │ │ + vclt.f8 q11, q2, #0 │ │ vtbl.8 d17, {d18}, d10 │ │ @ instruction: 0xfff25a7e │ │ vsli.32 q11, q2, #18 │ │ vqshl.u64 d17, d10, #50 @ 0x32 │ │ vtbl.8 d21, {d18-d20}, d18 │ │ vsli.32 q11, q12, #18 │ │ vqshl.u64 d17, d30, #50 @ 0x32 │ │ @@ -302224,15 +302224,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #24] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ stmia r6!, {r1, r2, r4, r5} │ │ movs r4, r1 │ │ - bcs.n 171a94 │ │ + @ instruction: 0xb804 │ │ vsli.32 q14, q2, #17 │ │ movs r4, r1 │ │ │ │ 00171b98 : │ │ push {r7, lr} │ │ mov r7, sp │ │ mov r2, r1 │ │ @@ -302353,16 +302353,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ stmia r4!, {r2, r7} │ │ movs r4, r1 │ │ - @ instruction: 0xb8e1 │ │ - @ instruction: 0xfff1b8fe │ │ + ldr r6, [sp, #404] @ 0x194 │ │ + @ instruction: 0xfff19e82 │ │ vsri.64 d17, d20, #15 │ │ vsri.32 q14, q5, #14 │ │ movs r4, r1 │ │ │ │ 00171cb0 : │ │ ldr r0, [r0, #72] @ 0x48 │ │ bx lr │ │ @@ -302421,15 +302421,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ stmia r3!, {r2, r3, r5, r6, r7} │ │ movs r4, r1 │ │ - @ instruction: 0xb816 │ │ + ldr r5, [sp, #616] @ 0x268 │ │ vtbx.8 d20, {d1-d2}, d9 │ │ vsri.32 d17, d0, #14 │ │ @ instruction: 0xfff2c3c2 │ │ movs r4, r1 │ │ │ │ 00171d54 : │ │ movs r1, #0 │ │ @@ -302557,20 +302557,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ stmia r3!, {r1, r2, r3, r4, r5} │ │ movs r4, r1 │ │ - @ instruction: 0xb74d │ │ + ldr r4, [sp, #836] @ 0x344 │ │ vtbx.8 d24, {d17-d19}, d0 │ │ vqmovn.u16 d17, q11 │ │ vrshr.u64 d28, d6, #14 │ │ movs r4, r1 │ │ - @ instruction: 0xb729 │ │ + ldr r4, [sp, #692] @ 0x2b4 │ │ @ instruction: 0xfff18a9c │ │ vqmovn.u16 d17, q1 │ │ Address 0x171eaa is out of bounds. │ │ │ │ │ │ 00171eac : │ │ push {r4, r5, r6, r7, lr} │ │ @@ -302900,22 +302900,22 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #72] @ 0x48 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ stmia r1!, {r1, r6} │ │ movs r4, r1 │ │ - add r2, r5 │ │ - vcgt.f8 q10, , #0 │ │ + cmp r1, #174 @ 0xae │ │ + @ instruction: 0xfff129d1 │ │ @ instruction: 0xfff10fb2 │ │ vsra.u32 d26, d24, #14 │ │ - vraddhn.i d20, q1, │ │ + vtbl.8 d18, {d18-d19}, d31 │ │ @ instruction: 0xfff10f90 │ │ @ instruction: 0xfff2ed23 │ │ - vcls.s8 d20, d7 │ │ + vtbl.8 d18, {d16-d17}, d11 │ │ vqrdmlsh.s q8, , d28[0] │ │ @ instruction: 0xfff2bf84 │ │ movs r4, r1 │ │ │ │ 00172230 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -303279,17 +303279,17 @@ │ │ ldrne r0, [sp, #48] @ 0x30 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ pop {r2, r4, r5, r6, r7, pc} │ │ movs r4, r1 │ │ ldrb r0, [r0, #8] │ │ - vsra.u64 d26, d30, #14 │ │ - vrsubhn.i d25, , │ │ - vcle.s8 d26, d16, #0 │ │ + @ instruction: 0xfff28742 │ │ + vdup.8 d23, d9[0] │ │ + vabs.f8 d24, d20 │ │ @ instruction: 0xfff10df0 │ │ @ instruction: 0xfff2bb3a │ │ movs r4, r1 │ │ │ │ 001725f4 : │ │ ldr r0, [r0, #0] │ │ clz r0, r0 │ │ @@ -303448,22 +303448,22 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ rev16 r2, r6 │ │ movs r4, r1 │ │ - ldr r6, [pc, #724] @ (172a58 ) │ │ - vcge.f8 , , #0 │ │ + adds r4, #57 @ 0x39 │ │ + vtbx.8 d25, {d1-d3}, d11 │ │ vshll.u32 q8, d14, #17 │ │ - vrsra.u32 q15, q0, #14 │ │ - vcge.f8 d27, d19, #0 │ │ + @ instruction: 0xfff2c8d4 │ │ + vtbl.8 d25, {d1-d3}, d23 │ │ @ instruction: 0xfff109fa │ │ vsra.u64 q12, , #14 │ │ - vsri.32 , , #14 │ │ + vtbl.8 d25, {d2-d4}, d3 │ │ @ instruction: 0xfff109d6 │ │ vtbx.8 d27, {d18-d19}, d4 │ │ movs r4, r1 │ │ │ │ 001727a8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -304718,20 +304718,20 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ @ instruction: 0xb688 │ │ movs r4, r1 │ │ stc2 15, cr15, [r4, #-964]! @ 0xfffffc3c │ │ stmia.w r0, {r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ mrrc2 15, 15, pc, ip, cr1 @ │ │ - lsrs r3, r1, #23 │ │ - vqrshrun.s64 d30, q6, #15 │ │ - vcvt.f16.u16 d31, d24, #16 │ │ - vsri.64 , , #15 │ │ - vsubl.u q15, d17, d12 │ │ - vcge.s8 q13, q4, #0 │ │ + bl 4c3538 <__cxa_new_handler@@Base+0x27f948> │ │ + ldrex pc, [ip, #960] @ 0x3c0 │ │ + ldc2 15, cr15, [r8], #-964 @ 0xfffffc3c │ │ + ldrh r1, [r0, r2] │ │ + vqshrun.s64 d28, q0, #15 │ │ + vclt.f8 q12, q6, #0 │ │ @ instruction: 0xfff1ac9c │ │ movs r4, r1 │ │ │ │ 00173570 : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ @@ -305386,20 +305386,20 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ movs r0, r0 │ │ movs r0, r0 │ │ add r2, sp, #272 @ 0x110 │ │ movs r4, r1 │ │ lsrs r4, r1, #27 │ │ - vabal.u , d2, d25 │ │ + vtbl.8 d19, {d18-d20}, d29 │ │ vsli.32 d31, d14, #17 │ │ vsri.64 q13, q10, #15 │ │ movs r4, r1 │ │ b.n 173ec8 │ │ - vcnt.8 , │ │ + @ instruction: 0xfff03ad1 │ │ vceq.f8 , q1, #0 │ │ Address 0x173c62 is out of bounds. │ │ │ │ │ │ 00173c64 , std::__ndk1::allocator > const&, char const*, int)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -305480,15 +305480,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r4, pc, #192 @ (adr r4, 173df8 ) │ │ movs r4, r1 │ │ - strb r1, [r6, r2] │ │ + subs r2, #53 @ 0x35 │ │ Address 0x173d3a is out of bounds. │ │ │ │ │ │ 00173d3c : │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -305550,15 +305550,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r3, pc, #400 @ (adr r3, 173f70 ) │ │ movs r4, r1 │ │ - strh r6, [r0, r7] │ │ + subs r1, #74 @ 0x4a │ │ vceq.i8 q10, , #0 │ │ vrsra.u64 d31, d8, #14 │ │ vsra.u32 q10, q6, #15 │ │ vuzp.8 q10, │ │ vrsra.u32 , q10, #14 │ │ vrsra.u32 d26, d28, #15 │ │ movs r4, r1 │ │ @@ -306071,16 +306071,16 @@ │ │ ldr r1, [pc, #12] @ (17430c ) │ │ add r1, pc │ │ ldr r0, [r4, #0] │ │ ldr r2, [r0, #12] │ │ mov r0, r4 │ │ blx r2 │ │ b.n 1742c2 │ │ - strb r4, [r1, #25] │ │ - vrshr.u32 d25, d15, #15 │ │ + ldrh r0, [r2, r7] │ │ + vneg.f8 d23, d19 │ │ Address 0x174312 is out of bounds. │ │ │ │ │ │ 00174314 : │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r3, [r1, #20] │ │ @@ -306448,16 +306448,16 @@ │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 230900 <__emutls_get_address@@Base+0x3a78> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r4, [sp, #312] @ 0x138 │ │ movs r4, r1 │ │ ldr r1, [pc, #368] @ (174828 , std::__ndk1::allocator > const&) const@@Base+0x5c>) │ │ - @ instruction: 0xfff27360 │ │ - vcvt.u32.f32 q12, , #15 │ │ + vtbx.8 d21, {d18}, d20 │ │ + vsri.64 , , #15 │ │ @ instruction: 0xfff1eab4 │ │ vqshl.u64 d21, d28, #49 @ 0x31 │ │ @ instruction: 0xfff29b12 │ │ movs r4, r1 │ │ │ │ 001746cc : │ │ ldr r0, [r0, #20] │ │ @@ -306755,18 +306755,18 @@ │ │ ldr r0, [sp, #12] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #264] @ 0x108 │ │ movs r4, r1 │ │ str r7, [sp, #784] @ 0x310 │ │ movs r4, r1 │ │ - adds r1, r3, #1 │ │ + lsls r5, r3, #7 │ │ vtbl.8 d18, {d17-d19}, d30 │ │ vqshl.u64 d30, d14, #50 @ 0x32 │ │ - vshr.u32 , , #15 │ │ + vclt.f8 d21, d3, #0 │ │ @ instruction: 0xfff12ad2 │ │ @ instruction: 0xfff2e7c2 │ │ Address 0x1749da is out of bounds. │ │ │ │ │ │ 001749dc : │ │ ldrd r2, r3, [r1] │ │ @@ -307407,27 +307407,27 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ str r3, [sp, #704] @ 0x2c0 │ │ movs r4, r1 │ │ @ instruction: 0xfbdbfff1 │ │ - add sp, #464 @ 0x1d0 │ │ + str r5, [sp, #992] @ 0x3e0 │ │ vrshr.u32 d30, d0, #15 │ │ - vabs.s8 d19, d0 │ │ - vcgt.s8 , q7, #0 │ │ + vtbl.8 d17, {d17}, d4 │ │ + vsli.64 , q1, #49 @ 0x31 │ │ vcle.s8 q15, q13, #0 │ │ - vcge.f8 d31, d20, #0 │ │ - vrev64.8 d27, d26 │ │ + vtbl.8 d29, {d1-d3}, d24 │ │ + vmvn d25, d30 │ │ vcle.s8 q15, q3, #0 │ │ - vsra.u32 , , #15 │ │ - vcgt.s8 d27, d4, #0 │ │ + vqshlu.s64 , , #49 @ 0x31 │ │ + vcle.f8 d25, d8, #0 │ │ vcle.s8 d30, d16, #0 │ │ - vcle.s8 q10, , #0 │ │ - vqrdmlsh.s q13, , d16[0] │ │ + vabs.f8 q9, │ │ + vceq.f8 , q10, #0 │ │ vsra.u32 q15, q14, #15 │ │ vneg.s8 d25, d10 │ │ movs r4, r1 │ │ │ │ 00175020 : │ │ movs r1, #0 │ │ strd r1, r1, [r0] │ │ @@ -307879,16 +307879,16 @@ │ │ b.n 17546a │ │ b.n 17546a │ │ mov r0, r4 │ │ bl cd728 , std::__ndk1::allocator > const&, char, bool) const@@Base+0x264> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrh r2, [r3, #46] @ 0x2e │ │ movs r4, r1 │ │ - asrs r7, r6, #6 │ │ - @ instruction: 0xfff1bafa │ │ + bl b145c │ │ + revsh r2, r7 │ │ @ instruction: 0xfff0dcfc │ │ vmull.u q12, d17, d18 │ │ movs r4, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ mov r5, r0 │ │ @@ -308836,41 +308836,41 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #48] @ 0x30 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strh r0, [r5, #58] @ 0x3a │ │ movs r4, r1 │ │ - add r4, sp, #540 @ 0x21c │ │ - @ instruction: 0xfff19f28 │ │ + str r2, [sp, #44] @ 0x2c │ │ + vcge.f8 d24, d28, #0 │ │ vabs.s8 d29, d4 │ │ vcgt.f8 d24, d24, #0 │ │ movs r4, r1 │ │ - adds r4, #128 @ 0x80 │ │ + subs r4, r0, r0 │ │ vclt.s8 d18, d19, #0 │ │ vsri.32 , q1, #14 │ │ vclt.s8 d18, d8, #0 │ │ vsra.u64 q9, , #14 │ │ vraddhn.i d29, q1, q8 │ │ @ instruction: 0xfff1bf84 │ │ - @ instruction: 0xfff09fb4 │ │ + vsli.32 d24, d24, #16 │ │ vrsra.u64 d29, d0, #15 │ │ @ instruction: 0xfff1bfa8 │ │ - @ instruction: 0xfff09fd8 │ │ + vsli.32 q12, q6, #16 │ │ vrsra.u64 d29, d20, #15 │ │ vceq.f8 , q4, #0 │ │ - vshr.u64 d26, d10, #15 │ │ + vqshlu.s32 d24, d14, #17 │ │ vsri.32 , q11, #15 │ │ - vcgt.f8 d19, d26, #0 │ │ + vtbl.8 d17, {d17-d18}, d30 │ │ vcle.s8 q9, , #0 │ │ vrsra.u64 , q14, #14 │ │ vcle.s8 q9, q0, #0 │ │ vzip.8 d18, d25 │ │ vrsra.u64 , q4, #14 │ │ - vclt.f8 d30, d20, #0 │ │ + vtbl.8 d28, {d17-d20}, d24 │ │ @ instruction: 0xfff0faf0 │ │ vabs.s8 d29, d24 │ │ vcle.s8 q12, q2, #0 │ │ vtbl.8 d21, {d2}, d6 │ │ @ instruction: 0xfff2d368 │ │ Address 0x175eda is out of bounds. │ │ │ │ @@ -308940,15 +308940,15 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strh r4, [r0, #14] │ │ movs r4, r1 │ │ - b.n 175924 , std::__ndk1::allocator > const&, void*, unsigned int) const@@Base+0x54> │ │ + ldmia r2, {r1, r2, r4, r6} │ │ @ instruction: 0xfff0f99e │ │ vsra.u64 , q3, #15 │ │ vsra.u32 q12, q14, #15 │ │ movs r4, r1 │ │ │ │ 00175f8c : │ │ vmov.i32 q8, #0 @ 0x00000000 │ │ @@ -309521,15 +309521,15 @@ │ │ pop {r4, r5, r6, r7, pc} │ │ bl a8d68 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (176504 ) │ │ add r0, pc │ │ bl a91f8 │ │ - ldrh r5, [r4, #60] @ 0x3c │ │ + strb r1, [r5, #20] │ │ vsli.64 , q8, #49 @ 0x31 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #20 │ │ mov r6, r0 │ │ ldr.w r0, [pc, #980] @ 1768ec │ │ add r0, pc │ │ @@ -310228,15 +310228,15 @@ │ │ pop {r4, r6, r7, pc} │ │ bmi.n 176c4a │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (176cac ) │ │ add r0, pc │ │ bl a91f8 │ │ - strh r5, [r7, #62] @ 0x3e │ │ + ldr r1, [r0, #88] @ 0x58 │ │ vsli.64 , q8, #49 @ 0x31 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #20 │ │ mov r6, r0 │ │ ldr.w r0, [pc, #984] @ 177098 │ │ add r0, pc │ │ @@ -310776,15 +310776,15 @@ │ │ pop {r4, r5, r6, r7, pc} │ │ bl c71d0 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (1772bc ) │ │ add r0, pc │ │ bl 1772c0 │ │ - strh r5, [r5, #14] │ │ + str r1, [r6, #116] @ 0x74 │ │ vsli.64 d27, d16, #49 @ 0x31 │ │ add r7, sp, #8 │ │ mov r5, r0 │ │ movs r0, #8 │ │ blx 230710 <__emutls_get_address@@Base+0x3888> │ │ mov r4, r0 │ │ mov r1, r5 │ │ @@ -311077,21 +311077,21 @@ │ │ bl 1775e8 │ │ bl c71d0 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (1775f4 ) │ │ add r0, pc │ │ bl a91f8 │ │ - ldrb r5, [r6, #26] │ │ + str r1, [r7, #64] @ 0x40 │ │ vcle.f8 d27, d0, #0 │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (177604 ) │ │ add r0, pc │ │ bl a91f8 │ │ - ldrb r5, [r4, #26] │ │ + str r1, [r5, #64] @ 0x40 │ │ vsli.64 , q8, #49 @ 0x31 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r6, r0 │ │ ldrb r0, [r1, #0] │ │ ldrd sl, r5, [r1, #4] │ │ @@ -311984,15 +311984,15 @@ │ │ str r6, [r2, #44] @ 0x2c │ │ movs r4, r1 │ │ str r0, [r7, #44] @ 0x2c │ │ movs r4, r1 │ │ str r4, [r7, #40] @ 0x28 │ │ movs r4, r1 │ │ b.n 177e9a │ │ - vqrdmlah.s , , d30[0] │ │ + vrsra.u64 q11, q9, #15 │ │ vcgt.s8 , , #0 │ │ @ instruction: 0xfff061ee │ │ movs r4, r1 │ │ str r0, [r2, #36] @ 0x24 │ │ movs r4, r1 │ │ str r6, [r4, #28] │ │ movs r4, r1 │ │ @@ -312087,17 +312087,17 @@ │ │ strb r1, [r0, #3] │ │ adds r0, #4 │ │ movs r1, #0 │ │ strb r1, [r0, #0] │ │ sub.w r0, r0, r8 │ │ ldmia.w sp!, {r8, r9, sl, fp} │ │ pop {r4, r5, r6, r7, pc} │ │ - b.n 177cce │ │ - vmvn q15, │ │ - vmvn d30, d23 │ │ + ldmia r3!, {r0, r2, r4, r5, r7} │ │ + @ instruction: 0xfff0cb53 │ │ + vtbl.8 d28, {d0-d3}, d27 │ │ vsli.64 , q8, #48 @ 0x30 │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #24 │ │ mov r4, r0 │ │ ldr r0, [pc, #144] @ (178114 ) │ │ mov r8, r2 │ │ @@ -312156,15 +312156,15 @@ │ │ ldr r0, [r4, #12] │ │ b.n 17810c │ │ mov r0, r6 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ str r2, [r4, #0] │ │ movs r4, r1 │ │ - cmp r1, #77 @ 0x4d │ │ + lsrs r1, r2, #27 │ │ vshr.u64 , , #15 │ │ vqrdmlah.s q12, q1, d13[0] │ │ @ instruction: 0xfff05ff2 │ │ movs r4, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -312263,16 +312263,16 @@ │ │ cmp r0, #0 │ │ itt ne │ │ strne r0, [r4, #12] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrsh r0, [r5, r5] │ │ movs r4, r1 │ │ - cmp r0, #53 @ 0x35 │ │ - vcvt.f16.u16 d17, d1, #15 │ │ + lsrs r1, r7, #22 │ │ + vsra.u64 d16, d5, #15 │ │ vcvt.u16.f16 d24, d21, #15 │ │ vqrdmlah.s , q8, d18[0] │ │ movs r4, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #40 @ 0x28 │ │ @@ -312451,18 +312451,18 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrb r4, [r2, r7] │ │ movs r4, r1 │ │ b.n 1789be │ │ - vsra.u32 d20, d24, #15 │ │ + vqshlu.s64 d18, d28, #49 @ 0x31 │ │ vtbx.8 d24, {d1-d4}, d13 │ │ vsli.64 , q5, #48 @ 0x30 │ │ - vcle.s8 q10, q13, #0 │ │ + vabs.f8 q9, q15 │ │ @ instruction: 0xfff18bff │ │ @ instruction: 0xfff05cf2 │ │ movs r4, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #116 @ 0x74 │ │ @@ -312709,15 +312709,15 @@ │ │ ldr.w r8, [sp, #4] │ │ b.n 1786e2 │ │ mov r0, r8 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrb r0, [r5, r1] │ │ movs r4, r1 │ │ - b.n 17882e │ │ + stmia r6!, {r0, r5} │ │ vtbx.8 d21, {d16-d17}, d20 │ │ movs r4, r1 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ ldr r5, [r0, #0] │ │ mov r4, r0 │ │ cbz r5, 17872e │ │ @@ -312911,15 +312911,15 @@ │ │ movs r4, r1 │ │ lsls r2, r2, #23 │ │ vqshlu.s64 , q6, #50 @ 0x32 │ │ vmlsl.u q12, d17, d19[0] │ │ vclz.i8 d17, d19 │ │ vqshlu.s64 d31, d26, #50 @ 0x32 │ │ vmlsl.u q12, d17, d1[0] │ │ - vqshlu.s32 d27, d24, #16 │ │ + @ instruction: 0xfff09bbc │ │ vqshlu.s64 d31, d8, #48 @ 0x30 │ │ vqshlu.s64 d24, d15, #49 @ 0x31 │ │ vtbl.8 d21, {d16}, d8 │ │ movs r4, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -313207,30 +313207,30 @@ │ │ b.n 178bf0 │ │ add r0, sp, #28 │ │ bl ce5f8 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldrsb r0, [r4, r6] │ │ movs r4, r1 │ │ - subs r1, #107 @ 0x6b │ │ - vsli.32 , q10, #17 │ │ + subs r7, r5, #3 │ │ + @ instruction: 0xfff13af8 │ │ vabs.s8 q12, │ │ - vtbl.8 d27, {d16}, d31 │ │ - vsli.64 d21, d6, #48 @ 0x30 │ │ + vcvt.f32.u32 d25, d19, #16 │ │ + @ instruction: 0xfff03b1a │ │ vneg.s8 d24, d13 │ │ aese.8 q8, │ │ movs r0, r0 │ │ lsls r3, r0, #10 │ │ movs r0, r0 │ │ lsls r3, r0, #12 │ │ movs r0, r0 │ │ lsls r5, r3, #10 │ │ movs r0, r0 │ │ blt.n 178cb2 │ │ - vsli.64 d21, d24, #49 @ 0x31 │ │ + @ instruction: 0xfff13b3c │ │ vneg.s8 d24, d31 │ │ vpaddl.u8 q8, │ │ movs r0, r0 │ │ ldrsb r6, [r0, r0] │ │ movs r4, r1 │ │ strb r0, [r3, r7] │ │ movs r4, r1 │ │ @@ -313439,21 +313439,21 @@ │ │ strh r0, [r5, r2] │ │ movs r4, r1 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (178e2c ) │ │ add r0, pc │ │ bl 1772c0 │ │ - pop {r3, r5, pc} │ │ + add r2, pc, #688 @ (adr r2, 1790e0 ) │ │ vmvn d27, d0 │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (178e3c ) │ │ add r0, pc │ │ bl a91f8 │ │ - str r5, [r5, #100] @ 0x64 │ │ + ldr r3, [pc, #964] @ (179204 ) │ │ vsli.64 d27, d16, #49 @ 0x31 │ │ add r7, sp, #8 │ │ mov r5, r0 │ │ movs r0, #20 │ │ mov r4, r1 │ │ blx 2306d0 <__emutls_get_address@@Base+0x3848> │ │ ldr r1, [pc, #32] @ (178e70 ) │ │ @@ -313628,15 +313628,15 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ str r2, [r4, r6] │ │ movs r4, r1 │ │ add r2, pc, #448 @ (adr r2, 1791c4 ) │ │ vsra.u64 q10, q1, #15 │ │ vqmovn.s16 d26, │ │ - vqrdmulh.s , , d4[0] │ │ + vabs.s8 q10, q4 │ │ vceq.i8 d21, d16, #0 │ │ movs r4, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ ldr r5, [r1, #12] │ │ mov r4, r0 │ │ @@ -313942,18 +313942,18 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r7, [pc, #96] @ (179350 ) │ │ movs r4, r1 │ │ ldrb r4, [r3, #20] │ │ - vtbl.8 d23, {d16-d18}, d2 │ │ + vrev64.8 d22, d6 │ │ @ instruction: 0xfff19fd1 │ │ - vclt.s8 , , #0 │ │ - vtbx.8 d23, {d1-d3}, d16 │ │ + vqshl.u64 , , #49 @ 0x31 │ │ + vqrdmlsh.s , , d20[0] │ │ @ instruction: 0xfff19faf │ │ @ instruction: 0xfff14e2e │ │ movs r4, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #28 │ │ @@ -314297,31 +314297,31 @@ │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r5, [pc, #552] @ (179880 ) │ │ movs r4, r1 │ │ - b.n 179b2c │ │ - vcls.s8 q12, q6 │ │ + stmia r7!, {r2, r3, r5, r6, r7} │ │ + @ instruction: 0xfff069d0 │ │ vcvt.u32.f32 d25, d7, #15 │ │ - vsri.32 d17, d21, #15 │ │ - vcle.s8 d24, d24, #0 │ │ + @ instruction: 0xfff1f9b9 │ │ + vqabs.s8 d22, d28 │ │ vcvt.f16.u16 , , #15 │ │ @ instruction: 0xfff19cdd │ │ - vcle.s8 d24, d6, #0 │ │ + vabs.f8 d22, d10 │ │ vcvt.f16.u16 , , #15 │ │ - vshr.u32 , q8, #15 │ │ - aesimc.8 q12, q3 │ │ + vsli.64 , q10, #49 @ 0x31 │ │ + vtbx.8 d22, {d0-d1}, d10 │ │ @ instruction: 0xfff19e91 │ │ - vcgt.s8 d30, d11, #0 │ │ - @ instruction: 0xfff081ca │ │ + vcle.f8 d28, d15, #0 │ │ + vqabs.s8 q11, q7 │ │ @ instruction: 0xfff19c95 │ │ vrsra.u64 d28, d27, #15 │ │ - vclt.s8 q12, q6, #0 │ │ + vqshl.u64 q11, q0, #49 @ 0x31 │ │ vcvt.u16.f16 d25, d7, #15 │ │ vtbx.8 d20, {d17-d19}, d30 │ │ movs r4, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #20 │ │ @@ -314457,15 +314457,15 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r1, [pc, #976] @ (179bd0 ) │ │ movs r4, r1 │ │ bgt.n 1798f2 │ │ - @ instruction: 0xfff17fbb │ │ + vsli.32 d22, d31, #17 │ │ @ instruction: 0xfff19a9d │ │ @ instruction: 0xfff148f6 │ │ movs r4, r1 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ ldr r0, [r0, #4] │ │ @@ -314478,15 +314478,15 @@ │ │ ldr r2, [r0, #0] │ │ ldr r1, [pc, #16] @ (179838 ) │ │ add r1, pc │ │ ldr r2, [r2, #12] │ │ ldmia.w sp!, {r4, r6, r7, lr} │ │ bx r2 │ │ nop │ │ - bkpt 0x00ef │ │ + add r4, pc, #460 @ (adr r4, 179a04 ) │ │ vcnt.8 d24, d29 │ │ vqshl.u32 q10, q8, #16 │ │ bmi.n 1797ea │ │ ldr r1, [pc, #8] @ (17984c ) │ │ add r1, pc │ │ adds r1, #8 │ │ str r1, [r0, #0] │ │ @@ -314652,21 +314652,21 @@ │ │ beq.n 1799ce │ │ ldr r0, [sp, #48] @ 0x30 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r0, [pc, #112] @ (179a48 ) │ │ movs r4, r1 │ │ - ldrb r4, [r2, #25] │ │ + str r0, [r3, #60] @ 0x3c │ │ vcvt.u16.f16 q14, , #15 │ │ vtbl.8 d25, {d1-d2}, d5 │ │ vabs.f8 q10, q10 │ │ movs r4, r1 │ │ - asrs r7, r6, #2 │ │ - vcvt.u16.f16 d28, d17, #15 │ │ + bl fffb59cc <__cxa_new_handler@@Base+0xffd71ddc> │ │ + ldmia r5, {r0, r4, r5} │ │ @ instruction: 0xfff198df │ │ vsli.64 , q8, #49 @ 0x31 │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #24 │ │ ldr r5, [pc, #144] @ (179a90 ) │ │ ldr r2, [r7, #8] │ │ @@ -314731,16 +314731,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ mov lr, r4 │ │ movs r4, r1 │ │ - subs r3, #254 @ 0xfe │ │ - vdup.8 d28, d8[0] │ │ + movs r1, #130 @ 0x82 │ │ + vcle.s8 d27, d12, #0 │ │ vtbl.8 d25, {d0}, d9 │ │ vrsubhn.i d20, , q0 │ │ movs r4, r1 │ │ bx lr │ │ bmi.n 179a52 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -314975,24 +314975,24 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ cmp sl, lr │ │ movs r4, r1 │ │ - ldrb r6, [r5, #19] │ │ + str r2, [r6, #36] @ 0x24 │ │ vqshrun.s64 d25, , #15 │ │ vqshl.u64 d25, d15, #49 @ 0x31 │ │ vmlsl.u , d17, d2[0] │ │ vrsubhn.i d25, , │ │ vqshlu.s32 d25, d5, #17 │ │ - vqshlu.s64 q13, , #49 @ 0x31 │ │ + vcvt.f16.u16 q12, , #15 │ │ vqabs.s8 d25, d23 │ │ vqshlu.s64 d25, d3, #49 @ 0x31 │ │ - vceq.f8 d31, d2, #0 │ │ + vtbl.8 d29, {d17-d19}, d6 │ │ vpadal.u8 d25, d3 │ │ vcle.f8 , , #0 │ │ vcgt.f8 d26, d15, #0 │ │ vqshlu.s64 , , #49 @ 0x31 │ │ vqshlu.s32 , , #17 │ │ vsri.32 q10, q11, #15 │ │ movs r4, r1 │ │ @@ -315207,15 +315207,15 @@ │ │ vraddhn.i d25, q1, │ │ vsli.64 , q4, #49 @ 0x31 │ │ vsri.64 d18, d15, #15 │ │ @ instruction: 0xfff293e1 │ │ vcgt.s8 d31, d16, #0 │ │ vsli.32 d18, d21, #17 │ │ vsri.32 , , #14 │ │ - vclt.f8 q13, q9, #0 │ │ + vtbx.8 d24, {d17-d20}, d22 │ │ vclz.i8 q9, │ │ vraddhn.i d25, q1, │ │ vrshr.u64 q10, q7, #15 │ │ movs r4, r1 │ │ bvs.n 179f70 │ │ vceq.f8 d18, d15, #0 │ │ vsri.32 , , #14 │ │ @@ -315419,27 +315419,27 @@ │ │ beq.n 17a0d4 │ │ ldr r0, [sp, #36] @ 0x24 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ sbcs r4, r2 │ │ movs r4, r1 │ │ bcc.n 17a0a0 │ │ - @ instruction: 0xfff1fd9c │ │ + vabs.s8 d30, d16 │ │ vsra.u64 , , #16 │ │ - vqrshrn.u64 d17, q15, #15 │ │ - vcvt.u16.f16 , q12, #15 │ │ + @ instruction: 0xfff1ff02 │ │ + vrshr.u64 q15, q14, #16 │ │ vsra.u64 , , #16 │ │ - vsri.32 q13, q2, #15 │ │ - vqrdmulh.s , q8, d2[0] │ │ + @ instruction: 0xfff189d8 │ │ + aesd.8 q15, q3 │ │ vrshr.u32 d25, d13, #16 │ │ vsri.32 , q2, #15 │ │ - vcvt.f32.u32 d31, d0, #15 │ │ + vrsra.u64 d30, d4, #15 │ │ vpaddl.s8 , │ │ - vqrdmulh.s , , d3[0] │ │ - vqrdmulh.s , , d24[0] │ │ + vmlal.u q10, d17, d7[0] │ │ + vabs.s8 q15, q14 │ │ vpaddl.s8 , │ │ vcge.s8 q10, q6, #0 │ │ movs r4, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ @@ -315666,24 +315666,24 @@ │ │ beq.n 17a356 │ │ ldr r0, [sp, #44] @ 0x2c │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ subs r7, #124 @ 0x7c │ │ movs r4, r1 │ │ - strb r0, [r1, #21] │ │ + ldrh r4, [r1, r3] │ │ vmlsl.u , d17, d18[0] │ │ @ instruction: 0xfff18ff9 │ │ - vtbx.8 d20, {d17-d19}, d24 │ │ + vcgt.s8 , q14, #0 │ │ vqshlu.s64 d27, d26, #49 @ 0x31 │ │ @ instruction: 0xfff18fd1 │ │ - vclt.s8 q13, , #0 │ │ + vqshl.u64 q12, , #49 @ 0x31 │ │ vqabs.s8 d27, d10 │ │ vcgt.s8 d25, d17, #0 │ │ - @ instruction: 0xfff14ad8 │ │ + vshr.u32 , q6, #15 │ │ vqshlu.s64 d27, d2, #49 @ 0x31 │ │ @ instruction: 0xfff18fa9 │ │ vsra.u64 d29, d9, #15 │ │ vclt.f8 , q13, #0 │ │ @ instruction: 0xfff18f81 │ │ vshr.u32 d25, d15, #15 │ │ vqshlu.s32 d27, d28, #17 │ │ @@ -316044,19 +316044,19 @@ │ │ add r3, pc │ │ movw r0, #570 @ 0x23a │ │ mov r2, r5 │ │ str r0, [sp, #0] │ │ mov r0, r4 │ │ blx r6 │ │ lsls r4, r3, #19 │ │ - @ instruction: 0xfff2bfd2 │ │ - vrev16.8 , q12 │ │ + vsli.32 q13, q3, #18 │ │ + vpadal.u8 , q14 │ │ vcvt.f16.u16 d24, d9, #15 │ │ - vcvt.u32.f32 , q1, #15 │ │ - vrev32.8 , q12 │ │ + vsri.64 q13, q3, #15 │ │ + vpadal.s8 , q14 │ │ @ instruction: 0xfff18b99 │ │ vtbl.8 d18, {d1}, d30 │ │ beq.w 17a84c │ │ and.w r0, r0, #223 @ 0xdf │ │ subs r0, #65 @ 0x41 │ │ cmp r0, #25 │ │ bhi.w 17a926 │ │ @@ -316607,69 +316607,69 @@ │ │ ldrb.w r0, [sp, #16] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #24] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r2, pc, #184 @ (adr r2, 17ad08 ) │ │ - vqrdmlah.s q11, , d26[0] │ │ + vcgt.f8 , q15, #0 │ │ @ instruction: 0xfff1899b │ │ - vsra.u32 d16, d18, #15 │ │ - @ instruction: 0xfff16e86 │ │ + vqshlu.s64 d30, d22, #49 @ 0x31 │ │ + vcls.s8 d21, d10 │ │ vqshrn.u64 d24, , #15 │ │ @ instruction: 0xfff1cb38 │ │ vqdmulh.s , , d26[0] │ │ movs r4, r1 │ │ bl 470c52 <__cxa_new_handler@@Base+0x22d062> │ │ - ldr r0, [r4, #88] @ 0x58 │ │ + strh r4, [r4, r4] │ │ vqrshrun.s64 d24, , #15 │ │ - vcgt.s8 d17, d11, #0 │ │ - vqrdmulh.s q11, , d8[0] │ │ + vcle.f8 d31, d15, #0 │ │ + aesd.8 , q6 │ │ vqrshrun.s64 d24, , #15 │ │ - vtbx.8 d27, {d1-d4}, d26 │ │ - @ instruction: 0xfff06d00 │ │ + vcge.s8 q13, q15, #0 │ │ + vpaddl.u8 d21, d4 │ │ vqshl.u64 d24, d17, #49 @ 0x31 │ │ vtbx.8 d27, {d17-d20}, d7 │ │ - @ instruction: 0xfff16cb0 │ │ + vrshr.u32 d21, d20, #15 │ │ vabs.f8 q12, │ │ vcvt.f16.u16 d27, d31, #15 │ │ - @ instruction: 0xfff16d28 │ │ + vsubl.u , d17, d28 │ │ vqshl.u64 q12, , #49 @ 0x31 │ │ vsri.32 , , #15 │ │ - vtbx.8 d22, {d17-d20}, d24 │ │ + vceq.i8 , q14, #0 │ │ vqshlu.s64 d24, d9, #49 @ 0x31 │ │ - vtbx.8 d25, {d1-d2}, d0 │ │ - vcvt.f16.u16 d22, d0, #16 │ │ + vqrdmlah.s , , d4[0] │ │ + vsra.u64 d21, d4, #16 │ │ vmlsl.u q12, d17, d1[0] │ │ vmull.u , d17, d15 │ │ - vcvt.u16.f16 q11, q12, #15 │ │ + vrshr.u64 , q14, #15 │ │ vtbl.8 d24, {d1}, d25 │ │ vdup.8 , d23[0] │ │ - vcvt.u16.f16 q11, q0, #15 │ │ + vrshr.u64 , q2, #15 │ │ vtbl.8 d24, {d1}, d1 │ │ - vmull.u , d17, d2 │ │ - vcvt.f32.u32 d22, d8, #16 │ │ + vclt.s8 d26, d6, #0 │ │ + vrsra.u64 d21, d12, #16 │ │ vtbx.8 d24, {d17}, d9 │ │ - @ instruction: 0xfff199d5 │ │ - @ instruction: 0xfff06cd8 │ │ + vcvt.u32.f32 , , #15 │ │ + vrshr.u32 , q6, #16 │ │ vneg.f8 d24, d9 │ │ - vtbl.8 d25, {d17-d18}, d5 │ │ - vmull.u q11, d16, d8 │ │ + @ instruction: 0xfff17f09 │ │ + vpaddl.s8 d21, d12 │ │ vqshl.u32 d24, d25, #17 │ │ - vtbx.8 d25, {d17-d19}, d29 │ │ - @ instruction: 0xfff06df0 │ │ + vshr.u32 q12, , #15 │ │ + vrsra.u32 , q10, #16 │ │ vtbl.8 d24, {d17}, d17 │ │ - vqrshrn.u64 d25, , #15 │ │ - vqdmulh.s q11, q0, d16[0] │ │ + vqrdmlah.s , , d17[0] │ │ + @ instruction: 0xfff051e4 │ │ vqshl.u32 d24, d1, #17 │ │ - vqshrn.u64 d25, , #15 │ │ - vcvt.f16.u16 d22, d24, #16 │ │ + @ instruction: 0xfff17eb9 │ │ + vsra.u64 d21, d28, #16 │ │ vmlsl.u q12, d17, d25[0] │ │ - @ instruction: 0xfff1ba51 │ │ - vtbx.8 d22, {d16-d19}, d0 │ │ + @ instruction: 0xfff19fd5 │ │ + vrev16.8 , q2 │ │ vqshlu.s32 q12, , #17 │ │ vabs.f8 d19, d28 │ │ movs r4, r1 │ │ │ │ 0017ad30 , std::__ndk1::allocator > const&, cv::Mat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -317259,18 +317259,18 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ adds r3, #100 @ 0x64 │ │ movs r4, r1 │ │ asrs r4, r2, #14 │ │ - vcvt.f16.u16 q10, q10, #14 │ │ + vsra.u64 , q12, #14 │ │ vsli.64 d16, d27, #49 @ 0x31 │ │ vrsra.u32 , q8, #14 │ │ - vcvt.f16.u16 q10, q0, #14 │ │ + vsra.u64 , q2, #14 │ │ vsli.64 d16, d7, #49 @ 0x31 │ │ vqrdmulh.s q9, q9, d2[0] │ │ movs r4, r1 │ │ │ │ 0017b3b8 , std::__ndk1::allocator > const&, cv::SparseMat const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -317773,18 +317773,18 @@ │ │ str r5, [sp, #68] @ 0x44 │ │ mov r0, r5 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ cmp r4, #220 @ 0xdc │ │ movs r4, r1 │ │ str r4, [sp, #728] @ 0x2d8 │ │ - vqshlu.s64 d21, d4, #49 @ 0x31 │ │ + vcvt.f16.u16 d19, d8, #15 │ │ vqdmulh.s , , d1[0] │ │ - vtbx.8 d28, {d17-d18}, d23 │ │ - vsri.64 d21, d14, #16 │ │ + vqrdmlsh.s q13, , d27[0] │ │ + vtbl.8 d19, {d0-d2}, d18 │ │ vtbx.8 d23, {d17-d19}, d11 │ │ vtbx.8 d18, {d1}, d4 │ │ movs r4, r1 │ │ │ │ 0017b928 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -318051,30 +318051,30 @@ │ │ itt ne │ │ ldrne r0, [sp, #48] @ 0x30 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ movs r7, #110 @ 0x6e │ │ movs r4, r1 │ │ - add r5, sp, #84 @ 0x54 │ │ + str r2, [sp, #612] @ 0x264 │ │ vpaddl.s8 d30, d3 │ │ - vclt.f8 d29, d17, #0 │ │ + vtbl.8 d27, {d17-d20}, d21 │ │ vtbx.8 d23, {d0}, d11 │ │ vdup.8 d31, d23[0] │ │ - vcgt.f8 q15, , #0 │ │ - vtbl.8 d31, {d0-d3}, d30 │ │ + vtbx.8 d28, {d17-d18}, d13 │ │ + vshr.u64 d30, d18, #16 │ │ @ instruction: 0xfff078b8 │ │ - vclt.f8 d29, d1, #0 │ │ + vtbl.8 d27, {d17-d20}, d5 │ │ vtbl.8 d23, {d0}, d27 │ │ - vneg.s8 d20, d7 │ │ - vcvt.u32.f32 d30, d9, #15 │ │ - vmvn , │ │ + vtbl.8 d18, {d1-d2}, d11 │ │ + vsri.64 d29, d13, #15 │ │ + vtbx.8 d27, {d0-d3}, d5 │ │ vqneg.s8 , │ │ - vrshr.u32 q10, , #15 │ │ - vcle.f8 , , #0 │ │ + vqshl.u64 q9, , #49 @ 0x31 │ │ + vtbx.8 d27, {d1-d4}, d21 │ │ vtbl.8 d23, {d0}, d11 │ │ vcle.f8 q9, q2, #0 │ │ movs r4, r1 │ │ │ │ 0017bc24 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -318424,31 +318424,31 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ movs r4, #114 @ 0x72 │ │ movs r4, r1 │ │ movs r4, #94 @ 0x5e │ │ movs r4, r1 │ │ - add r2, sp, #60 @ 0x3c │ │ + ldrh r3, [r2, #60] @ 0x3c │ │ vcvt.f32.u32 d29, d11, #16 │ │ - vrshr.u32 d29, d25, #15 │ │ + vqshl.u64 d27, d29, #49 @ 0x31 │ │ vcls.s8 , │ │ - vcge.s8 q10, , #0 │ │ - @ instruction: 0xfff1eb71 │ │ - vrshr.u32 d29, d9, #16 │ │ + vclt.f8 q9, , #0 │ │ + vshr.u64 , , #15 │ │ + vqshl.u64 d27, d13, #48 @ 0x30 │ │ vcls.s8 , │ │ - vtbx.8 d31, {d1}, d24 │ │ + vqrdmulh.s , , d28[0] │ │ vshr.u32 d28, d7, #16 │ │ - vsra.u64 , , #15 │ │ + vqshl.u32 , , #17 │ │ vcls.s8 d23, d19 │ │ - vrshr.u64 , q3, #15 │ │ - vrshr.u32 , , #16 │ │ + vqrshrun.s64 d27, q5, #15 │ │ + vqshl.u64 , , #48 @ 0x30 │ │ vclz.i8 d23, d3 │ │ - vtbl.8 d31, {d17-d20}, d15 │ │ - vrshr.u32 , , #16 │ │ + vsra.u32 d30, d3, #15 │ │ + vqshl.u64 , , #48 @ 0x30 │ │ vclz.i8 d23, d19 │ │ vrshr.u32 d18, d12, #15 │ │ movs r4, r1 │ │ │ │ 0017c004 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -319406,15 +319406,15 @@ │ │ asrs r6, r7, #27 │ │ movs r4, r1 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (17c9fc >&)@@Base+0x42c>) │ │ add r0, pc │ │ bl a91f8 │ │ - cmp r2, #173 @ 0xad │ │ + asrs r1, r6, #32 │ │ vsli.64 , q8, #49 @ 0x31 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #44 @ 0x2c │ │ mov lr, r0 │ │ ldr r0, [pc, #832] @ (17cd50 >&)@@Base+0x780>) │ │ ldr r5, [r7, #8] │ │ @@ -320870,15 +320870,15 @@ │ │ movs r0, r0 │ │ nop {8} │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (17d90c >&)@@Base+0x133c>) │ │ add r0, pc │ │ bl a91f8 │ │ - subs r5, r3, r6 │ │ + lsls r1, r4, #4 │ │ vsli.64 , q8, #49 @ 0x31 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #36 @ 0x24 │ │ mov r6, r0 │ │ ldr r0, [pc, #152] @ (17d9b8 >&)@@Base+0x13e8>) │ │ mov r4, r2 │ │ @@ -321075,16 +321075,16 @@ │ │ @ instruction: 0xffffffff │ │ vcvt.u32.f32 , , #1 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (17db5c >&)@@Base+0x158c>) │ │ add r0, pc │ │ bl a91f8 │ │ - adds r5, r1, r5 │ │ - vsli.64 d27, d16, #49 @ 0x31 │ │ + mrc2 15, 6, pc, cr1, cr0, {7} │ │ + push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ mov r5, r0 │ │ movs r0, #20 │ │ mov r4, r1 │ │ blx 2306d0 <__emutls_get_address@@Base+0x3848> │ │ ldr r1, [pc, #32] @ (17db90 >&)@@Base+0x15c0>) │ │ movs r3, #0 │ │ @@ -321670,19 +321670,19 @@ │ │ itt ne │ │ ldrne r0, [sp, #24] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsls r4, r7, #5 │ │ movs r4, r1 │ │ cmp r6, #200 @ 0xc8 │ │ - vmull.u q9, d0, d30 │ │ - @ instruction: 0xfff129b6 │ │ - vsri.32 d30, d9, #15 │ │ - vmull.u q9, d0, d12 │ │ - @ instruction: 0xfff12994 │ │ + vsra.u64 d17, d18, #16 │ │ + vcvt.u32.f32 d16, d26, #15 │ │ + @ instruction: 0xfff1c99d │ │ + vsra.u64 d17, d0, #16 │ │ + vcvt.u32.f32 d16, d8, #15 │ │ vabs.s8 d30, d24 │ │ vqrdmlsh.s , , d26[0] │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #20 │ │ @@ -321932,22 +321932,22 @@ │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ b.n 17e3b6 >&)@@Base+0x1de6> │ │ add r0, sp, #4 │ │ bl cd728 , std::__ndk1::allocator > const&, char, bool) const@@Base+0x264> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ vhadd.u d0, d2, d11 │ │ - str r4, [sp, #88] @ 0x58 │ │ - vsli.64 , q13, #48 @ 0x30 │ │ - @ instruction: 0xfff128fe │ │ + ldrb r2, [r3, #6] │ │ + @ instruction: 0xfff01b7e │ │ + @ instruction: 0xfff10e82 │ │ @ instruction: 0xfff1fdf0 │ │ movs r3, r1 │ │ - str r7, [r7, #20] │ │ - vsri.32 d19, d14, #16 │ │ - vabs.f8 d18, d18 │ │ + bx r0 │ │ + vtbl.8 d17, {d16-d17}, d18 │ │ + vmull.u q8, d17, d22 │ │ vqrdmulh.s , , d10[0] │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #20 │ │ mov fp, r0 │ │ @@ -322164,20 +322164,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldc2 0, cr0, [r2], #44 @ 0x2c │ │ ldrh r1, [r0, #52] @ 0x34 │ │ - vcle.s8 , , #0 │ │ - vcge.f8 q9, q8, #0 │ │ - vtbl.8 d22, {d17-d19}, d22 │ │ - vqrdmlsh.s , q0, d30[0] │ │ - vcle.s8 d19, d17, #0 │ │ - vsri.64 d18, d28, #15 │ │ + vabs.f8 , │ │ + vtbx.8 d16, {d1-d3}, d20 │ │ + vcgt.s8 d21, d26, #0 │ │ + vsri.64 q9, q9, #16 │ │ + vabs.f8 d17, d21 │ │ + vtbx.8 d16, {d1-d3}, d0 │ │ vtbx.8 d27, {d1}, d23 │ │ @ instruction: 0xfff1fb1a │ │ movs r3, r1 │ │ mla r0, r0, fp, r0 │ │ ldr r0, [r0, #4] │ │ ldr r2, [r0, #0] │ │ ldr r1, [pc, #4] @ (17e654 >&)@@Base+0x2084>) │ │ @@ -322516,36 +322516,36 @@ │ │ ldrb.w r0, [sp, #20] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #28] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ @ instruction: 0xfa3c000b │ │ - ldrh r4, [r4, r3] │ │ - vcvt.f32.u32 q9, , #16 │ │ - vsra.u32 d18, d30, #15 │ │ + eors r0, r5 │ │ + aesimc.8 , │ │ + vmlsl.u q8, d17, d2[0] │ │ vcle.f8 , q7, #0 │ │ @ instruction: 0xfff18b50 │ │ - @ instruction: 0xfff12e81 │ │ - vceq.i8 q9, q8, #0 │ │ - vsri.32 d18, d31, #15 │ │ - vshr.u64 , , #15 │ │ - vrsra.u64 d18, d20, #15 │ │ + vcgt.f8 d17, d5, #0 │ │ + vmlsl.u q8, d17, d20[0] │ │ + vtbx.8 d16, {d17-d18}, d3 │ │ + vqshlu.s32 , , #17 │ │ + vqshrn.u64 d16, q12, #15 │ │ @ instruction: 0xfff1e8bc │ │ - vqrdmlah.s q9, , d5[0] │ │ - vcle.s8 d18, d20, #0 │ │ + vcgt.f8 , , #0 │ │ + vabs.f8 d16, d24 │ │ @ instruction: 0xfff18d28 │ │ - vcgt.s8 d19, d27, #0 │ │ - vabs.s8 d18, d10 │ │ - vtbl.8 d31, {d1}, d23 │ │ - @ instruction: 0xfff02ea3 │ │ - vcle.s8 d18, d2, #0 │ │ + vcle.f8 d17, d31, #0 │ │ + vtbl.8 d16, {d17}, d14 │ │ + @ instruction: 0xfff1ddab │ │ + vcls.s8 d17, d23 │ │ + vabs.f8 d16, d6 │ │ vclt.f8 , q14, #0 │ │ - vqrdmlah.s q9, , d23[0] │ │ - vcle.s8 q9, q3, #0 │ │ + vcgt.f8 , , #0 │ │ + vabs.f8 q8, q5 │ │ vqshl.u64 , q14, #49 @ 0x31 │ │ movs r3, r1 │ │ push {r7, lr} │ │ mov r7, sp │ │ sub sp, #16 │ │ mov ip, r1 │ │ ldr r1, [pc, #48] @ (17ea3c >&)@@Base+0x246c>) │ │ @@ -322962,37 +322962,37 @@ │ │ ldrb.w r0, [sp, #88] @ 0x58 │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #96] @ 0x60 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ @ instruction: 0xf61a000b │ │ - strd pc, pc, [r7, #-960]! @ 0x3c0 │ │ - ldrb r7, [r5, #6] │ │ - @ instruction: 0xfff11d96 │ │ - vtbl.8 d18, {d17-d19}, d6 │ │ + ldmia r6, {r0, r1, r3, r5, r6, r7} │ │ + vtbl.8 d23, {d16-d17}, d31 │ │ + vrsra.u32 d16, d10, #15 │ │ + vcgt.s8 d17, d10, #0 │ │ vtbl.8 d23, {d17-d18}, d7 │ │ - vqrdmulh.s , , d30[0] │ │ - vclt.f8 d31, d21, #0 │ │ + vrshr.u64 q8, q9, #15 │ │ + vtbl.8 d29, {d17-d20}, d25 │ │ vmull.u , d0, d9 │ │ vtbx.8 d23, {d1-d2}, d19 │ │ - vqrdmulh.s , , d10[0] │ │ - vtbx.8 d30, {d1-d4}, d25 │ │ - vtbx.8 d18, {d16-d18}, d14 │ │ + vmlal.u q8, d17, d14[0] │ │ + vcge.s8 , , #0 │ │ + vshr.u32 , q1, #16 │ │ vtbx.8 d23, {d17-d18}, d15 │ │ - @ instruction: 0xfff11db6 │ │ + vrsra.u32 d16, d26, #15 │ │ vsli.32 d30, d10, #17 │ │ @ instruction: 0xfff179f3 │ │ - @ instruction: 0xfff11dda │ │ + vrsra.u32 q8, q7, #15 │ │ @ instruction: 0xfff15f01 │ │ vtbx.8 d23, {d1-d3}, d29 │ │ - vcvt.f32.u32 , q2, #15 │ │ - vqshrun.s64 d19, q0, #15 │ │ + vrsra.u64 q8, q4, #15 │ │ + @ instruction: 0xfff11d94 │ │ vtbx.8 d23, {d1-d2}, d5 │ │ - @ instruction: 0xfff11d2c │ │ + vrshr.u64 d16, d16, #15 │ │ vcgt.f8 d31, d2, #0 │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ sub sp, #24 │ │ mov r4, r0 │ │ @@ -323058,17 +323058,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ @ instruction: 0xf222000b │ │ - b.n 17ee10 >&)@@Base+0x2840> │ │ - vqneg.s8 d23, d4 │ │ - @ instruction: 0xfff01bbe │ │ + ldmia r4, {r1, r2, r3, r4, r5, r6, r7} │ │ + @ instruction: 0xfff05d08 │ │ + vrev16.8 q8, q1 │ │ vcle.s8 , q11, #0 │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ sub sp, #24 │ │ mov r4, r0 │ │ @@ -323256,22 +323256,22 @@ │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ sbcs.w r0, r0, #11 │ │ muls r7, r2 │ │ vclt.s8 q10, , #0 │ │ - vtbl.8 d17, {d1-d3}, d12 │ │ - vabs.f8 q9, q15 │ │ + @ instruction: 0xfff1ff90 │ │ + @ instruction: 0xfff00cf2 │ │ vrshr.u64 d20, d19, #15 │ │ - @ instruction: 0xfff11a58 │ │ - vceq.i8 d26, d12, #0 │ │ + @ instruction: 0xfff1ffdc │ │ + vqshlu.s64 d24, d0, #48 @ 0x30 │ │ vpaddl.u8 d20, d13 │ │ - vshll.u32 , d18, #17 │ │ - vcge.s8 d31, d0, #0 │ │ + @ instruction: 0xfff1ffb6 │ │ + vrev32.8 d31, d0 │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ mov r9, r0 │ │ ldr.w r0, [pc, #1660] @ 17f780 >&)@@Base+0x31b0> │ │ @@ -323957,67 +323957,67 @@ │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ vaddl.s32 q0, d2, d11 │ │ blt.n 17f824 >&)@@Base+0x3254> │ │ vsubl.u q11, d17, d25 │ │ - vrsra.u64 , q8, #15 │ │ - vsli.32 d17, d7, #17 │ │ - vabs.s8 d22, d17 │ │ - vcgt.f8 , q12, #0 │ │ - @ instruction: 0xfff1db38 │ │ + vqrshrn.u64 d31, q10, #15 │ │ + @ instruction: 0xfff0fa9b │ │ + aese.8 q11, │ │ + vtbx.8 d31, {d17-d18}, d28 │ │ + @ instruction: 0xfff0db38 │ │ vsubl.u q11, d17, d1 │ │ - vneg.s8 , q4 │ │ - @ instruction: 0xfff14db3 │ │ + vtbx.8 d31, {d1-d2}, d12 │ │ + vrsra.u32 d19, d23, #16 │ │ vrshr.u32 q11, , #16 │ │ - vneg.s8 d17, d16 │ │ - vceq.f8 d27, d11, #0 │ │ + vtbl.8 d31, {d1-d2}, d20 │ │ + vcnt.8 d27, d11 │ │ vsri.64 q11, , #15 │ │ - vclt.f8 d17, d22, #0 │ │ - vceq.f8 d22, d30, #0 │ │ + vtbl.8 d31, {d17-d20}, d26 │ │ + vcnt.8 d22, d30 │ │ vsli.32 d22, d7, #17 │ │ - vqshlu.s32 , q7, #17 │ │ - vcvt.u16.f16 , q3, #15 │ │ + vtbx.8 d31, {d17-d20}, d18 │ │ + vcvt.u16.f16 , q3, #16 │ │ vcge.f8 d22, d5, #0 │ │ - vcle.f8 , q6, #0 │ │ - vqrdmlsh.s q10, , d3[0] │ │ + @ instruction: 0xfff1fb50 │ │ + vclz.i8 , │ │ aesimc.8 q11, │ │ - vceq.f8 d17, d30, #0 │ │ - vqshrn.u64 d25, q11, #15 │ │ + @ instruction: 0xfff1fab2 │ │ + vqshrn.u64 d25, q11, #16 │ │ vsri.32 q11, , #15 │ │ - vcle.f8 d17, d16, #0 │ │ - vqrdmlsh.s , , d15[0] │ │ + vtbl.8 d31, {d1-d4}, d20 │ │ + vqrdmlsh.s , q0, d15[0] │ │ vrsra.u64 d22, d11, #15 │ │ - vcge.f8 , q9, #0 │ │ - vshr.u64 q15, q10, #15 │ │ + vtbx.8 d31, {d1-d3}, d22 │ │ + vqshlu.s32 q14, q12, #16 │ │ aesimc.8 q11, │ │ - vceq.f8 d17, d8, #0 │ │ - vcvt.u32.f32 d28, d28, #15 │ │ + vtbl.8 d31, {d17-d19}, d12 │ │ + vclz.i8 , q0 │ │ aesd.8 q11, │ │ - vsri.64 d17, d4, #15 │ │ - vsra.u64 d30, d18, #15 │ │ + vshll.u32 , d8, #17 │ │ + vqshl.u32 d28, d22, #16 │ │ vclz.i8 d22, d29 │ │ - vsli.64 , q10, #49 @ 0x31 │ │ - vsra.u32 d23, d9, #15 │ │ + @ instruction: 0xfff1fb78 │ │ + vsra.u32 d23, d9, #16 │ │ vrsra.u32 q11, , #15 │ │ - vcge.f8 , q2, #0 │ │ - vclt.s8 q9, q14, #0 │ │ + vtbx.8 d31, {d1-d3}, d8 │ │ + vqshl.u64 q8, q8, #48 @ 0x30 │ │ vcgt.f8 d22, d13, #0 │ │ - vsli.32 , q2, #17 │ │ - vshr.u64 q12, , #15 │ │ + @ instruction: 0xfff1fad8 │ │ + vpadal.s8 q11, │ │ vsri.32 d22, d19, #16 │ │ - vsli.32 , q13, #17 │ │ - @ instruction: 0xfff17fa5 │ │ + @ instruction: 0xfff1fafe │ │ + vcnt.8 d22, d25 │ │ vrshr.u64 q11, , #16 │ │ - vcgt.f8 , q1, #0 │ │ - vabs.s8 d27, d16 │ │ + vtbx.8 d31, {d17-d18}, d6 │ │ + aese.8 , q8 │ │ vrshr.u64 q11, , #15 │ │ - vsri.32 d17, d8, #15 │ │ - vmull.u q15, d17, d18 │ │ + @ instruction: 0xfff1f99c │ │ + vmull.u q15, d16, d18 │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #132 @ 0x84 │ │ mov fp, r0 │ │ ldr.w r0, [pc, #2564] @ 180274 >&)@@Base+0x3ca4> │ │ @@ -324506,17 +324506,17 @@ │ │ mov r0, fp │ │ movs r2, #0 │ │ bl 17ef28 >&)@@Base+0x2958> │ │ mov r1, r0 │ │ cbnz r1, 17fd58 >&)@@Base+0x3788> │ │ b.n 180046 >&)@@Base+0x3a76> │ │ asrs r0, r0, #24 │ │ - @ instruction: 0xfff01e00 │ │ - vtbl.8 d18, {d17-d20}, d24 │ │ - vrsra.u32 , q9, #15 │ │ + aesmc.8 q8, q2 │ │ + vceq.i8 d17, d28, #0 │ │ + @ instruction: 0xfff1d8f6 │ │ vtbx.8 d19, {d0}, d9 │ │ vshll.u32 q13, d13, #17 │ │ mov r0, fp │ │ mov r1, r4 │ │ bl 17f860 >&)@@Base+0x3290> │ │ mov r1, r0 │ │ add r0, sp, #40 @ 0x28 │ │ @@ -325061,73 +325061,73 @@ │ │ ldrb.w r0, [sp, #104] @ 0x68 │ │ lsls r0, r0, #31 │ │ beq.n 18024c >&)@@Base+0x3c7c> │ │ ldr r0, [sp, #112] @ 0x70 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ @ instruction: 0xb71a │ │ - vtbx.8 d17, {d17}, d24 │ │ - @ instruction: 0xfff10bd2 │ │ - vqshlu.s32 d20, d31, #17 │ │ - vtbx.8 d17, {d16}, d2 │ │ - vtbl.8 d16, {d17-d20}, d28 │ │ - vsli.64 d20, d11, #49 @ 0x31 │ │ - @ instruction: 0xfff0189c │ │ - vtbl.8 d16, {d17-d20}, d6 │ │ - vqshrun.s64 d30, q11, #15 │ │ - movs r3, r1 │ │ - asrs r4, r3, #25 │ │ - vqshlu.s32 , q6, #17 │ │ - vtbx.8 d16, {d1-d2}, d6 │ │ - vqshl.u64 , q15, #49 @ 0x31 │ │ - vqshl.u64 , q14, #49 @ 0x31 │ │ - vtbx.8 d16, {d17-d19}, d22 │ │ vqrdmlah.s , , d28[0] │ │ - vtbx.8 d17, {d0}, d30 │ │ - @ instruction: 0xfff10b58 │ │ - vcvt.u32.f32 , , #15 │ │ - vqshl.u64 , q3, #49 @ 0x31 │ │ - vtbx.8 d16, {d17-d19}, d0 │ │ - vabs.f8 d22, d9 │ │ - vqshl.u64 d17, d24, #49 @ 0x31 │ │ - vtbl.8 d16, {d17-d19}, d18 │ │ - vabs.f8 , q13 │ │ - vabs.f8 , q12 │ │ - @ instruction: 0xfff10a52 │ │ - @ instruction: 0xfff18df0 │ │ - vabs.f8 , q1 │ │ - vtbl.8 d16, {d1-d3}, d28 │ │ - vshll.u32 q10, d6, #17 │ │ - vqshlu.s64 , q0, #49 @ 0x31 │ │ - @ instruction: 0xfff109ba │ │ - vrsra.u32 d20, d21, #15 │ │ - vqshlu.s32 d17, d22, #16 │ │ - vtbl.8 d16, {d1-d2}, d16 │ │ - vqrshrn.u64 d26, , #15 │ │ - vpadal.u8 d17, d26 │ │ - @ instruction: 0xfff10994 │ │ - vshll.u32 q8, d28, #17 │ │ - vrsubhn.i d17, , q2 │ │ - vtbx.8 d16, {d1-d2}, d30 │ │ - @ instruction: 0xfff19dbf │ │ - vtbx.8 d17, {d1}, d8 │ │ - @ instruction: 0xfff10b32 │ │ - vqshlu.s32 q11, q7, #17 │ │ - vqneg.s8 d17, d14 │ │ - @ instruction: 0xfff10a78 │ │ - @ instruction: 0xfff14bda │ │ - vtbl.8 d17, {d1}, d18 │ │ - vtbl.8 d16, {d1-d4}, d12 │ │ - vqshlu.s32 d22, d21, #17 │ │ - vqshl.u32 d17, d12, #17 │ │ - vtbl.8 d16, {d1-d3}, d6 │ │ - vrsra.u64 q10, , #15 │ │ - vqshlu.s64 , q11, #48 @ 0x30 │ │ - vtbx.8 d16, {d17-d18}, d16 │ │ - vsra.u64 q15, q13, #15 │ │ + vsra.u32 , q3, #16 │ │ + vtbx.8 d18, {d16-d19}, d3 │ │ + vqrdmlah.s , q0, d6[0] │ │ + vsra.u32 d31, d16, #16 │ │ + @ instruction: 0xfff02b1f │ │ + @ instruction: 0xfff0fe20 │ │ + vrev16.8 d31, d10 │ │ + vqshrun.s64 d30, q11, #16 │ │ + movs r3, r1 │ │ + @ instruction: 0xfbe0fff0 │ │ + @ instruction: 0xfbe0fff0 │ │ + mcr 15, 6, pc, cr10, cr0, {7} @ │ │ + stc2 15, cr15, [r2, #960] @ 0x3c0 │ │ + stc2 15, cr15, [r0, #960] @ 0x3c0 │ │ + bl 1eb270 > >::__get_percent(std::__ndk1::istreambuf_iterator >&, std::__ndk1::istreambuf_iterator >, unsigned int&, std::__ndk1::ctype const&) const@@Base+0x3bc> │ │ + b.n 180a74 >&)@@Base+0x44a4> │ │ + @ instruction: 0xfff0fdf2 │ │ + vshr.u64 , q6, #16 │ │ + vcvt.u32.f32 , , #16 │ │ + vcvt.u16.f16 , q5, #15 │ │ + vrev64.8 , q2 │ │ + vqabs.s8 d22, d9 │ │ + vcvt.u16.f16 d31, d28, #15 │ │ + vrev64.8 d31, d22 │ │ + vqdmulh.s , q8, d30[0] │ │ + vqdmulh.s , q8, d28[0] │ │ + @ instruction: 0xfff0efd6 │ │ + @ instruction: 0xfff08df0 │ │ + vqdmulh.s , , d6[0] │ │ + @ instruction: 0xfff0efb0 │ │ + vshll.u32 q10, d6, #16 │ │ + vcvt.f16.u16 , q2, #15 │ │ + vcvt.u32.f32 d30, d30, #16 │ │ + @ instruction: 0xfff028b9 │ │ + @ instruction: 0xfff0fbba │ │ + @ instruction: 0xfff0eea4 │ │ + @ instruction: 0xfff08f03 │ │ + vmull.u , d0, d30 │ │ + vcvt.u32.f32 d30, d8, #16 │ │ + vqrdmlsh.s q15, q8, d0[0] │ │ + vmull.u , d0, d8 │ │ + @ instruction: 0xfff0eef2 │ │ + @ instruction: 0xfff09dbf │ │ + vqrdmulh.s , , d12[0] │ │ + vshr.u64 d31, d22, #16 │ │ + vtbx.8 d20, {d16-d19}, d18 │ │ + vcvt.u16.f16 d31, d2, #16 │ │ + @ instruction: 0xfff0effc │ │ + @ instruction: 0xfff04bda │ │ + @ instruction: 0xfff1fda6 │ │ + vshr.u64 d31, d0, #16 │ │ + vqshlu.s32 d22, d21, #16 │ │ + vmull.u , d17, d16 │ │ + @ instruction: 0xfff0ef8a │ │ + vqrshrn.u64 d18, , #16 │ │ + vcvt.f16.u16 , q13, #16 │ │ + vqrdmlsh.s q15, q0, d20[0] │ │ + vsra.u64 q15, q13, #16 │ │ movs r3, r1 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ mov r5, r0 │ │ movs r0, #20 │ │ mov r4, r1 │ │ blx 2306d0 <__emutls_get_address@@Base+0x3848> │ │ @@ -325338,16 +325338,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bgt.n 1804a8 >&)@@Base+0x3ed8> │ │ movs r3, r1 │ │ cmp r5, #8 │ │ vdup.8 q14, d26[0] │ │ vcge.s8 , , #0 │ │ - vqshrn.u64 d30, q8, #15 │ │ - vqrshrn.u64 d25, q15, #16 │ │ + @ instruction: 0xfff1ceb4 │ │ + @ instruction: 0xfff07f02 │ │ vtbl.8 d23, {d0-d3}, d14 │ │ @ instruction: 0xfff1189a │ │ vtbl.8 d29, {d16-d19}, d16 │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -325710,20 +325710,20 @@ │ │ itt ne │ │ ldrne r0, [sp, #24] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bls.n 1808a4 >&)@@Base+0x42d4> │ │ movs r3, r1 │ │ lsls r0, r2, #28 │ │ - vsri.32 q8, q11, #16 │ │ - vqrdmulh.s q13, , d11[0] │ │ - vdup.8 , d17[0] │ │ - vsri.32 q8, q2, #16 │ │ - @ instruction: 0xfff1ad29 │ │ - vtbl.8 d29, {d1-d2}, d26 │ │ + @ instruction: 0xfff0e9fa │ │ + vqrdmulh.s q13, q0, d11[0] │ │ + vcle.s8 q13, , #0 │ │ + @ instruction: 0xfff0e9d8 │ │ + @ instruction: 0xfff0ad29 │ │ + @ instruction: 0xfff1beae │ │ vtbl.8 d29, {d0}, d18 │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #28 │ │ mov r4, r0 │ │ @@ -326059,32 +326059,32 @@ │ │ itt ne │ │ ldrne r0, [sp, #20] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bvc.n 180d40 >&)@@Base+0x4770> │ │ movs r3, r1 │ │ - ldr r6, [r3, #68] @ 0x44 │ │ - vqrdmlah.s q8, q0, d2[0] │ │ - @ instruction: 0xfff1ac93 │ │ - vqshrun.s64 d19, q14, #15 │ │ - @ instruction: 0xfff00b92 │ │ - vtbx.8 d26, {d17-d18}, d19 │ │ - @ instruction: 0xfff19e85 │ │ - @ instruction: 0xfff00bf8 │ │ - vtbx.8 d26, {d1-d3}, d9 │ │ + str r2, [r4, r7] │ │ + aesimc.8 , q3 │ │ + @ instruction: 0xfff0ac93 │ │ + vqrdmulh.s , , d0[0] │ │ + vsra.u32 d31, d6, #16 │ │ + vtbx.8 d26, {d16-d17}, d19 │ │ + vcgt.f8 d24, d9, #0 │ │ + vsra.u32 , q14, #16 │ │ + vtbx.8 d26, {d0-d2}, d9 │ │ vabs.f8 d18, d11 │ │ - @ instruction: 0xfff10bb4 │ │ - vtbl.8 d26, {d1-d3}, d5 │ │ - vshll.u32 q11, d7, #17 │ │ - @ instruction: 0xfff00bd6 │ │ - vtbl.8 d26, {d1-d3}, d23 │ │ + vsra.u32 d31, d24, #15 │ │ + vtbl.8 d26, {d0-d2}, d5 │ │ + @ instruction: 0xfff14f9b │ │ + vsra.u32 , q5, #16 │ │ + vtbl.8 d26, {d0-d2}, d23 │ │ @ instruction: 0xfff14df7 │ │ - vmull.u q8, d17, d8 │ │ - @ instruction: 0xfff1aad9 │ │ + vclt.s8 d31, d12, #0 │ │ + @ instruction: 0xfff0aad9 │ │ vsli.32 d29, d12, #17 │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #20 │ │ mov r8, r0 │ │ @@ -326219,16 +326219,16 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bmi.n 180df8 >&)@@Base+0x4828> │ │ movs r3, r1 │ │ str r1, [r0, #104] @ 0x68 │ │ - vtbx.8 d16, {d17-d18}, d5 │ │ - vtbl.8 d26, {d1}, d29 │ │ + vqrdmlsh.s q15, , d9[0] │ │ + vtbl.8 d26, {d0}, d29 │ │ vabs.s8 d29, d0 │ │ movs r3, r1 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ ldr r0, [r0, #4] │ │ ldr r2, [r0, #0] │ │ @@ -326240,15 +326240,15 @@ │ │ ldr r2, [r0, #0] │ │ ldr r1, [pc, #16] @ (180e30 >&)@@Base+0x4860>) │ │ add r1, pc │ │ ldr r2, [r2, #12] │ │ ldmia.w sp!, {r4, r6, r7, lr} │ │ bx r2 │ │ nop │ │ - ldr r0, [pc, #988] @ (18120c >&)@@Base+0x4c3c>) │ │ + cmp r6, #123 @ 0x7b │ │ vcvt.u32.f32 d16, d21, #16 │ │ vmvn d27, d0 │ │ mov r7, sp │ │ sub sp, #16 │ │ mov ip, r1 │ │ ldr r1, [pc, #48] @ (180e70 >&)@@Base+0x48a0>) │ │ add r1, pc │ │ @@ -326642,32 +326642,32 @@ │ │ beq.n 1811ea >&)@@Base+0x4c1a> │ │ ldr r0, [sp, #40] @ 0x28 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ bne.n 1811bc >&)@@Base+0x4bec> │ │ movs r3, r1 │ │ - lsls r0, r1, #26 │ │ - vcle.f8 d21, d11, #0 │ │ + stc 15, cr15, [ip], {240} @ 0xf0 │ │ + strb r3, [r1, r6] │ │ vsri.64 d26, d31, #15 │ │ @ instruction: 0xfff10dfc │ │ - vqabs.s8 q10, q9 │ │ + vqdmulh.s q9, q8, d22[0] │ │ vrev16.8 d19, d2 │ │ - vtbx.8 d25, {d1-d4}, d18 │ │ - vrev64.8 d24, d26 │ │ + vcge.s8 q12, q11, #0 │ │ + vmvn d22, d30 │ │ vsli.32 d21, d31, #16 │ │ vsri.32 q13, , #15 │ │ @ instruction: 0xfff10d9c │ │ vshr.u64 d19, d12, #16 │ │ - @ instruction: 0xfff19afc │ │ - vpadal.s8 d20, d10 │ │ + vcge.s8 d24, d0, #0 │ │ + vtbl.8 d18, {d16-d19}, d14 │ │ vsli.64 d21, d17, #48 @ 0x30 │ │ vcge.f8 q13, , #0 │ │ - vqshl.u64 d20, d12, #49 @ 0x31 │ │ - vsli.32 , q6, #16 │ │ + @ instruction: 0xfff12d20 │ │ + vtbx.8 d19, {d16-d18}, d16 │ │ vcnt.8 , │ │ vsri.64 d26, d9, #15 │ │ vshr.u32 d19, d9, #15 │ │ vcle.f8 d21, d8, #0 │ │ vsli.32 d21, d9, #17 │ │ vcgt.f8 q13, , #0 │ │ vqrdmlsh.s q14, , d2[0] │ │ @@ -326765,19 +326765,19 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldmia r6, {r1, r6} │ │ movs r3, r1 │ │ - lsls r4, r2, #19 │ │ - vneg.s8 d21, d4 │ │ + @ instruction: 0xea58fff0 │ │ + subs r1, #8 │ │ aese.8 q13, │ │ - vrsra.u32 q14, q1, #15 │ │ - vrsra.u32 , q6, #16 │ │ + @ instruction: 0xfff1a8d6 │ │ + vtbx.8 d19, {d16}, d16 │ │ vpaddl.u8 q13, │ │ @ instruction: 0xfff1ce0c │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #20 │ │ @@ -326948,27 +326948,27 @@ │ │ itt ne │ │ ldrne r0, [sp, #12] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldmia r5, {r2, r3, r4, r5} │ │ movs r3, r1 │ │ - lsls r6, r6, #12 │ │ - vcvt.f32.u32 , , #15 │ │ + ldmia.w sl!, {r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ + subs r3, r7, #1 │ │ vceq.i8 q13, , #0 │ │ - vsra.u32 , , #15 │ │ + vmlsl.u , d17, d19[0] │ │ @ instruction: 0xfff01ed9 │ │ vcle.s8 q13, , #0 │ │ vdup.8 q14, d8[0] │ │ movs r3, r1 │ │ - muls r2, r2 │ │ + cmp r0, #214 @ 0xd6 │ │ @ instruction: 0xfff01f0d │ │ vsra.u64 q13, , #15 │ │ vtbx.8 d22, {d17-d19}, d14 │ │ - vtbl.8 d24, {d17-d18}, d9 │ │ + @ instruction: 0xfff16f0d │ │ vqrdmlah.s , q0, d11[0] │ │ vsra.u32 d26, d29, #15 │ │ vsli.64 , q8, #49 @ 0x31 │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #92 @ 0x5c │ │ strd r3, r2, [sp, #32] │ │ @@ -327357,37 +327357,37 @@ │ │ mov r5, r6 │ │ ldrb.w r0, [r5, #2]! │ │ sub.w r1, r0, #92 @ 0x5c │ │ cmp r1, #24 │ │ bhi.n 18196e >&)@@Base+0x539e> │ │ addw r2, pc, #8 │ │ tbb [r2, r1] │ │ - bhi.n 181928 >&)@@Base+0x5358> │ │ + pop {r1, r3, r7, pc} │ │ vcls.s8 d19, d18 │ │ adds r4, #52 @ 0x34 │ │ adds r4, #52 @ 0x34 │ │ adds r4, #52 @ 0x34 │ │ adds r4, #52 @ 0x34 │ │ adds r4, #52 @ 0x34 │ │ adds r4, #52 @ 0x34 │ │ adds r4, #52 @ 0x34 │ │ adds r4, #52 @ 0x34 │ │ adds r4, #38 @ 0x26 │ │ adds r4, #52 @ 0x34 │ │ adds r4, #61 @ 0x3d │ │ movs r0, r7 │ │ nop │ │ - bvc.n 1819f4 >&)@@Base+0x5424> │ │ + pop {r5, r6, r7} │ │ @ instruction: 0xfff0f998 │ │ vsli.64 q13, , #47 @ 0x2f │ │ - vqrdmlsh.s q8, , d4[0] │ │ - vsra.u32 q8, q13, #15 │ │ - vcvt.f32.u32 d24, d27, #15 │ │ - vcvt.f16.u16 d18, d17, #15 │ │ - vcvt.u32.f32 d31, d20, #16 │ │ + vcge.f8 , q4, #0 │ │ + vqshlu.s64 q15, q15, #48 @ 0x30 │ │ + vcvt.f32.u32 d24, d27, #16 │ │ + vsra.u64 d17, d21, #15 │ │ + vsri.64 d30, d24, #16 │ │ vqrdmulh.s , q0, d27[0] │ │ vtbl.8 d30, {d1-d4}, d10 │ │ lsls r4, r0, #4 │ │ strb r0, [r1, #8] │ │ b.n 1818d0 >&)@@Base+0x5300> │ │ add.w r0, sl, r4 │ │ movs r1, #10 │ │ @@ -327804,22 +327804,22 @@ │ │ mov r0, sl │ │ mov r1, r8 │ │ mov r3, r4 │ │ mov r9, sl │ │ bl 182160 >&)@@Base+0x5b90> │ │ mov r8, r0 │ │ b.n 181dea >&)@@Base+0x581a> │ │ - cmp r2, #221 @ 0xdd │ │ - vqrdmulh.s , q0, d18[0] │ │ + asrs r1, r4, #1 │ │ + vpaddl.u8 q15, q11 │ │ @ instruction: 0xfff09b99 │ │ - vtbx.8 d20, {d17-d20}, d18 │ │ - vqdmulh.s , q8, d10[0] │ │ + vceq.i8 , q11, #0 │ │ + vpaddl.s8 q15, q7 │ │ vtbl.8 d25, {d0-d3}, d1 │ │ vsri.32 q11, q3, #15 │ │ - @ instruction: 0xfff1fc96 │ │ + vrshr.u32 d30, d10, #15 │ │ vtbx.8 d25, {d16-d18}, d13 │ │ vqshrun.s64 d31, q4, #15 │ │ lsrs r1, r0, #12 │ │ cmp r0, #45 @ 0x2d │ │ bne.w 181fee >&)@@Base+0x5a1e> │ │ ldr.w r1, [sl, #4] │ │ movs r2, #0 │ │ @@ -328144,54 +328144,54 @@ │ │ ldr r0, [sp, #80] @ 0x50 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ movs r2, #251 @ 0xfb │ │ vtbx.8 d28, {d1-d4}, d28 │ │ movs r3, r1 │ │ - ldr.w pc, [r6, #4080] @ 0xff0 │ │ - ldr.w pc, [r6, #4080] @ 0xff0 │ │ - str r7, [sp, #52] @ 0x34 │ │ - vclt.f8 q13, , #0 │ │ - vtbl.8 d31, {d16}, d6 │ │ + udf #90 @ 0x5a │ │ + vcvt.f32.u32 , q5, #16 │ │ + vqabs.s8 d25, d13 │ │ + vtbx.8 d24, {d17-d20}, d27 │ │ + @ instruction: 0xfff0de0a │ │ vqshlu.s64 d25, d29, #48 @ 0x30 │ │ - vqrshrun.s64 d31, q7, #15 │ │ - vqrshrun.s64 d31, q7, #16 │ │ + vqrdmulh.s , , d18[0] │ │ + vqrdmulh.s , q8, d18[0] │ │ vqshlu.s64 d25, d5, #48 @ 0x30 │ │ @ instruction: 0xfff1c9b4 │ │ movs r3, r1 │ │ cmp r3, #242 @ 0xf2 │ │ - vtbl.8 d31, {d17}, d30 │ │ + vcvt.f32.u32 d29, d18, #15 │ │ vpadal.u8 , │ │ vshr.u64 d22, d30, #15 │ │ - @ instruction: 0xfff1f8fe │ │ + @ instruction: 0xfff1de82 │ │ vqshl.u32 d25, d21, #16 │ │ vcge.s8 q11, q11, #0 │ │ - vtbl.8 d31, {d1-d2}, d22 │ │ + @ instruction: 0xfff1deaa │ │ vqshl.u32 , , #16 │ │ - vtbl.8 d24, {d17-d19}, d23 │ │ - vqshl.u64 d31, d6, #48 @ 0x30 │ │ + vcgt.s8 d23, d27, #0 │ │ + vcvt.u16.f16 d29, d10, #16 │ │ vmvn , │ │ - vqshrun.s64 d31, q11, #15 │ │ - vqshrun.s64 d31, q11, #16 │ │ + @ instruction: 0xfff1ddba │ │ + @ instruction: 0xfff0ddba │ │ vpadal.s8 , │ │ vceq.f8 , , #0 │ │ - vneg.f8 , q11 │ │ + vqrdmulh.s , , d26[0] │ │ vqshlu.s32 d25, d13, #16 │ │ - vtbl.8 d31, {d1}, d14 │ │ - vtbl.8 d31, {d0}, d14 │ │ + @ instruction: 0xfff1dd92 │ │ + @ instruction: 0xfff0dd92 │ │ vpadal.s8 , │ │ - vabs.f8 d26, d23 │ │ - vqrshrn.u64 d31, q6, #16 │ │ + vmull.u q12, d17, d27 │ │ + vqrdmlah.s , q8, d16[0] │ │ vqshl.u64 d25, d3, #48 @ 0x30 │ │ - vsli.32 q13, , #17 │ │ - vqabs.s8 , q15 │ │ + vtbx.8 d24, {d17-d19}, d19 │ │ + @ instruction: 0xfff0dcf2 │ │ vmvn d25, d21 │ │ @ instruction: 0xfff1efd4 │ │ - vqshl.u64 d31, d30, #47 @ 0x2f │ │ + vqrdmulh.s32 , , d2[0] │ │ vsli.64 , , #48 @ 0x30 │ │ vneg.s8 d28, d10 │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #44 @ 0x2c │ │ @@ -328364,24 +328364,24 @@ │ │ lsls r0, r0, #31 │ │ beq.n 182304 >&)@@Base+0x5d34> │ │ ldr r0, [sp, #24] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ it cc │ │ movcc r3, r1 │ │ - bl ffeeb2f0 <__cxa_new_handler@@Base+0xffca7700> │ │ - adds r7, #2 │ │ + bge.n 1822e8 >&)@@Base+0x5d18> │ │ + vqabs.s8 d19, d2 │ │ vrsra.u64 d25, d15, #15 │ │ - vabs.s8 , │ │ + vtbx.8 d19, {d17}, d23 │ │ vqshlu.s64 d19, d0, #48 @ 0x30 │ │ vabs.s8 d25, d29 │ │ @ instruction: 0xfff1ed8a │ │ vqshlu.s64 , q6, #47 @ 0x2f │ │ vrsra.u32 , , #15 │ │ - vtbx.8 d24, {d1}, d7 │ │ + vqrdmulh.s q11, , d11[0] │ │ vqshlu.s64 d19, d22, #48 @ 0x30 │ │ vrsra.u32 , , #15 │ │ vcvt.f32.u32 , q13, #15 │ │ movs r3, r1 │ │ │ │ 00182340 : │ │ push {r4, r5, r7, lr} │ │ @@ -329049,20 +329049,20 @@ │ │ mov r9, r4 │ │ ldr.w r4, [r7, #-196] │ │ ldr r5, [sp, #64] @ 0x40 │ │ ldr.w r0, [sp, #2340] @ 0x924 │ │ lsls r1, r0, #17 │ │ bmi.n 182b22 │ │ b.n 182b30 │ │ - cbnz r2, 182b0a │ │ + ldr r7, [sp, #248] @ 0xf8 │ │ vsli.64 d31, d17, #48 @ 0x30 │ │ - vqrdmulh.s32 , , d4[1] │ │ + @ instruction: 0xffefe368 │ │ vmull.u q8, d0, d23 │ │ vsli.32 , , #17 │ │ - @ instruction: 0xffeffda4 │ │ + vsubw.u32 q15, , d24 │ │ vpadal.s8 q10, q4 │ │ ldr r3, [sp, #88] @ 0x58 │ │ movs r1, #0 │ │ add.w r2, r5, r0, lsl #3 │ │ sub.w r1, r1, r9, lsl #3 │ │ subs r0, r3, r0 │ │ adds r3, r0, #1 │ │ @@ -330504,24 +330504,24 @@ │ │ rors r7, r3 │ │ movs r0, r0 │ │ movs r0, r0 │ │ movs r0, r0 │ │ lsrs r0, r4 │ │ ldrb r4, [r7, #23] │ │ vsri.64 q15, , #15 │ │ - @ instruction: 0xffefed08 │ │ + vsubl.u32 , d31, d12 │ │ @ instruction: 0xfff00b91 │ │ vcgt.f8 q15, , #0 │ │ - vmull.u32 q15, d31, d16 │ │ + vsubl.u32 , d15, d20 │ │ vpaddl.u8 , q6 │ │ vcge.f8 d30, d15, #0 │ │ - vqdmulh.s32 q15, , d2[0] │ │ + vmlal.u32 , d15, d6[0] │ │ vqdmulh.s , q0, d7[0] │ │ vsri.64 d30, d17, #16 │ │ - vqdmulh.s32 q15, , d4[1] │ │ + vmlal.u32 , d15, d8[1] │ │ vqrshrun.s64 d26, q0, #16 │ │ movs r3, r1 │ │ │ │ 00183b14 : │ │ b.w 194c34 │ │ │ │ 00183b18 : │ │ @@ -330757,20 +330757,20 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ str r2, [r6, #116] @ 0x74 │ │ movs r3, r1 │ │ add r4, pc, #424 @ (adr r4, 183ef4 ) │ │ movs r3, r1 │ │ ldr r7, [r0, #84] @ 0x54 │ │ vsra.u64 , , #15 │ │ - @ instruction: 0xfff1e8fe │ │ + @ instruction: 0xfff1ce82 │ │ vqabs.s8 d22, d8 │ │ movs r3, r1 │ │ lsls r1, r0, #30 │ │ vcle.s8 d21, d7, #0 │ │ - @ instruction: 0xfff1e890 │ │ + vcvt.f32.u32 d28, d4, #15 │ │ aesimc.8 q13, q5 │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ str r1, [sp, #28] │ │ @@ -330889,17 +330889,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r3, pc, #176 @ (adr r3, 183f60 ) │ │ movs r3, r1 │ │ - adds r3, r6, r3 │ │ - @ instruction: 0xfff01afb │ │ - vabs.f8 d30, d12 │ │ + cdp2 15, 7, cr15, cr7, cr15, {7} │ │ + subs r3, r7, r3 │ │ + @ instruction: 0xfff1cc90 │ │ vpaddl.s8 q13, q4 │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ mov r4, r0 │ │ @@ -331027,17 +331027,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r1, pc, #864 @ (adr r1, 184384 ) │ │ movs r3, r1 │ │ - asrs r7, r7, #29 │ │ - vtbl.8 d17, {d16-d17}, d7 │ │ - vsli.64 d30, d8, #49 @ 0x31 │ │ + stc2 15, cr15, [r3, #-956] @ 0xfffffc44 │ │ + adds r7, r0, r6 │ │ + @ instruction: 0xfff1cb1c │ │ vshr.u64 q13, q2, #16 │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ str r1, [sp, #28] │ │ @@ -331169,17 +331169,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ add r0, pc, #400 @ (adr r0, 18433c ) │ │ movs r3, r1 │ │ - asrs r1, r7, #23 │ │ - vtbl.8 d17, {d0}, d1 │ │ - vsri.32 d30, d2, #15 │ │ + @ instruction: 0xfb7dffef │ │ + adds r1, r0, r0 │ │ + @ instruction: 0xfff1c996 │ │ vqrdmlsh.s , q0, d14[0] │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ mov r4, r0 │ │ @@ -331305,17 +331305,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r6, [sp, #880] @ 0x370 │ │ movs r3, r1 │ │ - asrs r1, r1, #18 │ │ - vqshlu.s64 d17, d1, #48 @ 0x30 │ │ - vsubl.u q15, d17, d18 │ │ + @ instruction: 0xfa0dffef │ │ + asrs r1, r2, #26 │ │ + vtbl.8 d28, {d1}, d22 │ │ @ instruction: 0xfff09dde │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ str r1, [sp, #28] │ │ @@ -331450,17 +331450,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r5, [sp, #432] @ 0x1b0 │ │ movs r3, r1 │ │ - asrs r5, r6, #11 │ │ - vsri.64 , , #16 │ │ - vceq.i8 d30, d14, #0 │ │ + ldr??.w pc, [r9, #239]! │ │ + asrs r5, r7, #19 │ │ + vqshlu.s64 d28, d2, #49 @ 0x31 │ │ vqdmulh.s , q0, d10[0] │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ str r1, [sp, #28] │ │ @@ -331587,17 +331587,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ ldr r3, [sp, #864] @ 0x360 │ │ movs r3, r1 │ │ - asrs r1, r7, #5 │ │ - aesmc.8 , │ │ - @ instruction: 0xfff1df92 │ │ + bl 8260e │ │ + asrs r1, r0, #14 │ │ + vsli.32 d28, d6, #17 │ │ vtbx.8 d25, {d16-d18}, d14 │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ mov r4, r0 │ │ @@ -331730,17 +331730,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r2, [sp, #368] @ 0x170 │ │ movs r3, r1 │ │ - lsrs r7, r4, #31 │ │ - @ instruction: 0xfff011ef │ │ - @ instruction: 0xfff1de00 │ │ + bl ffef079e <__cxa_new_handler@@Base+0xffcacbae> │ │ + asrs r7, r5, #7 │ │ + vneg.s8 d28, d4 │ │ vqshrn.u64 d25, q14, #16 │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ str r1, [sp, #28] │ │ @@ -331861,17 +331861,17 @@ │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #816] @ 0x330 │ │ movs r3, r1 │ │ - lsrs r3, r0, #26 │ │ - vrev32.8 d17, d11 │ │ - @ instruction: 0xfff1dc9c │ │ + bl ffd8c902 <__cxa_new_handler@@Base+0xffb48d12> │ │ + asrs r3, r1, #2 │ │ + vclt.s8 d28, d16, #0 │ │ vqshl.u64 , q4, #48 @ 0x30 │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ str r1, [sp, #28] │ │ @@ -332016,17 +332016,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ str r7, [sp, #416] @ 0x1a0 │ │ movs r3, r1 │ │ - lsrs r5, r2, #19 │ │ - @ instruction: 0xfff00edd │ │ - vtbx.8 d29, {d17-d19}, d30 │ │ + bl 3deab2 <__cxa_new_handler@@Base+0x19aec2> │ │ + lsrs r5, r3, #27 │ │ + vshr.u32 q14, q9, #15 │ │ vpadal.s8 d25, d26 │ │ movs r3, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #52 @ 0x34 │ │ str r1, [sp, #28] │ │ @@ -332159,17 +332159,17 @@ │ │ itt ne │ │ ldrne r0, [sp, #44] @ 0x2c │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ str r5, [sp, #736] @ 0x2e0 │ │ movs r3, r1 │ │ - lsrs r5, r0, #13 │ │ - vqrdmulh.s q8, q0, d13[0] │ │ - vqrshrn.u64 d29, q7, #15 │ │ + bl 24ec42 <__cxa_new_handler@@Base+0xb052> │ │ + lsrs r5, r1, #21 │ │ + vqrdmlah.s , , d18[0] │ │ vsri.64 d25, d10, #16 │ │ movs r3, r1 │ │ │ │ 00184c70 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -348655,16 +348655,16 @@ │ │ bl a8cf0 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r6, pc, #984 @ (adr r6, 190338 ) │ │ movs r2, r1 │ │ b.n 1904ac │ │ movs r2, r1 │ │ asrs r0, r1, #5 │ │ - @ instruction: 0xffefabd7 │ │ - @ instruction: 0xffefe36c │ │ + vsra.u32 , , #17 │ │ + @ instruction: 0xffefc8f0 │ │ vsra.u64 d30, d22, #17 │ │ movs r2, r1 │ │ │ │ 0018ff74 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -348859,18 +348859,18 @@ │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r0, sp, #24 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ b.n 1901a8 │ │ movs r2, r1 │ │ - ldr r5, [sp, #248] @ 0xf8 │ │ - vsli.32 q9, q7, #15 │ │ - vqshlu.s64 , , #48 @ 0x30 │ │ - @ instruction: 0xfff0dfb0 │ │ + strh r2, [r0, #22] │ │ + vmull.u32 q8, d31, d2[1] │ │ + vqdmulh.s , q0, d19[0] │ │ + @ instruction: 0xffefdfb0 │ │ movs r2, r1 │ │ │ │ 00190160 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ sub sp, #88 @ 0x58 │ │ @@ -349047,18 +349047,18 @@ │ │ b.n 19032e │ │ b.n 19032e │ │ add r0, sp, #132 @ 0x84 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ udf #150 @ 0x96 │ │ movs r2, r1 │ │ - ldr r3, [sp, #376] @ 0x178 │ │ + strh r2, [r4, #6] │ │ @ instruction: 0xffef3d96 │ │ - vsri.64 , , #16 │ │ - vqrdmulh.s , q8, d14[0] │ │ + vtbl.8 d31, {d16-d18}, d3 │ │ + vqrdmulh.s32 , , d14[0] │ │ movs r2, r1 │ │ │ │ 0019034c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #252 @ 0xfc │ │ @@ -349207,18 +349207,18 @@ │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ b.n 1904da │ │ add r0, sp, #128 @ 0x80 │ │ blx 2308b0 <__emutls_get_address@@Base+0x3a28> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ble.n 190574 │ │ movs r2, r1 │ │ - ldr r1, [sp, #720] @ 0x2d0 │ │ - vcvt.f32.u32 , q4, #17 │ │ - vrsra.u32 , , #17 │ │ - vmull.u , d0, d20 │ │ + ldrb r0, [r7, #28] │ │ + vrsra.u64 q14, q6, #17 │ │ + @ instruction: 0xffeff8d9 │ │ + vmull.u32 , d15, d20 │ │ movs r2, r1 │ │ │ │ 001904f8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #196 @ 0xc4 │ │ @@ -351826,16 +351826,16 @@ │ │ movs r2, r1 │ │ stmia r1!, {r1, r2, r3, r4, r6, r7} │ │ movs r2, r1 │ │ strh r6, [r5, #50] @ 0x32 │ │ movs r2, r1 │ │ strh r4, [r7, #48] @ 0x30 │ │ movs r2, r1 │ │ - adds r4, #111 @ 0x6f │ │ - vsli.32 d21, d2, #15 │ │ + adds r3, r6, r7 │ │ + @ instruction: 0xffef3a96 │ │ vqshlu.s32 q10, , #15 │ │ @ instruction: 0xfff0bfb0 │ │ movs r2, r1 │ │ │ │ 00192198 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -352415,27 +352415,27 @@ │ │ movs r2, r1 │ │ pop {pc} │ │ movs r2, r1 │ │ pop {pc} │ │ movs r2, r1 │ │ pop {r2, r3, r4, r7} │ │ movs r2, r1 │ │ - adds r3, #51 @ 0x33 │ │ + adds r7, r6, r2 │ │ vcvt.f16.u16 d27, d30, #17 │ │ movs r2, r1 │ │ - adds r2, #147 @ 0x93 │ │ + adds r7, r2, r0 │ │ @ instruction: 0xffefbafc │ │ movs r2, r1 │ │ - bl 3c8762 <__cxa_new_handler@@Base+0x184b72> │ │ - ldr r6, [pc, #480] @ (192968 ) │ │ + bvc.n 1926f6 │ │ + vcvt.f32.u32 q10, q12, #17 │ │ vtbx.8 d27, {d16-d17}, d8 │ │ movs r2, r1 │ │ strb r6, [r3, #28] │ │ vrsra.u64 , q6, #16 │ │ - vtbx.8 d24, {d0-d1}, d7 │ │ + vqrdmlah.s q11, q8, d11[0] │ │ vmls.f32 q9, , d13[1] │ │ @ instruction: 0xfff04ebc │ │ vtbl.8 d27, {d16-d17}, d30 │ │ movs r2, r1 │ │ │ │ 001927a4 : │ │ push {r4, r6, r7, lr} │ │ @@ -352635,17 +352635,17 @@ │ │ cmp r0, r1 │ │ itt ne │ │ cmpne r0, #0 │ │ blxne 230900 <__emutls_get_address@@Base+0x3a78> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ @ instruction: 0xb86c │ │ movs r2, r1 │ │ - adds r5, r5, #4 │ │ - vmls.i32 q14, , d10[1] │ │ - vmlal.u32 q11, d31, d9 │ │ + lsls r1, r6, #10 │ │ + vmul.f32 q13, , d14[1] │ │ + vmull.p64 q10, d15, d13 │ │ vabdl.u32 , d31, d0 │ │ movs r2, r1 │ │ │ │ 001929a4 : │ │ add.w r2, r0, #219 @ 0xdb │ │ mov r1, r0 │ │ cmp r2, #219 @ 0xdb │ │ @@ -352983,46 +352983,46 @@ │ │ add r0, pc │ │ bx lr │ │ ldr r0, [pc, #4] @ (192c5c ) │ │ add r0, pc │ │ bx lr │ │ nop │ │ subs r3, r7, #6 │ │ - vpaddl.s8 d23, d21 │ │ - vrshr.u32 d23, d29, #17 │ │ + vqneg.s8 d21, d25 │ │ + @ instruction: 0xffef57c1 │ │ vmls.i32 q15, , d9[0] │ │ vmls.i32 q15, q7, d3[1] │ │ - @ instruction: 0xffee2b62 │ │ + vmla.i32 , q15, d6[1] │ │ @ instruction: 0xffeffa50 │ │ - @ instruction: 0xffef8eb0 │ │ - @ instruction: 0xffefec94 │ │ - vqshl.u32 d27, d17, #15 │ │ + vsri.32 d23, d20, #17 │ │ + vrshr.u32 d29, d8, #17 │ │ + @ instruction: 0xffef9cb5 │ │ vcvt.u16.f16 q9, q15, #17 │ │ - vtbx.8 d26, {d16-d18}, d17 │ │ + vrev64.8 , │ │ vmls.i32 q15, , d2[1] │ │ - vqshlu.s64 d21, d5, #46 @ 0x2e │ │ + vcvt.f16.u16 d19, d9, #18 │ │ @ instruction: 0xffef2df8 │ │ - @ instruction: 0xfff01af6 │ │ + vshr.u32 q8, q13, #16 │ │ @ instruction: 0xffef49a0 │ │ - @ instruction: 0xfff03b51 │ │ - @ instruction: 0xffef99ae │ │ + vshr.u64 q9, , #16 │ │ + vcvt.u32.f32 d23, d18, #17 │ │ vabdl.u32 q13, d15, d29 │ │ aesimc.8 , q4 │ │ - vqshlu.s64 d22, d11, #48 @ 0x30 │ │ - vmlsl.u32 , d15, d31 │ │ - @ instruction: 0xffef5748 │ │ + vcvt.f16.u16 d20, d15, #16 │ │ + @ instruction: 0xffef7fb3 │ │ + vqdmulh.s32 , , d12[0] │ │ vmull.u32 , d31, d3 │ │ vtbx.8 d16, {d16-d17}, d0 │ │ vtbx.8 d24, {d0-d3}, d11 │ │ vpaddl.u8 d23, d8 │ │ - @ instruction: 0xfff08f2e │ │ - @ instruction: 0xffef7fa8 │ │ + vsri.64 d23, d18, #16 │ │ + vabal.u32 q11, d15, d28 │ │ vaddl.u32 q9, d31, d25 │ │ - vqdmulh.s q8, q0, d16[0] │ │ - vqrshrn.u64 d16, q12, #17 │ │ + @ instruction: 0xfff0f1e4 │ │ + vqrshrn.u64 d16, q12, #18 │ │ @ instruction: 0xfff0f8bd │ │ movs r2, r1 │ │ │ │ 00192ce4 : │ │ ldr r1, [pc, #8] @ (192cf0 ) │ │ add r1, pc │ │ ldr r1, [r1, #4] │ │ @@ -353146,18 +353146,18 @@ │ │ ldrne r0, [r4, #8] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ cbz r2, 192e64 │ │ movs r2, r1 │ │ ldrh.w r0, [r2, sl] │ │ - beq.n 192d20 │ │ + @ instruction: 0xb604 │ │ @ instruction: 0xffefd8be │ │ movs r2, r1 │ │ - ldr r0, [sp, #32] │ │ + ldrb r4, [r1, #22] │ │ vmlal.u32 , d15, d22 │ │ vpaddl.u8 , q3 │ │ movs r2, r1 │ │ │ │ 00192e30 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -353364,16 +353364,16 @@ │ │ ldr.w fp, [sp], #4 │ │ pop {r4, r5, r6, r7, pc} │ │ mov r0, r4 │ │ blx 2307d0 <__emutls_get_address@@Base+0x3948> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ cdp2 0, 2, cr0, cr10, cr10, {0} │ │ - ldcl 15, cr15, [sl, #952]! @ 0x3b8 │ │ - cbz r6, 193028 │ │ + bgt.n 19306c , std::__ndk1::allocator > const&, char const*, char const*, int)@@Base+0x8> │ │ + vsra.u32 d27, d6, #17 │ │ movs r2, r1 │ │ movs r6, #88 @ 0x58 │ │ movs r2, r1 │ │ │ │ 00193028 : │ │ movw r1, #11828 @ 0x2e34 │ │ movt r1, #11833 @ 0x2e39 │ │ @@ -353847,15 +353847,15 @@ │ │ ldrb.w r0, [sp, #32] │ │ lsls r0, r0, #31 │ │ itt ne │ │ ldrne r0, [sp, #40] @ 0x28 │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ - ldr r2, [r6, #76] @ 0x4c │ │ + strh r6, [r6, r1] │ │ vcvt.u32.f32 d26, d20, #17 │ │ movs r2, r1 │ │ add r5, sp, #80 @ 0x50 │ │ vpadal.u8 q13, q14 │ │ vcvt.f16.u16 d26, d18, #16 │ │ movs r2, r1 │ │ │ │ @@ -354010,16 +354010,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldrh.w r0, [ip, sl] │ │ add r2, sp, #992 @ 0x3e0 │ │ movs r2, r1 │ │ ldr r7, [r1, r4] │ │ vrsra.u64 , q0, #16 │ │ vcvt.u32.f32 d19, d14, #16 │ │ - vtbl.8 d28, {d0}, d0 │ │ - vcvt.u32.f32 , q9, #17 │ │ + @ instruction: 0xfff0ad84 │ │ + vsri.64 q10, q11, #17 │ │ vshll.u32 q13, d24, #15 │ │ movs r2, r1 │ │ add r2, sp, #232 @ 0xe8 │ │ movs r2, r1 │ │ │ │ 001936d8 : │ │ push {r4, r6, r7, lr} │ │ @@ -354173,15 +354173,15 @@ │ │ cmp r1, r0 │ │ itt eq │ │ addeq sp, #16 │ │ popeq {r7, pc} │ │ blx 230610 <__emutls_get_address@@Base+0x3788> │ │ nop │ │ ldcl 0, cr0, [r5], #40 @ 0x28 │ │ - ldr r7, [sp, #16] │ │ + strh r0, [r1, #36] @ 0x24 │ │ @ instruction: 0xffefa8d4 │ │ movs r2, r1 │ │ add r0, sp, #720 @ 0x2d0 │ │ movs r2, r1 │ │ │ │ 00193818 : │ │ movs r0, #0 │ │ @@ -354529,17 +354529,17 @@ │ │ ldrne r0, [sp, #16] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsls r1, r7, #1 │ │ movs r0, r0 │ │ add r5, pc, #808 @ (adr r5, 193e70 ) │ │ movs r2, r1 │ │ - ldr r3, [sp, #876] @ 0x36c │ │ + strh r7, [r3, #10] │ │ @ instruction: 0xffef2d27 │ │ - vpadal.u8 , │ │ + vqdmulh.s , q0, d9[0] │ │ vsli.64 d26, d18, #47 @ 0x2f │ │ movs r2, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ ldr r5, [pc, #96] @ (193bc4 ) │ │ mov r4, r0 │ │ @@ -354777,15 +354777,15 @@ │ │ mov r0, r9 │ │ blx 232590 <__emutls_get_address@@Base+0x5708> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r4, pc, #384 @ (adr r4, 193f50 ) │ │ movs r2, r1 │ │ str r4, [r1, #8] │ │ vqdmulh.s q11, q0, d8[0] │ │ - vcls.s8 , │ │ + vtbx.8 d19, {d16-d17}, d7 │ │ vmls.i32 q13, , d4[0] │ │ movs r2, r1 │ │ lsrs r7, r7, #29 │ │ vsri.64 q13, q14, #16 │ │ movs r2, r1 │ │ strh r4, [r1, r2] │ │ vrsra.u32 q13, q13, #16 │ │ @@ -354984,15 +354984,15 @@ │ │ mov r0, r8 │ │ blx 232590 <__emutls_get_address@@Base+0x5708> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r2, pc, #192 @ (adr r2, 1940c0 >&) const@@Base+0x38>) │ │ movs r2, r1 │ │ bne.n 194046 │ │ @ instruction: 0xffee5e98 │ │ - vrshr.u32 d21, d13, #16 │ │ + vqneg.s8 d19, d17 │ │ vaddw.u32 q13, , d12 │ │ movs r2, r1 │ │ │ │ 00194010 : │ │ push {r7, lr} │ │ mov r7, sp │ │ sub sp, #24 │ │ @@ -355035,15 +355035,15 @@ │ │ bl a8d68 │ │ add r1, pc, #472 @ (adr r1, 194248 >&) const@@Base+0x1c0>) │ │ movs r2, r1 │ │ add r0, pc, #560 @ (adr r0, 1942a4 >&) const@@Base+0x21c>) │ │ movs r2, r1 │ │ ldr r0, [sp, #816] @ 0x330 │ │ vpadal.u8 , │ │ - vaddw.u , q8, d11 │ │ + vqabs.s8 d19, d15 │ │ vshr.u32 q13, q10, #17 │ │ movs r2, r1 │ │ │ │ 00194084 : │ │ udf #254 @ 0xfe │ │ bmi.n 194032 │ │ │ │ @@ -355266,18 +355266,18 @@ │ │ mov r0, sl │ │ blx 232590 <__emutls_get_address@@Base+0x5708> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r7, [sp, #648] @ 0x288 │ │ movs r2, r1 │ │ ldmia r6, {r0, r1, r3, r6} │ │ vrshr.u64 , , #18 │ │ - vqrdmlsh.s32 q10, , d7[0] │ │ + vmls.i32 , , d11[0] │ │ vqshl.u32 q11, q8, #15 │ │ vrshr.u64 d31, d29, #16 │ │ - @ instruction: 0xffef4f25 │ │ + vraddhn.i64 d19, , │ │ vqrdmlah.s32 , , d4[0] │ │ movs r2, r1 │ │ │ │ 00194314 >&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, fp} │ │ @@ -355508,19 +355508,19 @@ │ │ b.n 19458e >&)@@Base+0x27a> │ │ ldr r0, [sp, #20] │ │ blx 232590 <__emutls_get_address@@Base+0x5708> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r5, [sp, #88] @ 0x58 │ │ movs r2, r1 │ │ ldmia r3!, {r0, r1, r2, r5, r7} │ │ - vmla.f32 , q15, d9[1] │ │ - vmull.u32 q10, d31, d19 │ │ + @ instruction: 0xffee776d │ │ + vsubl.u32 , d15, d23 │ │ vmls.i32 q11, , d12[0] │ │ - @ instruction: 0xfff091c7 │ │ - vmull.u32 q10, d31, d1 │ │ + vqabs.s8 , │ │ + vsubl.u32 , d15, d5 │ │ @ instruction: 0xffef9ba0 │ │ movs r2, r1 │ │ │ │ 001945b8 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -355834,15 +355834,15 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r1, [sp, #56] @ 0x38 │ │ movs r2, r1 │ │ udf #141 @ 0x8d │ │ vqrdmlah.s32 , , d1[0] │ │ - vmul.f32 q10, , d15[0] │ │ + vcvt.u32.f32 q9, , #17 │ │ vqshlu.s32 d30, d26, #15 │ │ movs r2, r1 │ │ ldr r0, [sp, #768] @ 0x300 │ │ movs r2, r1 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ @@ -355903,15 +355903,15 @@ │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ str r7, [sp, #760] @ 0x2f8 │ │ movs r2, r1 │ │ str r6, [r3, #12] │ │ @ instruction: 0xfff0dd85 │ │ - @ instruction: 0xffef4893 │ │ + vcvt.f32.u32 d18, d7, #17 │ │ vqshl.u32 , q15, #15 │ │ movs r2, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #36 @ 0x24 │ │ mov fp, r0 │ │ @@ -356148,18 +356148,18 @@ │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ str r7, [sp, #72] @ 0x48 │ │ movs r2, r1 │ │ ldrsh r6, [r7, r1] │ │ vcvt.f32.u32 d21, d24, #16 │ │ - vqshlu.s32 d20, d19, #16 │ │ + @ instruction: 0xfff02bb7 │ │ vrshr.u32 , q4, #17 │ │ vcvt.f32.u32 d21, d4, #16 │ │ - vpadal.s8 d20, d15 │ │ + @ instruction: 0xfff02b93 │ │ vsli.64 , q10, #47 @ 0x2f │ │ movs r2, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ ldr r6, [pc, #100] @ (194ca4 ) │ │ add r6, pc │ │ @@ -356357,16 +356357,16 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bl a8d68 │ │ nop │ │ str r3, [sp, #512] @ 0x200 │ │ movs r2, r1 │ │ str r2, [sp, #952] @ 0x3b8 │ │ movs r2, r1 │ │ - orrs r7, r3 │ │ - vrsra.u64 q10, , #17 │ │ + cmp r0, #163 @ 0xa3 │ │ + vqrshrn.u64 d18, , #17 │ │ Address 0x194e4a is out of bounds. │ │ │ │ │ │ 00194e4c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -356544,16 +356544,16 @@ │ │ blx 230ee0 <__emutls_get_address@@Base+0x4058> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bl a8d68 │ │ str r1, [sp, #640] @ 0x280 │ │ movs r2, r1 │ │ str r1, [sp, #80] @ 0x50 │ │ movs r2, r1 │ │ - adcs r1, r1 │ │ - vsra.u64 q10, , #17 │ │ + movs r6, #205 @ 0xcd │ │ + vabdl.u32 q9, d31, d3 │ │ Address 0x19501e is out of bounds. │ │ │ │ │ │ 00195020 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -356776,16 +356776,16 @@ │ │ blx 230ee0 <__emutls_get_address@@Base+0x4058> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bl a8d68 │ │ ldrh r2, [r2, #58] @ 0x3a │ │ movs r2, r1 │ │ ldrh r4, [r1, #54] @ 0x36 │ │ movs r2, r1 │ │ - subs r7, #1 │ │ - @ instruction: 0xffef3fb7 │ │ + movs r4, #133 @ 0x85 │ │ + vsli.32 d18, d27, #15 │ │ Address 0x195266 is out of bounds. │ │ │ │ │ │ 00195268 , std::__ndk1::allocator >, std::__ndk1::allocator, std::__ndk1::allocator > > > const&)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ @@ -356962,16 +356962,16 @@ │ │ blx 230ee0 <__emutls_get_address@@Base+0x4058> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ bl a8d68 │ │ ldrh r2, [r0, #44] @ 0x2c │ │ movs r2, r1 │ │ ldrh r4, [r7, #38] @ 0x26 │ │ movs r2, r1 │ │ - subs r5, #49 @ 0x31 │ │ - vqrdmulh.s32 , , d7[1] │ │ + movs r2, #181 @ 0xb5 │ │ + @ instruction: 0xffef236b │ │ Address 0x195436 is out of bounds. │ │ │ │ │ │ 00195438 : │ │ movs r0, #0 │ │ bx lr │ │ │ │ @@ -357187,15 +357187,15 @@ │ │ movs r2, r1 │ │ str r2, [r0, r5] │ │ movs r2, r1 │ │ ldrh r6, [r6, #28] │ │ movs r2, r1 │ │ strh r4, [r2, #24] │ │ vrev16.8 d22, d29 │ │ - @ instruction: 0xfff03bd3 │ │ + vsra.u32 q9, , #16 │ │ @ instruction: 0xffef8abe │ │ movs r2, r1 │ │ │ │ 0019564c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w fp, [sp, #-4]! │ │ @@ -357369,15 +357369,15 @@ │ │ ldr r1, [r1, #0] │ │ ldr r1, [r1, #0] │ │ str r1, [sp, #200] @ 0xc8 │ │ blx 232e00 <__emutls_get_address@@Base+0x5f78> │ │ cmp r0, #0 │ │ bne.w 195cc8 │ │ b.n 1957e8 │ │ - add r6, pc, #32 @ (adr r6, 195808 ) │ │ + ldrh r4, [r1, #28] │ │ vabal.u32 , d15, d4 │ │ mov.w r1, #2048 @ 0x800 │ │ ldr r5, [pc, #384] @ (195970 ) │ │ add r5, pc │ │ mov r0, r5 │ │ blx 22d71c <__emutls_get_address@@Base+0x894> │ │ ldr r0, [pc, #376] @ (195974 ) │ │ @@ -357542,57 +357542,57 @@ │ │ str r0, [sp, #24] │ │ beq.n 195a3a │ │ b.n 195a34 │ │ nop │ │ ldmia r5!, {r2, r3, r4, r6, r7} │ │ movs r2, r1 │ │ ldr r5, [r3, #52] @ 0x34 │ │ - @ instruction: 0xfff06e00 │ │ - vshr.u32 q15, q4, #17 │ │ + aesmc.8 , q2 │ │ + vsli.64 q14, q6, #47 @ 0x2f │ │ @ instruction: 0xffee7cff │ │ - vmvn , │ │ - vqrdmulh.s32 q11, , d11[1] │ │ - @ instruction: 0xffefeebb │ │ + vtbx.8 d23, {d0-d3}, d11 │ │ + @ instruction: 0xffef536f │ │ + vsri.32 d29, d31, #17 │ │ @ instruction: 0xffee6b2e │ │ - vmvn d25, d19 │ │ - @ instruction: 0xffefff8d │ │ - vmull.p64 , d14, d11 │ │ + vtbl.8 d23, {d0-d3}, d23 │ │ + vsli.32 d30, d1, #15 │ │ + vsubw.u32 q8, q15, d15 │ │ vshr.u32 d17, d12, #17 │ │ - vtbl.8 d19, {d0-d2}, d25 │ │ - vmls.f32 q13, , d9[0] │ │ - vrshr.u64 , , #17 │ │ + @ instruction: 0xfff01fad │ │ + @ instruction: 0xffef8b4d │ │ + vmlal.u32 , d31, d3 │ │ vmull.u32 q11, d31, d9[1] │ │ vcvt.f32.u32 q14, , #16 │ │ - vrshr.u32 q11, , #17 │ │ + vqshl.u64 q10, , #47 @ 0x2f │ │ @ instruction: 0xffef7c9a │ │ - vmvn d26, d22 │ │ - vmla.i32 q14, , d5[0] │ │ + vtbl.8 d24, {d0-d3}, d26 │ │ + vmls.f32 q13, , d9[0] │ │ vqrshrun.s64 d27, , #17 │ │ - vqrdmlah.s32 q15, q7, d6[0] │ │ + @ instruction: 0xffeed3ca │ │ vqdmulh.s32 , q15, d4[1] │ │ - vsli.32 q13, , #16 │ │ + @ instruction: 0xfff08af7 │ │ vmul.i32 q15, , d11[0] │ │ vmla.f32 q8, , d6[0] │ │ - vqshlu.s32 d20, d5, #16 │ │ - vrsra.u32 d27, d2, #17 │ │ + @ instruction: 0xfff02b99 │ │ + @ instruction: 0xffef9896 │ │ @ instruction: 0xffef5e93 │ │ - vcvt.u16.f16 , q12, #16 │ │ - vsli.32 d26, d19, #15 │ │ - vqrdmlah.s32 , , d11[0] │ │ - vcvt.f32.u32 q8, , #17 │ │ - vmlal.u32 q15, d15, d10 │ │ + vrshr.u64 q8, q14, #16 │ │ + @ instruction: 0xffef8ab7 │ │ + @ instruction: 0xffef63cf │ │ + vraddhn.i64 d31, , │ │ + vmlal.u32 q15, d14, d10 │ │ @ instruction: 0xffef6a7c │ │ - @ instruction: 0xfff0edf6 │ │ - @ instruction: 0xffeebfd1 │ │ - @ instruction: 0xffefbfd2 │ │ + vrsra.u32 , q13, #16 │ │ + vsli.32 q13, , #14 │ │ + vsli.32 q13, q3, #15 │ │ vqrdmulh.s32 q14, , d14[0] │ │ vqrdmlsh.s32 q8, , d4[0] │ │ - @ instruction: 0xfff01d24 │ │ - vqrdmlsh.s32 , , d0[0] │ │ - @ instruction: 0xffeebfab │ │ + vpaddl.u8 d16, d24 │ │ + vmls.i32 q14, , d4[0] │ │ + vabal.u32 q13, d14, d31 │ │ vabdl.u32 , d31, d20 │ │ vabdl.u32 q12, d30, d2 │ │ movs r2, r1 │ │ strh r0, [r0, #60] @ 0x3c │ │ movs r2, r1 │ │ strh r6, [r7, #58] @ 0x3a │ │ movs r2, r1 │ │ @@ -357993,15 +357993,15 @@ │ │ add r0, sp, #40 @ 0x28 │ │ blx 230dd0 <__emutls_get_address@@Base+0x3f48> │ │ b.n 195e54 │ │ ldr r0, [sp, #36] @ 0x24 │ │ blx 230de0 <__emutls_get_address@@Base+0x3f58> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ nop │ │ - mvns r4, r6 │ │ + cmp r1, #120 @ 0x78 │ │ @ instruction: 0xffeff89d │ │ movs r0, r5 │ │ lsls r0, r0, #31 │ │ bne.n 195e70 │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r0, [sp, #48] @ 0x30 │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ @@ -358009,43 +358009,43 @@ │ │ nop │ │ ldrh r0, [r3, #6] │ │ movs r2, r1 │ │ strh r0, [r0, #38] @ 0x26 │ │ movs r2, r1 │ │ bne.n 195eb4 │ │ movs r2, r1 │ │ - stmia r0!, {} │ │ - vrsra.u32 d24, d12, #18 │ │ + add r6, sp, #176 @ 0xb0 │ │ + vrsra.u32 d24, d12, #17 │ │ movs r2, r1 │ │ ldr.w r0, [lr, r9] │ │ vmin.f16 , , │ │ strh r2, [r4, #20] │ │ movs r2, r1 │ │ - adds r7, #3 │ │ + adds r7, r0, #2 │ │ vmlsl.u32 , d31, d15 │ │ vmvn q12, q3 │ │ movs r2, r1 │ │ - lsrs r6, r5, #13 │ │ - vrshr.u64 q12, q4, #17 │ │ + bl 288e88 <__cxa_new_handler@@Base+0x45298> │ │ + strh r0, [r3, #22] │ │ movs r2, r1 │ │ - adds r5, #193 @ 0xc1 │ │ + subs r5, r0, r5 │ │ vmul.f32 , , d13[0] │ │ vclz.i8 d24, d2 │ │ movs r2, r1 │ │ - ldr r6, [pc, #720] @ (196190 ) │ │ + adds r4, #56 @ 0x38 │ │ vraddhn.i64 d24, , q6 │ │ movs r2, r1 │ │ strb r6, [r3, #25] │ │ - vrev32.8 q13, │ │ + vqshlu.s32 q12, , #16 │ │ vsra.u32 d20, d10, #17 │ │ - vshll.u32 q8, d25, #16 │ │ - vshr.u64 q13, q11, #17 │ │ + @ instruction: 0xfff0efbd │ │ + vqshlu.s32 q12, q13, #14 │ │ vcvt.f32.u32 , q11, #17 │ │ vqshl.u64 d17, d31, #48 @ 0x30 │ │ - vcls.s8 d19, d27 │ │ + vtbl.8 d17, {d16-d17}, d31 │ │ vrsra.u64 q12, q11, #17 │ │ movs r2, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #44 @ 0x2c │ │ mov sl, r0 │ │ @@ -358285,27 +358285,27 @@ │ │ nop │ │ b.n 19653a │ │ vaddw.u32 q12, , d26 │ │ movs r2, r1 │ │ stmia r5!, {r1, r3, r5, r6, r7} │ │ movs r2, r1 │ │ b.n 196170 │ │ - @ instruction: 0xffef59be │ │ - vshr.u64 , , #17 │ │ + vqrdmlsh.s32 , , d2[0] │ │ + vqshlu.s32 , , #15 │ │ vshr.u64 q12, q6, #17 │ │ movs r2, r1 │ │ - ldr r5, [sp, #424] @ 0x1a8 │ │ - vrshr.u32 d18, d22, #17 │ │ + strh r6, [r5, #22] │ │ + vqshl.u64 d16, d26, #47 @ 0x2f │ │ vaddl.u32 q12, d31, d30 │ │ movs r2, r1 │ │ - ldr r5, [sp, #240] @ 0xf0 │ │ - vqshlu.s64 d16, d12, #47 @ 0x2f │ │ - vsra.u32 d24, d4, #17 │ │ + strh r0, [r0, #22] │ │ + vmull.u32 q15, d15, d16 │ │ + vsra.u32 d24, d4, #18 │ │ movs r2, r1 │ │ - strh r1, [r4, #20] │ │ + ldr r5, [r4, #0] │ │ vaddw.u32 q12, , d14 │ │ movs r2, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl} │ │ mov sl, r0 │ │ blx 232db0 <__emutls_get_address@@Base+0x5f28> │ │ @@ -358534,27 +358534,27 @@ │ │ movs r2, r1 │ │ strh r4, [r2, r4] │ │ vmvn d27, d0 │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (196400 ) │ │ add r0, pc │ │ bl a91f8 │ │ - str r0, [sp, #676] @ 0x2a4 │ │ + strb r5, [r5, #24] │ │ vabal.u32 , d31, d0 │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (196410 ) │ │ add r0, pc │ │ bl a91f8 │ │ - str r0, [sp, #612] @ 0x264 │ │ + strb r5, [r3, #24] │ │ vabal.u32 , d31, d0 │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (196420 ) │ │ add r0, pc │ │ bl a91f8 │ │ - str r0, [sp, #548] @ 0x224 │ │ + strb r5, [r1, #24] │ │ vsli.64 , q8, #47 @ 0x2f │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #4 │ │ mov r8, r0 │ │ ldrd r4, r0, [r0, #4] │ │ mov r5, r1 │ │ @@ -358756,15 +358756,15 @@ │ │ movs r2, r1 │ │ ldrb r2, [r2, #11] │ │ movs r2, r1 │ │ ldrb r4, [r4, #14] │ │ movs r2, r1 │ │ strb r2, [r0, #12] │ │ vsra.u32 d21, d11, #16 │ │ - vtbx.8 d18, {d16-d19}, d1 │ │ + vrev16.8 , │ │ vmlsl.u32 , d31, d28 │ │ movs r2, r1 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ mov r4, r0 │ │ ldr r0, [pc, #132] @ (1966e8 ) │ │ @@ -358824,15 +358824,15 @@ │ │ movs r2, r1 │ │ ldrb r2, [r0, #9] │ │ movs r2, r1 │ │ ldrb r4, [r2, #12] │ │ movs r2, r1 │ │ strb r0, [r5, #9] │ │ vrev32.8 d21, d9 │ │ - vtbl.8 d18, {d0-d3}, d25 │ │ + vrev32.8 d17, d29 │ │ vshll.u32 , d12, #15 │ │ movs r2, r1 │ │ push {r7, lr} │ │ mov r7, sp │ │ movs r0, #32 │ │ blx 2306d0 <__emutls_get_address@@Base+0x3848> │ │ movs r1, #0 │ │ @@ -358927,15 +358927,15 @@ │ │ movs r2, r1 │ │ ldrb r6, [r4, #4] │ │ movs r2, r1 │ │ ldrb r0, [r7, #7] │ │ movs r2, r1 │ │ strb r6, [r2, #5] │ │ vqrdmlsh.s q10, q0, d31[0] │ │ - vshll.u32 q9, d5, #16 │ │ + @ instruction: 0xfff00f99 │ │ @ instruction: 0xffef7900 │ │ movs r2, r1 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ mov r4, r0 │ │ ldr r0, [pc, #132] @ (196894 ) │ │ @@ -358995,15 +358995,15 @@ │ │ movs r2, r1 │ │ ldrb r6, [r2, #2] │ │ movs r2, r1 │ │ ldrb r0, [r5, #5] │ │ movs r2, r1 │ │ strb r4, [r7, #2] │ │ @ instruction: 0xfff04edd │ │ - vqrshrn.u64 d18, , #16 │ │ + @ instruction: 0xfff00f01 │ │ vqrshrun.s64 d23, q8, #17 │ │ movs r2, r1 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ movs r0, #4 │ │ blx 2306d0 <__emutls_get_address@@Base+0x3848> │ │ dmb ish │ │ @@ -359109,15 +359109,15 @@ │ │ add r2, pc │ │ blx 230720 <__emutls_get_address@@Base+0x3898> │ │ mov r0, r5 │ │ blx 230730 <__emutls_get_address@@Base+0x38a8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ lsrs r0, r4, #12 │ │ vrsra.u32 q15, , #16 │ │ - @ instruction: 0xffef28fc │ │ + vmull.p64 q8, d31, d0 │ │ @ instruction: 0xffef3d26 │ │ movs r2, r1 │ │ lsls r1, r3, #7 │ │ movs r0, r0 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -359238,18 +359238,18 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb r2, [r3, #28] │ │ movs r2, r1 │ │ strb r0, [r1, #27] │ │ movs r2, r1 │ │ strb r6, [r4, #27] │ │ movs r2, r1 │ │ - ldr r7, [r6, #76] @ 0x4c │ │ + strh r3, [r7, r1] │ │ vrsubhn.i64 d23, , q11 │ │ movs r2, r1 │ │ - ldr r7, [sp, #572] @ 0x23c │ │ + strh r3, [r2, #40] @ 0x28 │ │ vmlsl.u32 , d15, d12[0] │ │ movs r2, r1 │ │ strb r2, [r4, #23] │ │ movs r2, r1 │ │ strb r6, [r3, #24] │ │ movs r2, r1 │ │ push {r4, r5, r7, lr} │ │ @@ -359447,15 +359447,15 @@ │ │ ldrne r0, [sp, #28] │ │ blxne 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb r2, [r0, #20] │ │ movs r2, r1 │ │ strb r2, [r2, #16] │ │ movs r2, r1 │ │ - ldmia r4!, {r1} │ │ + cbz r6, 196d20 │ │ vmlsl.u32 , d14, d8 │ │ movs r2, r1 │ │ mrc2 15, 5, pc, cr11, cr15, {7} │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #28 │ │ @@ -359714,15 +359714,15 @@ │ │ movs r2, r1 │ │ strb r6, [r2, #5] │ │ movs r2, r1 │ │ strb r0, [r5, #8] │ │ movs r2, r1 │ │ ldr r6, [r0, #24] │ │ vqshl.u64 d20, d15, #48 @ 0x30 │ │ - vpaddl.s8 q9, │ │ + vqneg.s8 q8, │ │ vsra.u32 d23, d16, #17 │ │ movs r2, r1 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ sub sp, #24 │ │ mov r4, r0 │ │ ldr r0, [pc, #132] @ (197064 ) │ │ @@ -359782,15 +359782,15 @@ │ │ movs r2, r1 │ │ strb r6, [r0, #3] │ │ movs r2, r1 │ │ strb r0, [r3, #6] │ │ movs r2, r1 │ │ ldr r4, [r5, #12] │ │ vqabs.s8 d20, d13 │ │ - vaddw.u q9, q8, d29 │ │ + vqshl.u32 d16, d17, #16 │ │ vaddl.u32 , d31, d16 │ │ movs r2, r1 │ │ push {r7, lr} │ │ mov r7, sp │ │ movs r0, #8 │ │ blx 2306d0 <__emutls_get_address@@Base+0x3848> │ │ movs r1, #0 │ │ @@ -359803,15 +359803,15 @@ │ │ bx lr │ │ bmi.n 19704a │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (1970ac ) │ │ add r0, pc │ │ bl a91f8 │ │ - strh r5, [r7, #30] │ │ + ldr r1, [r0, #24] │ │ vsli.64 , q8, #47 @ 0x2f │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ mov r5, r0 │ │ movs r0, #1 │ │ strb.w r0, [r5, #36] @ 0x24 │ │ mov r0, r5 │ │ @@ -359946,16 +359946,16 @@ │ │ mov r0, r4 │ │ blx 2307d0 <__emutls_get_address@@Base+0x3948> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r4, [r6, #116] @ 0x74 │ │ movs r2, r1 │ │ pop {r5, r7} │ │ movs r2, r1 │ │ - asrs r4, r3, #5 │ │ - vqrdmlsh.s32 q13, , d2[1] │ │ + bl 781f8 │ │ + add r7, sp, #392 @ 0x188 │ │ movs r2, r1 │ │ cbz r6, 197238 │ │ movs r2, r1 │ │ pop {r1, r2, r5, r6} │ │ movs r2, r1 │ │ pop {r1, r2, r3, r5} │ │ movs r2, r1 │ │ @@ -360225,15 +360225,15 @@ │ │ strd r0, r3, [sp] │ │ add r0, sp, #28 │ │ bl 198108 │ │ b.n 197474 │ │ nop │ │ ldr r0, [r6, #72] @ 0x48 │ │ movs r2, r1 │ │ - add r4, pc, #532 @ (adr r4, 1976dc ) │ │ + ldrh r1, [r1, #16] │ │ vmla.i32 q14, , d14[0] │ │ vsli.64 d16, d16, #47 @ 0x2f │ │ vcvt.f16.u16 d22, d6, #16 │ │ movs r2, r1 │ │ │ │ 001974d4 : │ │ ldr r1, [r0, #4] │ │ @@ -360454,21 +360454,21 @@ │ │ ldr r0, [sp, #20] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r4, [r7, #56] @ 0x38 │ │ movs r2, r1 │ │ cbnz r2, 197742 │ │ movs r2, r1 │ │ - cmp r0, #11 │ │ + lsrs r7, r1, #22 │ │ vsubw.u32 q15, , d31 │ │ vshll.u32 q11, d24, #15 │ │ movs r2, r1 │ │ svc 122 @ 0x7a │ │ movs r1, r1 │ │ - str r6, [sp, #560] @ 0x230 │ │ + ldrb r0, [r2, #16] │ │ vmla.f32 q10, , d4[1] │ │ vsra.u64 d19, d30, #16 │ │ movs r2, r1 │ │ ldr r2, [r7, #32] │ │ movs r2, r1 │ │ │ │ 00197754 : │ │ @@ -361112,39 +361112,39 @@ │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ add r0, sp, #56 @ 0x38 │ │ bl c2a5c │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r6, [r6, #0] │ │ movs r2, r1 │ │ lsls r0, r0, #21 │ │ - vcvt.f16.u16 q14, , #16 │ │ + vsra.u64 , , #16 │ │ vraddhn.i64 d22, q15, q0 │ │ movs r2, r1 │ │ str r6, [r7, #68] @ 0x44 │ │ movs r2, r1 │ │ str r0, [r5, #64] @ 0x40 │ │ movs r2, r1 │ │ bvs.n 197dc2 │ │ @ instruction: 0xfff0f89c │ │ vsubw.u32 q11, , d4 │ │ movs r2, r1 │ │ lsls r4, r4, #10 │ │ - @ instruction: 0xfff0c9d9 │ │ + vcvt.u32.f32 q13, , #16 │ │ vrsra.u64 d22, d4, #18 │ │ movs r2, r1 │ │ str r4, [r2, #88] @ 0x58 │ │ movs r2, r1 │ │ str r2, [r2, #88] @ 0x58 │ │ movs r2, r1 │ │ str r4, [r7, #80] @ 0x50 │ │ movs r2, r1 │ │ bvc.n 197e0e │ │ - vrshr.u32 q12, q9, #16 │ │ + vqshl.u64 q11, q11, #48 @ 0x30 │ │ vrsra.u64 d16, d24, #17 │ │ - vtbx.8 d28, {d16-d18}, d29 │ │ + vshr.u32 , , #16 │ │ vsubw.u32 q11, q7, d30 │ │ movs r2, r1 │ │ │ │ 00197e60 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ @@ -361630,21 +361630,21 @@ │ │ movs r2, r1 │ │ ldrsh r0, [r7, r7] │ │ movs r2, r1 │ │ ldrsh r2, [r0, r4] │ │ movs r2, r1 │ │ ldrsh r2, [r7, r6] │ │ movs r2, r1 │ │ - bpl.n 19828c │ │ + cbnz r4, 198394 │ │ @ instruction: 0xffee5eb0 │ │ movs r2, r1 │ │ - stmia r4!, {r0, r1, r4, r5, r7} │ │ + add r2, sp, #220 @ 0xdc │ │ @ instruction: 0xffee5e90 │ │ movs r2, r1 │ │ - ldr r6, [r6, #52] @ 0x34 │ │ + str r2, [r7, r3] │ │ @ instruction: 0xffef5dd8 │ │ movs r2, r1 │ │ │ │ 00198360 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -361849,21 +361849,21 @@ │ │ ldrb r2, [r7, r4] │ │ movs r2, r1 │ │ movs r4, #110 @ 0x6e │ │ movs r2, r1 │ │ add r2, sp, #488 @ 0x1e8 │ │ movs r2, r1 │ │ @ instruction: 0xfb75ffef │ │ - adds r5, r6, r7 │ │ - vsli.32 d29, d9, #15 │ │ + vpmin.f16 , , q15 │ │ + bpl.n 1985c2 │ │ vmull.u32 , d15, d18 │ │ movs r2, r1 │ │ bne.n 198660 │ │ movs r1, r1 │ │ - subs r0, r1, r3 │ │ + lsls r4, r1, #1 │ │ vraddhn.i64 d18, , q13 │ │ movs r2, r1 │ │ ldrb r2, [r4, r0] │ │ movs r2, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ @@ -362037,21 +362037,21 @@ │ │ movs r2, r1 │ │ ldrh r0, [r4, r7] │ │ movs r2, r1 │ │ ldrh r2, [r5, r3] │ │ movs r2, r1 │ │ ldrh r4, [r4, r6] │ │ movs r2, r1 │ │ - bne.n 19868c │ │ + @ instruction: 0xb714 │ │ @ instruction: 0xffee5a96 │ │ movs r2, r1 │ │ - stmia r0!, {r0, r2, r3, r4, r7} │ │ + add r6, pc, #132 @ (adr r6, 1987f8 ) │ │ @ instruction: 0xffee5a7a │ │ movs r2, r1 │ │ - str r6, [r3, #116] @ 0x74 │ │ + ldr r4, [pc, #904] @ (198b04 ) │ │ vmul.f32 , , d0[0] │ │ movs r2, r1 │ │ push {r4, r6, r7, lr} │ │ add r7, sp, #8 │ │ mov r4, r0 │ │ ldr r0, [pc, #76] @ (1987d4 ) │ │ add r0, pc │ │ @@ -362413,28 +362413,28 @@ │ │ movs r2, r1 │ │ add r6, pc, #8 @ (adr r6, 198b34 ) │ │ movs r2, r1 │ │ ldr r4, [r6, r1] │ │ movs r2, r1 │ │ ldr r4, [r6, r1] │ │ movs r2, r1 │ │ - ldr r6, [pc, #544] @ (198d58 ) │ │ + adds r4, #12 │ │ vqshrun.s64 d21, q6, #17 │ │ movs r2, r1 │ │ strb r6, [r4, r7] │ │ movs r2, r1 │ │ bl 3bb22 │ │ cmp r6, #82 @ 0x52 │ │ vqshl.u64 d21, d6, #48 @ 0x30 │ │ movs r2, r1 │ │ ldrsb r6, [r2, r5] │ │ movs r2, r1 │ │ ldrsb r4, [r2, r5] │ │ movs r2, r1 │ │ - str r6, [r7, #60] @ 0x3c │ │ + ldr r1, [pc, #520] @ (198d60 ) │ │ vqshlu.s64 , q14, #47 @ 0x2f │ │ movs r2, r1 │ │ bl fff1fb3e <__cxa_new_handler@@Base+0xffcdbf4e> │ │ cmp r5, #54 @ 0x36 │ │ vqshlu.s32 , q13, #16 │ │ movs r2, r1 │ │ ldrsb r2, [r0, r4] │ │ @@ -362674,18 +362674,18 @@ │ │ ldr r0, [sp, #8] │ │ blx 232590 <__emutls_get_address@@Base+0x5708> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ strb r2, [r5, r4] │ │ movs r2, r1 │ │ bge.n 198d96 │ │ @ instruction: 0xffefa7c3 │ │ - vshr.u32 q11, q5, #17 │ │ - vmlsl.u32 , d15, d14 │ │ + vsli.64 q10, q7, #47 @ 0x2f │ │ + @ instruction: 0xffefbf92 │ │ vabdl.u32 q13, d30, d17 │ │ - vshr.u32 d22, d24, #17 │ │ + vsli.64 d20, d28, #47 @ 0x2f │ │ @ instruction: 0xffef5362 │ │ movs r2, r1 │ │ push {r4, r5, r7, lr} │ │ add r7, sp, #8 │ │ ldr r5, [pc, #72] @ (198e80 ) │ │ add r5, pc │ │ ldrb.w r0, [r5, #32] │ │ @@ -362835,19 +362835,19 @@ │ │ ldr r0, [sp, #16] │ │ blx 230670 <__emutls_get_address@@Base+0x37e8> │ │ blx 2306a0 <__emutls_get_address@@Base+0x3818> │ │ ldr r7, [sp, #632] @ 0x278 │ │ movs r2, r1 │ │ strh r0, [r1, r0] │ │ movs r2, r1 │ │ - ldr r5, [r2, #112] @ 0x70 │ │ - vmlal.u32 q10, d15, d8 │ │ + strb r1, [r3, r2] │ │ + @ instruction: 0xffef2d8c │ │ vshr.u32 , q1, #17 │ │ @ instruction: 0xffef1af5 │ │ - vqneg.s8 q10, q10 │ │ + vqrdmulh.s q9, q0, d24[0] │ │ vaddl.u32 , d15, d30 │ │ vsra.u64 d21, d2, #17 │ │ movs r2, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ ldr r5, [pc, #132] @ (199068 ) │ │ @@ -363153,15 +363153,15 @@ │ │ ldr r4, [sp, #208] @ 0xd0 │ │ movs r2, r1 │ │ ldr r6, [pc, #632] @ (199570 ) │ │ movs r2, r1 │ │ ldr r6, [pc, #456] @ (1994c4 ) │ │ movs r2, r1 │ │ ldrb r7, [r1, #25] │ │ - vsri.32 d27, d26, #18 │ │ + @ instruction: 0xffee99be │ │ @ instruction: 0xffeeecfa │ │ vqrdmlah.s32 q10, , d4[0] │ │ movs r2, r1 │ │ │ │ 0019930c : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -363263,15 +363263,15 @@ │ │ ldr r3, [sp, #128] @ 0x80 │ │ movs r2, r1 │ │ ldr r5, [pc, #552] @ (199634 ) │ │ movs r2, r1 │ │ ldr r5, [pc, #376] @ (199588 ) │ │ movs r2, r1 │ │ ldrb r3, [r7, #20] │ │ - vsubw.u32 , q7, d22 │ │ + vmlal.u32 , d30, d26 │ │ @ instruction: 0xffeeebe6 │ │ vcvt.u16.f16 d20, d16, #17 │ │ movs r2, r1 │ │ │ │ 00199420 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -363373,15 +363373,15 @@ │ │ ldr r2, [sp, #48] @ 0x30 │ │ movs r2, r1 │ │ ldr r4, [pc, #472] @ (1996f8 ) │ │ movs r2, r1 │ │ ldr r4, [pc, #296] @ (19964c ) │ │ movs r2, r1 │ │ ldrb r7, [r4, #16] │ │ - vrshr.u32 d27, d2, #18 │ │ + vqshl.u64 d25, d6, #46 @ 0x2e │ │ @ instruction: 0xffeeead2 │ │ vcvt.f16.u16 d20, d12, #17 │ │ movs r2, r1 │ │ │ │ 00199534 : │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -363483,15 +363483,15 @@ │ │ ldr r0, [sp, #992] @ 0x3e0 │ │ movs r2, r1 │ │ ldr r3, [pc, #392] @ (1997bc ) │ │ movs r2, r1 │ │ ldr r3, [pc, #216] @ (199710 ) │ │ movs r2, r1 │ │ ldrb r3, [r2, #12] │ │ - vshr.u64 , q15, #18 │ │ + vrsubhn.i64 d25, q15, q1 │ │ @ instruction: 0xffeee9be │ │ @ instruction: 0xffef4b08 │ │ movs r2, r1 │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ stmdb sp!, {r8, r9, sl, fp} │ │ sub sp, #20 │ │ @@ -364655,15 +364655,15 @@ │ │ ldmia.w sp!, {r4, r5, r7, lr} │ │ b.w 2300a8 <__emutls_get_address@@Base+0x3220> │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (19a300 ) │ │ add r0, pc │ │ bl a91f8 │ │ - str r1, [r5, r6] │ │ + adds r7, #45 @ 0x2d │ │ vsli.64 , q8, #47 @ 0x2f │ │ add r7, sp, #12 │ │ str.w r8, [sp, #-4]! │ │ mov r5, r0 │ │ movs r0, #1 │ │ strb.w r0, [r5, #36] @ 0x24 │ │ mov r0, r5 │ │ @@ -364756,15 +364756,15 @@ │ │ blx 2319f0 <__emutls_get_address@@Base+0x4b68> │ │ str r0, [r4, #12] │ │ pop {r4, r6, r7, pc} │ │ nop │ │ lsls r5, r5, #25 │ │ vtbx.8 d24, {d0-d2}, d26 │ │ movs r2, r1 │ │ - svc 206 @ 0xce │ │ + stmia r5!, {r1, r4, r6} │ │ vmlsl.u32 q8, d14, d9[1] │ │ Address 0x19a406 is out of bounds. │ │ │ │ │ │ 0019a408 : │ │ push {r7, lr} │ │ mov r7, sp │ │ @@ -364939,15 +364939,15 @@ │ │ lsls r6, r3, #16 │ │ movs r2, r1 │ │ subs r4, #70 @ 0x46 │ │ movs r2, r1 │ │ subs r3, #62 @ 0x3e │ │ movs r2, r1 │ │ beq.n 19a624 , std::__ndk1::allocator > > const&, std::__ndk1::vector >&, float, float, int, int)@@Base+0x4c> │ │ - vcvt.f32.u32 d29, d21, #17 │ │ + vrsra.u64 d28, d25, #17 │ │ vmlsl.u32 q15, d14, d1 │ │ Address 0x19a5d6 is out of bounds. │ │ │ │ │ │ 0019a5d8 , std::__ndk1::allocator > > const&, std::__ndk1::vector >&, float, float, int, int)@@Base>: │ │ push {r4, r5, r6, r7, lr} │ │ add r7, sp, #12 │ │ @@ -365865,15 +365865,15 @@ │ │ bl 19b17c │ │ bl c71d0 │ │ push {r7, lr} │ │ mov r7, sp │ │ ldr r0, [pc, #4] @ (19b188 ) │ │ add r0, pc │ │ bl a91f8 │ │ - orrs r1, r4 │ │ + cmp r0, #165 @ 0xa5 │ │ Address 0x19b18a is out of bounds. │ │ │ │ │ │ 0019b18c : │ │ vmov.i32 q8, #0 @ 0x00000000 │ │ strd r1, r1, [r0] │ │ add.w r1, r0, #8 │ │ @@ -365996,15 +365996,15 @@ │ │ str r0, [s